JPS627400A - Winding current controller - Google Patents
Winding current controllerInfo
- Publication number
- JPS627400A JPS627400A JP14625885A JP14625885A JPS627400A JP S627400 A JPS627400 A JP S627400A JP 14625885 A JP14625885 A JP 14625885A JP 14625885 A JP14625885 A JP 14625885A JP S627400 A JPS627400 A JP S627400A
- Authority
- JP
- Japan
- Prior art keywords
- winding
- transistor
- current
- diode
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004804 winding Methods 0.000 title claims abstract description 54
- 238000007599 discharging Methods 0.000 abstract 1
- 238000009499 grossing Methods 0.000 abstract 1
- 238000001514 detection method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P8/00—Arrangements for controlling dynamo-electric motors rotating step by step
- H02P8/14—Arrangements for controlling speed or speed and torque
- H02P8/16—Reducing energy dissipated or supplied
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Stepping Motors (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ブランジャンレノイド、直流モータ等の巻線
の電流を制御する回路に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a circuit for controlling the current in the windings of a Brangin-lenoid, DC motor, or the like.
プリンターの印字ヘッド等に用いられるブランジャンレ
ノイド、又は直流モータ等の巻線に流す電流を制御する
ために、直流電圧を断続して供給することは既に行われ
ている。第５図、第６図及び第７図は従来の巻線電流制
御回路を示す。これ等のいずれの回路も、 ＶＣＣで示
される直流電源の一端と電源の他端（グランド〕との間
に第１のトランジスタＱ、と巻線りと第２のトランジス
タＱ、と電流検出用抵抗Ｒ８とから成る直列回路を有す
る。BACKGROUND OF THE INVENTION In order to control the current flowing through a Branjan Lenoid used in a printer's print head or the like, or a winding of a DC motor, it is already practiced to supply DC voltage intermittently. 5, 6 and 7 show conventional winding current control circuits. All of these circuits include a first transistor Q, a winding, a second transistor Q, and a current detection resistor between one end of a DC power supply indicated by VCC and the other end (ground) of the power supply. It has a series circuit consisting of R8.
第２のトランジスタＱ、は巻線りの駆動期間に対応して
オン制御され、第１のトランジスタＱ、は、巻線りに流
す電流を制御するために断続制御される。The second transistor Q is turned on in accordance with the drive period of the winding, and the first transistor Q is controlled intermittently to control the current flowing through the winding.
これにより１巻ＭＬに定電流を供給することが可能にな
る。ところで、第１のトランジスタＱＩｙｒ断続制御す
ると、電流の平肖性が悪くなるので、これを解消する必
要がある。また、オフ制御時において１巻線りの電流ケ
迅速に零にすることが必要である。このだぬ、第５図の
回路では巻線りの上端とグランドとの間に８１のダイオ
ードＤＡが接続され１巻線りの下端と電の端子ＶＣＣと
の間に第２のダイオードＤＢが接続されている。第６図
の回路では第２のダイオードＤＢ？介してツェナーダイ
オードＺＤが巻ＭＬに並列液Ｗｒ、されている。第７図
の回路では巻線りの下端とグランドとの間にツェナーダ
イオードＺＤが接続されている。This makes it possible to supply a constant current to the one-turn ML. By the way, when the first transistor QIyr is controlled intermittently, the current flatness deteriorates, so it is necessary to solve this problem. Furthermore, during off control, it is necessary to quickly bring the current in one winding to zero. In the circuit shown in Figure 5, 81 diodes DA are connected between the upper end of one winding and the ground, and a second diode DB is connected between the lower end of one winding and the voltage terminal VCC. has been done. In the circuit of Figure 6, the second diode DB? A Zener diode ZD is connected to the winding ML through a parallel liquid Wr. In the circuit of FIG. 7, a Zener diode ZD is connected between the lower end of the winding and the ground.
第５図〜第７図の回路においては、第１及び第２のトラ
ンジスタＱ、、Ｑ、のいずれも直流電源端子ＶＣＣとグ
ランドとの間において巻線りに直列に接続され１巻線Ｌ
Ｙ駆動する時に第１及び第２のトランジスタＱ、、Ｑ、
のいずれにも電流が流れる。従って、第１及び第２のト
ランジスタＱ、、Ｑ、における電力損失が大になる。こ
の様な問題はスイッチング素子としてバイポーラトラン
ジスタ以外のＦＥＴ等を使用する場合にも生じる。In the circuits shown in FIGS. 5 to 7, both the first and second transistors Q, , Q are connected in series with the winding between the DC power supply terminal VCC and the ground, and the first winding L
When driving Y, the first and second transistors Q, ,Q,
Current flows through both. Therefore, the power loss in the first and second transistors Q, ,Q becomes large. Such a problem also occurs when a FET or the like other than a bipolar transistor is used as a switching element.
上述の如き問題点を解決するために、本発明に係わる巻
線電流制御回路は、一方の直流電源端子に七の一端が接
続された巻線と、前記巻線の他端と他方の直流電源端子
との間に接続され、前記巻線に流す電流を制御するよう
に断続制御される第１のスイッチング素子と、前記第１
のスイッチング素子を断続制御した時に前記巻線に流れ
る電流のリプルを低減するためにダイオードを介して前
記巻線に並舛接続され、前記巻線の駆動期間における少
なくとも前記第１のスイッチング素子のオフ期間にオン
制御される第２のスイッチング素子とな有していること
を特徴とするものである。In order to solve the above-mentioned problems, a winding current control circuit according to the present invention includes a winding whose one end is connected to one DC power supply terminal, and a winding connected to the other end of the winding and the other DC power supply terminal. a first switching element connected between the terminal and the first switching element, which is controlled intermittently to control the current flowing through the winding;
are connected in parallel to the winding through diodes in order to reduce ripples in the current flowing through the winding when the switching elements are controlled intermittently, and at least the first switching element is turned off during the driving period of the winding. It is characterized in that it also has a second switching element that is controlled to be turned on during the period.
上述の如き回路で、第１のスイッチング素子のオン期間
には電源から巻線に電流が供給される。In the circuit as described above, current is supplied from the power supply to the winding during the on period of the first switching element.
巻線の駆動期間における少なくとも第１のスイッチング
素子のオフ期間には第２のスイッチング素子がオンであ
るので１巻線の駆動期間中に巻線と第１のダイオードと
第２のスイッチング素子とから成る閉回路が形成され、
ここを通って巻線の蓄積エネルギー（逆起電力）に基づ
く電流が流れ続け、平渭作用が生じる。第１及び第２の
スイッチング素子の両方が巻線に対して直列に接続され
ていないので、電源から供給される電流が両方のスイッ
チング素子に同時に流れない。従って、電力損失が少な
くなる。Since the second switching element is on at least during the OFF period of the first switching element during the driving period of the winding, the connection between the winding, the first diode, and the second switching element occurs during the driving period of the first winding. A closed circuit consisting of
A current based on the stored energy (back electromotive force) of the winding continues to flow through this, producing a flat wave effect. Since both the first and second switching elements are not connected in series with the winding, the current supplied from the power supply does not flow through both switching elements simultaneously. Therefore, power loss is reduced.
次に１本発明の実施例について述べる。 Next, an embodiment of the present invention will be described.
（第１図の実施例〕
第１図は、プリンターの印字用ブランジャンレノイドの
制御回路Ｙ示す。電磁駆動用巻線りの一端は直流電源端
子ＶＣＣに接続され、他端は逆流阻止用ダイオードＤ、
とダーリントン構成の第１のトランジスタＱ１と電流検
出抵抗Ｒ６とを弁してグランド（電源の他端］に接続さ
れている。巻線りには第１のダイオードＤｔ’を弁して
ダーリントン構成の第２のトランジスタＱ、が並列接続
され℃いると共に、第２のダイオードＤ、とツェナーダ
イオードＺＤとから成るエネルギー放出回路が並列接続
されている。なお、動作時において、第１のダイオード
Ｄ１とＭ２のトランジスタＱ！との回路の抵抗値が、第
２のダイオードＤ、とツェナーダイオードＺＤとの回路
の抵抗値よりも低く設定されている。(Example of Fig. 1) Fig. 1 shows the control circuit Y of the Branjean Lenoid for printing in a printer.One end of the electromagnetic drive winding is connected to the DC power supply terminal VCC, and the other end is connected to the backflow blocking diode. D.
The winding is connected to the ground (the other end of the power supply) by valving the first transistor Q1 and the current detection resistor R6 of the Darlington configuration. A second transistor Q is connected in parallel, and an energy release circuit consisting of a second diode D and a Zener diode ZD is connected in parallel.In operation, the first diode D1 and M2 The resistance value of the circuit with the transistor Q! is set lower than the resistance value of the circuit with the second diode D and the Zener diode ZD.
第１のトランジスタＱ１は第２図のＶ、に示す如く断続
制御される第１のスイッチング素子として設けられ、第
２のトランジスタＱ、は第２図の工、で示す如く巻線り
の駆動期間における第１のトランジスタＱ□のオフ期間
にオン制御される第２のスイッチング素子とし℃設けら
れている。The first transistor Q1 is provided as a first switching element which is controlled intermittently as shown by V in FIG. ℃ is provided as a second switching element that is controlled to be turned on during the off period of the first transistor Q□.
第１及び第２のトランジスタＱ、、Ｑ、の制御回路は、
その出力端子が第１のトランジスタＱ１のベースに接続
されている演算増幅器１１７と、この演算増幅器（１）
の非反転入力端子に接続された三角波発生器（２）と、
この演算増幅益田の反転入力端子と電流検出抵抗Ｒｓの
上端との間に接続された抵抗（３）と、反転入力端子と
グランドとの間に接続された平渭用コンデンサ（４）と
、第２のトランジスタＱ、のベースと演算増幅器中の出
力端子との間に抵抗（５）を介して接続された第３のト
ランジスタＱ１と、この第３のトランジスタＱ１のベー
スに抵抗（６Ｊを介して接続された駆動信号供給回路（
７）とから成る。なお。The control circuit for the first and second transistors Q, ,Q, is
an operational amplifier 117 whose output terminal is connected to the base of the first transistor Q1;
a triangular wave generator (2) connected to the non-inverting input terminal of the
A resistor (3) connected between the inverting input terminal of the operational amplifier Masuda and the upper end of the current detection resistor Rs, a Hirayui capacitor (4) connected between the inverting input terminal and the ground, and the A third transistor Q1 is connected via a resistor (5) between the base of the transistor Q2 and the output terminal of the operational amplifier, and a resistor (6J is connected to the base of the third transistor Q1). Connected drive signal supply circuit (
7). In addition.
演算増幅器ｔｉ＋はオープンコレクタのトランジスタ乞
出力段に含み、非反転入力が反転入力よりも高い時にめ
力段のトランジスタがオフになって出力端子が非接地と
なり、逆に低い時にはオンになって、出力端子が接地さ
れる様に構成されている。The operational amplifier ti+ includes an open collector transistor in the output stage, and when the non-inverting input is higher than the inverting input, the transistor in the power stage is turned off and the output terminal is not grounded, and conversely, when it is low, it is turned on. The output terminal is configured to be grounded.
（動 作］
次に、第１図の回路の動作を第２図に示す波形図を参胛
して説明する。駆動信号供給回路（７）から巻！Ｌの駆
動期間に対応させて第２図の１．〜１．期間でｖＩで示
す高レベルの駆動信号を発生させる。(Operation) Next, the operation of the circuit shown in FIG. 1 will be explained with reference to the waveform diagram shown in FIG. A high-level drive signal indicated by vI is generated during periods 1. to 1. in the figure.
これにより、第３のトランジスタＱ１を介して第１のト
ランジスタＱ１のペース電流が流れ、これがオンになる
。この結果１巻線ＬＫ第２図のＩ、で示す如く電流が流
れ始める。巻線りはインダクタンス分を有するため、こ
こを流れる電流ＩＩが徐々に増ズし、電流検出抵抗Ｒ８
の上端の電圧Ｖ、及び比較器として動作する演算増幅器
（１？の反転入力端子の電圧Ｖ瀧も第２図に示す如く徐
々に増大する。演算増幅器（１）の非反転入力端子には
第２図で点線で示す三角波電圧Ｖ、が一定周期で印加さ
れているので、検出電圧Ｖ、と三角波電圧ｖ１とが比較
され、ｔ３時点においτ三角波電圧Ｖ、が検出電圧Ｖ、
よりも低くなると、演算増幅器１１Ｊの出力は高レベル
から低レベルに転換する。このため、第１のトランジス
タＱ。This causes the pace current of the first transistor Q1 to flow through the third transistor Q1, turning it on. As a result, current begins to flow through the first winding LK as shown by I in FIG. Since the winding has an inductance, the current II flowing through it gradually increases, and the current detection resistor R8
The voltage V at the upper end and the voltage V at the inverting input terminal of the operational amplifier (1?), which operates as a comparator, gradually increase as shown in FIG. Since the triangular wave voltage V shown by the dotted line in Fig. 2 is applied at a constant cycle, the detected voltage V and the triangular wave voltage v1 are compared, and at time t3, the τ triangular wave voltage V becomes the detected voltage V,
, the output of the operational amplifier 11J changes from high level to low level. For this reason, the first transistor Q.
がオフ制御される。しかし、コンデンサ（４）ヲ有する
ので、演算増幅器ｔｌｌの反転入力端子の電圧Ｖ、は零
にはならず、三角波電圧ｖ１の傾きよりもゆるい傾きで
減少する。従って、演算増幅器（１７の出力電圧Ｖ、は
直ちに高レベルに転換せずに低レベルに保たれる。演算
増＠器山の出力電圧Ｖ、が高レベルのｔ１〜ｔ１期間に
おいては、第３のトランジスタＱ、がオンであっても、
フレフタが電源端子ＶＣＣに接続されているｐｎｐ型の
第２のトランジスタＱ、は逆バイアス状態に保たれ、オ
フ制御されている。しかし、演算増幅器（１）の出力電
圧ｖ４が低レベルになるｔオ〜ｔ５期間では、ｌｉバイ
アスされてオン状態になジ、第２図に示す如く電流Ｉ、
が流れる。この電流Ｉ、は１巻線りに蓄えられたエネル
ギーの放出即ち逆起電力に基づくものであり１巻線りと
第１のダイオードＤ１と第２のトランジスタＱ、とから
成る閉回路で流れる。このたぬ１巻線りの電流１１は第
１のトランジスタＱ１のオフ期間であっても第２図に示
す如く流れ続ける。従って１巻線りに供給する電圧を第
１のスイッチングトランジスタＱ１で断続しているにも
拘らず、を流ｌ、の平渭性が良くなる。is controlled off. However, since the capacitor (4) is provided, the voltage V at the inverting input terminal of the operational amplifier tll does not become zero, but decreases with a slope that is gentler than the slope of the triangular wave voltage v1. Therefore, the output voltage V of the operational amplifier (17) is not immediately converted to a high level and is kept at a low level. Even if transistor Q, is on,
The second pnp transistor Q, whose flipper is connected to the power supply terminal VCC, is kept in a reverse bias state and is controlled to be turned off. However, during the period from t0 to t5 when the output voltage v4 of the operational amplifier (1) is at a low level, it is biased to the on state and the current I, as shown in FIG.
flows. This current I is based on the release of energy stored in one winding, that is, a back electromotive force, and flows in a closed circuit consisting of one winding, the first diode D1, and the second transistor Q. The current 11 of this single winding continues to flow as shown in FIG. 2 even during the off period of the first transistor Q1. Therefore, even though the voltage supplied to one winding is interrupted by the first switching transistor Q1, the smoothness of the current I is improved.
ｔ８時点で三角波電圧Ｖ、が検出電圧Ｖ、よりも高くな
ると、演算増幅器（１）の出力電圧Ｖ、は再び高レベル
になり、第１のトランジスタＱｔがオンになる。When the triangular wave voltage V, becomes higher than the detection voltage V, at time t8, the output voltage V, of the operational amplifier (1) becomes high level again, and the first transistor Qt is turned on.
この様な比較動作で第１のトランジスタＱ、がオン・オ
フ制御されれば１ＭｌのトランジスタＱ、に流れる電流
即ち巻線りの電流■１の平均値がほぼ一定になる。巻線
りの駆動期間の終了に同期し″Ｃ第２図の１４時点で駆
動信号ｖ１を低レベルにすれば、第３のトランジスタＱ
１がオフになり、第１及び第２のトランジスタＱ、、Ｑ
□のベース電流の供給が不可能になり、これ等がオフに
なる。この時、演算増幅器（１）の入力側において三角
波電圧Ｖ、が検出電圧Ｖ、よりも高くなる期間が発生し
ても、駆動信号が存在しないので、演算増幅器（１）の
みで第１のトランジスタＱ＋ｖオン制御することは出来
ない。従つて、第２図のｔ、以後においては、第１及び
第２のトランジスタＱ、、Ｑ、がオフに保たれ１巻線り
に蓄えられているエネルギーは第２のダイオードＤ、と
ツェナーダイオードＺＤとから成るエネルギー放出回路
で消費され、電流工１は急速に零に向う。If the first transistor Q is controlled on and off by such a comparison operation, the average value of the current flowing through the 1Ml transistor Q, that is, the winding current 1, becomes approximately constant. Synchronizing with the end of the drive period of the winding, if the drive signal v1 is set to a low level at point 14 in Figure 2, the third transistor Q
1 is turned off and the first and second transistors Q, ,Q
It becomes impossible to supply the base current of □, and these are turned off. At this time, even if a period occurs in which the triangular wave voltage V, is higher than the detection voltage V, on the input side of the operational amplifier (1), since there is no drive signal, only the operational amplifier (1) can operate the first transistor. It is not possible to control Q+v on. Therefore, after t in FIG. 2, the first and second transistors Q, , Q are kept off and the energy stored in one winding is transferred to the second diode D and the Zener diode. The energy is consumed in the energy release circuit consisting of ZD, and the electric current worker 1 quickly goes to zero.
（第３図の実施例）
次に１Ｍ３図に示すパルスモータの巻線りの電流制御回
路を説明する。但し、第１図と共通する部分には同一の
符号を付してその説明を省略する。(Embodiment of FIG. 3) Next, a current control circuit for the windings of a pulse motor shown in FIG. 1M3 will be explained. However, parts common to those in FIG. 1 are designated by the same reference numerals and their explanations will be omitted.
第３図では演算増幅Ｂ ｔｌＪの非反転入力端子に三角
波電圧を供給する代りに、電源端子＋Ｖとグランドとの
間に接続された抵抗αＱαＤによる分圧回路から得られ
る分割電圧にトリガパルス発生回路（８）から得られる
トリガパルスケ加えたものｔ供給する。In Figure 3, instead of supplying a triangular wave voltage to the non-inverting input terminal of the operational amplifier B tlJ, a trigger pulse generation circuit uses a divided voltage obtained from a voltage dividing circuit using a resistor αQαD connected between the power supply terminal +V and the ground. Trigger pulse obtained from (8) plus t is supplied.
また１反転入力端子に変化する電圧を加えるたぬｌＣ１
第１のトランジスタＱ、のフレフタと反転入力端子との
間に抵抗（９）が接続されている。Also, do not apply a changing voltage to the 1 inverting input terminal lC1
A resistor (9) is connected between the flipter and the inverting input terminal of the first transistor Q.
この装置では、トリガパルス発生回路（８）から第４図
に示す如く一定周期”ｅ）＋７ガパルスを発生させ、こ
れと抵抗（１０）（１１Ｉによる分割電圧とを加算した
電圧Ｖ、を演算増幅器（１）の非反転入力端子に供給す
る。これにより、トリガパルス発生期間においては反転
入力端子のレベルに無関係に演算増幅器（１）の出力が
高レベルになる。一方、駆動信号供給回路（７）から第
１図の場合と同様に駆動信号ン供給すると、トリガパル
スに同期して第１のトランジスタＱがオンになる。即ち
、トリガパルス発生期間には演算増幅器（１）の出力端
子の接地状態が解除されているので、駆動信号によって
第１及び第３のトランジスタＱ、、Ｑ、のベース電流が
供給され、第１のトランジスタＱｊかオンになる。第１
のトランジスタＱ、が第４図のｔ１時点でオンになると
、そのコレクタ電圧ｖ、、が低下し、結局、演算増幅器
（１）の反転入力端子の電圧Ｖ、も第４図に示す如く低
下する。この結果、トリガパルスが消滅しても演算増幅
器（１）の高レベル出力状態が維持され、第１のトラン
ジスタＱ、のオンが維持される。しかし、第１のトラン
ジスタＱ！の電流が徐々に増加するために電流検出抵抗
ＲＳの上端の電圧ｖｌ、も徐々に高くなり、結局１反転
入力端子の電圧■オが非反転入力端子の電圧ｖ３よりも
高くなジ、演算増幅器（１）の出力端子は低レベルに転
換する。これにより、第１のトランジスタＱ＋がオフに
なる。第１のトランジスタＱのオフ期間にはＭ２のトラ
ンジスタＱ、がオンになって巻線りの電流が流れ続ける
。しかる後。In this device, a trigger pulse generation circuit (8) generates a constant period "e) +7 pulses as shown in FIG. The output of the operational amplifier (1) is supplied to the non-inverting input terminal of the drive signal supply circuit (1).As a result, during the trigger pulse generation period, the output of the operational amplifier (1) becomes high level regardless of the level of the inverting input terminal. ) as in the case of Fig. 1, the first transistor Q is turned on in synchronization with the trigger pulse.In other words, during the trigger pulse generation period, the output terminal of the operational amplifier (1) is grounded. Since the state has been released, the base currents of the first and third transistors Q, , Q are supplied by the drive signal, and the first transistor Qj is turned on.
When the transistor Q, turns on at time t1 in FIG. 4, its collector voltage V, decreases, and eventually the voltage V at the inverting input terminal of the operational amplifier (1) also decreases as shown in FIG. . As a result, even if the trigger pulse disappears, the high level output state of the operational amplifier (1) is maintained, and the first transistor Q is kept turned on. However, the first transistor Q! As the current gradually increases, the voltage vl at the upper end of the current detection resistor RS also gradually increases, and eventually the voltage at the inverting input terminal 1 is higher than the voltage v3 at the non-inverting input terminal. The output terminal of (1) is switched to low level. This turns off the first transistor Q+. During the off period of the first transistor Q, the transistor Q of M2 is turned on and current continues to flow in the winding. After that.
トリガパルスが再び供給されると、演算増幅器（１）の
出力が反トし、第１のトランジスタＱ、が再びオンにな
る。駆動信号供給回路（力からの駆動信号の供給が停止
されると、第１〜第３のトランジスタＱ１〜Ｑ、の全部
がオフになる。When the trigger pulse is applied again, the output of the operational amplifier (1) is inverted and the first transistor Q is turned on again. When the supply of the drive signal from the drive signal supply circuit (force) is stopped, all of the first to third transistors Q1 to Q are turned off.
（変形例） 本発明は上述の実施例に限定されるものでなく。(Modified example) The invention is not limited to the embodiments described above.
変形可能なものである。例えば、ツェナーダイオードＺ
Ｄの代りに、バリスタ、抵抗等を接続してもよい。１だ
、オープンフレフタ型演算増幅器（１１ケ使用する代り
に、第１のトランジスタＱのベースとグランドとの間に
トランジスタ乞接続し、これ′？：制御することによっ
て第１のトランジスタＱ。It is deformable. For example, Zener diode Z
Instead of D, a varistor, a resistor, etc. may be connected. 1. Instead of using an open-left operational amplifier (11), a transistor is connected between the base of the first transistor Q and the ground, and the first transistor Q is controlled.
ｘオン・オフ制御してもよい。また、第３のトランジス
タＱａによって第１及び第２のトランジスタＱｊ、 Ｑ
−の両方を制御せずに、独立な制御回路を設け、第２図
に示す駆動信号ｖ１が発生している全期間（ｔ、〜１．
）において第２のトランジスタＱ、に常にオン制御信号
を供給する様にし℃もよい。x On/off control may be performed. Further, the first and second transistors Qj, Q are connected by the third transistor Qa.
- without controlling both of them, an independent control circuit is provided, and the entire period (t, ~1.
), the second transistor Q is always supplied with an ON control signal.
上述から明らかな如く５本発明によれば、電源から供給
される電流が第１のスイッチングトランジスタケ通り、
第２のトランジスタは通らない。As is clear from the above, according to the present invention, the current supplied from the power supply passes through the first switching transistor,
The second transistor does not pass.
従って電力損失χ低減することが出来る。Therefore, power loss χ can be reduced.
第１図は本発明の実施例に係わる電流制御回路を示す回
路図。
第２図は第１図の回路の各部の状態馨説明的に示す波形
図。
第３図は本発明の別の実施例の電流制御回路ン示す回路
図。
第４図は第３図の各部の状態を説明的に示す波形図。
第５図、第６図、及び第７図は従来の電流制御回８ヶ示
す回路図である。
Ｑ・・・第１のトランジスタ、Ｑｌ・・第２のトランジ
スタ、Ｌ・・・巻線、Ｄ、、Ｄ、・・・ダイオード、山
・・・演算増幅器、（７）・・・駆動信号供給回路。
代 理 人 高 野 則 久第１図
第２図
第４図FIG. 1 is a circuit diagram showing a current control circuit according to an embodiment of the present invention. FIG. 2 is a waveform diagram illustrating the states of each part of the circuit of FIG. 1. FIG. 3 is a circuit diagram showing a current control circuit according to another embodiment of the present invention. FIG. 4 is a waveform diagram illustrating the state of each part in FIG. 3. FIGS. 5, 6, and 7 are circuit diagrams showing eight conventional current control circuits. Q...first transistor, Ql...second transistor, L...winding, D...diode, mountain...operational amplifier, (7)...drive signal supply circuit. Agent Norihisa Takano Figure 1 Figure 2 Figure 4
Claims (1)
と、 前記巻線の他端と他方の直流電源端子との間に接続され
、前記巻線に流す電流を制御するように断続制御される
第１のスイッチング素子と、前記第１のスイッチング素
子を断続制御した時に前記巻線に流れる電流のリプルを
低減するためにダイオードを介して前記巻線に並列接続
され、前記巻線の駆動期間における少なくとも前記第１
のスイッチング素子のオフ期間にオン制御される第２の
スイッチング素子と、 を有していることを特徴とする巻線電流制御回路。(1) A winding whose one end is connected to one DC power terminal, and a winding connected between the other end of the winding and the other DC power terminal, and which is connected intermittently to control the current flowing through the winding. a first switching element to be controlled; a first switching element connected in parallel to the winding through a diode to reduce ripples in the current flowing through the winding when the first switching element is controlled intermittently; At least the first
A winding current control circuit comprising: a second switching element that is turned on during an off period of the switching element;
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14625885A JPS627400A (en) | 1985-07-03 | 1985-07-03 | Winding current controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14625885A JPS627400A (en) | 1985-07-03 | 1985-07-03 | Winding current controller |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS627400A true JPS627400A (en) | 1987-01-14 |
Family
ID=15403667
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14625885A Pending JPS627400A (en) | 1985-07-03 | 1985-07-03 | Winding current controller |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS627400A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04364398A (en) * | 1991-06-10 | 1992-12-16 | Mitsubishi Electric Corp | Current controller for inductive load |
| JP2008041908A (en) * | 2006-08-04 | 2008-02-21 | Hitachi Ltd | High pressure pump driving circuit for engine |
| JP2008218657A (en) * | 2007-03-02 | 2008-09-18 | Sony Corp | Tape cutting apparatus, component mounting apparatus, and tape cutting method |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50109421A (en) * | 1974-02-06 | 1975-08-28 | ||
| JPS5222124B2 (en) * | 1973-02-22 | 1977-06-15 | ||
| JPS53129809A (en) * | 1977-04-19 | 1978-11-13 | Agie Ag Ind Elektronik | Circuit device for regulating winding current of step motor |
-
1985
- 1985-07-03 JP JP14625885A patent/JPS627400A/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5222124B2 (en) * | 1973-02-22 | 1977-06-15 | ||
| JPS50109421A (en) * | 1974-02-06 | 1975-08-28 | ||
| JPS53129809A (en) * | 1977-04-19 | 1978-11-13 | Agie Ag Ind Elektronik | Circuit device for regulating winding current of step motor |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04364398A (en) * | 1991-06-10 | 1992-12-16 | Mitsubishi Electric Corp | Current controller for inductive load |
| JP2008041908A (en) * | 2006-08-04 | 2008-02-21 | Hitachi Ltd | High pressure pump driving circuit for engine |
| JP2008218657A (en) * | 2007-03-02 | 2008-09-18 | Sony Corp | Tape cutting apparatus, component mounting apparatus, and tape cutting method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3947738A (en) | Pulsed power supply | |
| US4748532A (en) | Transformer coupled power switching circuit | |
| US3938024A (en) | Converter regulation by controlled conduction overlap | |
| US4806843A (en) | D.C. voltage supply circuit | |
| KR100278015B1 (en) | Circuits and devices for controlling current through motors and inductive loads | |
| US4146827A (en) | Four-quadrant current-regulated energization of d.c. motor using pulse-width modulation | |
| US4989116A (en) | Chopper circuit for driving electromagnet and/or step motor coils such as employed in a matrix printer | |
| EP0208508A2 (en) | Pulse-width modulation drive circuit | |
| US4308577A (en) | Base drive circuit | |
| JPS60180032A (en) | Solenoid drive circuit | |
| US5296792A (en) | Bidirectional chopper transconductance amplifier | |
| JPS627400A (en) | Winding current controller | |
| US5010282A (en) | Method and apparatus for driving a DC motor | |
| US4352054A (en) | Method for actuating a switching transistor operating as a setting member in a DC/DC converter | |
| JPH07255168A (en) | Dc-dc converter for generating a plurality of signals | |
| US4520279A (en) | Series transistor chopper | |
| US4703238A (en) | Amplifier system for D.C. motor | |
| JPH07326513A (en) | Electromagnet driving apparatus | |
| JP4234266B2 (en) | Stepping motor drive circuit | |
| JP3227048B2 (en) | Driver circuit for bidirectional connection transistor | |
| JPS6151406B2 (en) | ||
| JPH03145964A (en) | Powe supply built-in scr gate driving circuit | |
| US4602323A (en) | Single-ended transformer drive circuit | |
| EP0237303B1 (en) | Ringing circuit | |
| SU767925A1 (en) | Device for controlling d-c split-field motor |