JPS6272191A - Semiconductor laser - Google Patents

Semiconductor laser

Info

Publication number
JPS6272191A
JPS6272191A JP21290285A JP21290285A JPS6272191A JP S6272191 A JPS6272191 A JP S6272191A JP 21290285 A JP21290285 A JP 21290285A JP 21290285 A JP21290285 A JP 21290285A JP S6272191 A JPS6272191 A JP S6272191A
Authority
JP
Japan
Prior art keywords
layer
mesa
type inp
type
cladding layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21290285A
Other languages
Japanese (ja)
Inventor
Yoichi Sasai
佐々井 洋一
Seiji Onaka
清司 大仲
Ichiro Nakao
中尾 一郎
Atsushi Shibata
淳 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP21290285A priority Critical patent/JPS6272191A/en
Publication of JPS6272191A publication Critical patent/JPS6272191A/en
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

PURPOSE:To obtain a semiconductor laser of a BH structure with a flat epitaxial surface by a method wherein the 2nd cladding layer on an active layer and the active layer are formed into a normal mesa shape by mesa etching and the active layer is scraped to a required stripe width by side etching and buried layers are successively formed on the mesa surface. CONSTITUTION:An N-type InP buffer layer 2, an undoped active layer 3 and a P-type InP cladding layer 4 are formed on an N-type InP substrate 1. The P-type InP cladding layer 4 is formed into a normal mesa shape. The stripe width of the active layer 3 is controlled by side etching. After such etching processes, a P-type InP buried layer 5, an N-type InP buried layer 6 and a P-type InGaAsP contact layer 7 are successively made to grow. The width W of the top surface of the mesa of the P-type Inp cladding layer 4 is made to be less than about 4mum. With this constitution, the buried layers 5 and 6 are not made to grow on the top surface of the mesa of the P-type InP cladding layer 4 or do not climb up along the side surface of the cladding layer 4 nd grow flat so that the P-type InGaAsP contact layer 7 can be sufficiently flat.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は埋込み型の半導体レーザに関するものである。[Detailed description of the invention] Industrial applications The present invention relates to an embedded semiconductor laser.

従来の技術 従来より、低しきい値電流かつ単一モード発振可能な半
導体レーザの構造に関し、各種の構造が提案されている
が、その中でも埋込み型(BH)構造の半導体レーザが
優れている。
2. Description of the Related Art Conventionally, various structures have been proposed for semiconductor lasers capable of low threshold current and single mode oscillation, and among them, a buried type (BH) structure semiconductor laser is superior.

以下、図面を参照しなからInGaAsP/InP系材
料でのBH溝構造生材料レーザについて説明する。
Hereinafter, a BH groove structure raw material laser made of InGaAsP/InP-based materials will be described without reference to the drawings.

第3図は従来のBH溝構造半導体レーザの断面図である
。第3図において、21は(100)n型InP基板、
22はn型InPクラッド層、23はInGaAsP活
性層、24はP型InPクラッド層、25はP型I n
GaAs Pコンタクト層である。以上のエピタキシャ
ルウェハー表面に(OTI)方向にストライプ状のS 
t02膜を形成し、Br2−メタノール溶液で逆メサエ
ツチングを施して、逆メサ表面KP型InP層26.n
型InP層27およびn型InGaAsp層28の埋込
み層を順次液相成長にて形成し一電流狭搾および活性層
領域からの横方向の光の閉じ込め効果を持たせている。
FIG. 3 is a sectional view of a conventional BH groove structure semiconductor laser. In FIG. 3, 21 is a (100) n-type InP substrate;
22 is an n-type InP cladding layer, 23 is an InGaAsP active layer, 24 is a P-type InP cladding layer, and 25 is a P-type InP layer.
This is a GaAs P contact layer. Striped S is formed on the epitaxial wafer surface in the (OTI) direction.
A t02 film is formed and reverse mesa etching is performed using a Br2-methanol solution to form a KP type InP layer 26. on the reverse mesa surface. n
The buried layers of the InP layer 27 and the n-type InGaAsp layer 28 are sequentially formed by liquid phase growth to provide single current confinement and lateral light confinement effects from the active layer region.

しかしながら上記のような構造では半導体表面は平坦で
なく凸状になり、Pサイドダウンにマウントした場合、
マウント金属とP型電極29との濡れが悪く熱抵抗が上
昇し、半導体レーザの温度特性に悪影響を及ぼす結果に
なる。またレーザチップへのワイヤーボンディングの際
、メサ部表面にボンディングによる圧力が集中し、活性
層23ヘダメージが入り特性の劣化を引き起こす。一方
、以上のような組立不良の問題だけでなく、液相成長の
制御性に関して半導体表面を平坦にするために、メサ部
の高さを考慮して埋込み層26.2728の合計の厚み
を調整する必要がある。また逆メサ構造をとっているた
め、逆メサ側面と埋込み層26.27.28の間の結晶
性が悪く、電極29の金属が逆メサ側面に沿って活性層
23へ侵入し、素子の劣化を引き起こす原因になってい
る。
However, in the above structure, the semiconductor surface is not flat but convex, and when mounted on the P side down,
Wetting between the mount metal and the P-type electrode 29 is poor, and thermal resistance increases, resulting in an adverse effect on the temperature characteristics of the semiconductor laser. Further, during wire bonding to the laser chip, pressure due to bonding concentrates on the surface of the mesa portion, damaging the active layer 23 and causing deterioration of characteristics. On the other hand, the total thickness of the buried layer 26.2728 is adjusted in consideration of the height of the mesa part in order to flatten the semiconductor surface with regard to controllability of liquid phase growth as well as the problem of poor assembly as described above. There is a need to. In addition, since the reverse mesa structure is adopted, the crystallinity between the reverse mesa side surface and the buried layer 26, 27, 28 is poor, and the metal of the electrode 29 invades the active layer 23 along the reverse mesa side surface, resulting in deterioration of the device. It is the cause of.

したがって、半導体表面を平坦化したBH溝構造PBH
)が提案され、−例を第4図に示す。第4図において、
31は(100)n型InP基板、32はn型InPク
ラッド層、33はInGaAsP活性層、34はP型I
nPクラッド層である。以上の半導体層からなるエピタ
キシャルウェハーをメサエッチングを施した後に、液相
成長でP型InP埋込み層36.n型InP埋込み層3
7.P型InP層3イP型InGaAsPコンタクト層
を順次形成している。
Therefore, the BH groove structure PBH with a flattened semiconductor surface
) has been proposed, and an example is shown in FIG. In Figure 4,
31 is a (100) n-type InP substrate, 32 is an n-type InP cladding layer, 33 is an InGaAsP active layer, and 34 is a P-type I
It is an nP cladding layer. After mesa etching the epitaxial wafer made of the above semiconductor layer, a P-type InP buried layer 36. is formed by liquid phase growth. n-type InP buried layer 3
7. A P-type InP layer 3 and a P-type InGaAsP contact layer are successively formed.

ここでP型InPクラッド層34上に埋込み層36゜3
7が形成されないのはメサのストライプ幅が6μm以下
と狭い場合、メサ表面における成長溶液が過飽和に達し
ないためと考えられている。このようにして作製したP
BHレーザは第4図のように表面が平坦なため、BHレ
ーザの欠点であったマウント時に発生するメサ部へのス
トレスの問題やマウント金属との浸れの悪さ、そして逆
メサ側面での結晶性の悪さによる金属の侵入による活性
層の劣化等が解決される。しかし、従来のPBHレーザ
の欠点としてメサ部の両側近傍のn型InP埋込み層3
7の膜厚が薄いため、高注入動作時にメサ部の両側の埋
込み層で形成されるPnPnサイリスタがオンして、活
性層33以外に流れる無効電流が増大し、光出力特性が
悪くなる問題が生じている。
Here, a buried layer 36°3 is placed on the P-type InP cladding layer 34.
It is thought that the reason why 7 is not formed is that when the stripe width of the mesa is as narrow as 6 μm or less, the growth solution on the mesa surface does not reach supersaturation. P produced in this way
BH lasers have a flat surface as shown in Figure 4, so they suffer from the problems of stress on the mesa part that occurs during mounting, poor immersion with the mount metal, and crystallinity on the side of the reverse mesa. This solves problems such as deterioration of the active layer due to metal intrusion due to poor quality. However, a drawback of the conventional PBH laser is that the n-type InP buried layer 3 near both sides of the mesa part
7 is thin, the PnPn thyristors formed in the buried layers on both sides of the mesa part are turned on during high injection operation, increasing the reactive current flowing to areas other than the active layer 33, resulting in a problem that the optical output characteristics deteriorate. It is occurring.

発明が解決しようとする問題点 このような従来のBH溝構造半導体レーザでは表面が平
坦でないため熱放散が悪く組立て不良が多数発生し、結
晶成長の再現性にも問題があった。
Problems to be Solved by the Invention In such conventional BH groove structure semiconductor lasers, the surface is not flat, so heat dissipation is poor, many assembly defects occur, and crystal growth reproducibility is also problematic.

またこれら問題点を解決するために提案されたPBH構
造の半導体レーザに関しては、埋込み層の一部が薄い領
域があるため高注入動作時に無効電流が発生するという
電流狭搾の点で問題であっ九本発明はかかる点に鑑みて
なされたもので、簡単なプロセスで作製可能な平坦な半
導体エビ表面を持つBH溝構造半導体レーザを提供する
ことを目的としている。
In addition, regarding the PBH structure semiconductor laser proposed to solve these problems, there is a problem in terms of current confinement, in which reactive current is generated during high injection operation because there is a thin region in a part of the buried layer. The present invention has been made in view of the above points, and an object thereof is to provide a BH groove structure semiconductor laser having a flat semiconductor strip surface that can be manufactured by a simple process.

問題点を解決するための手段 本発明は上記問題点を解決するため、活性層上の第2ク
ラッド層および活性層を順メサ状にメサエッチングを施
して、かつ活性層を所望のストライプ幅までサイドエツ
チングし、しかる後にメサ表面に埋込み層を平坦に順次
形成するものである。
Means for Solving the Problems In order to solve the above-mentioned problems, the present invention performs mesa etching on the second cladding layer and the active layer on the active layer in a sequential mesa shape, and the active layer is etched to a desired stripe width. Side etching is performed, and then a buried layer is sequentially and flatly formed on the mesa surface.

作  用 本発明は上記した構成によシ、半導体表面は平坦化する
ため半導体レーザの熱放散は改善され、かつワイヤボン
ディングなどで発生する組立不良の問題も低減する。ま
た埋込み成長の再現性も優れている。また順メサ構造を
とっているため、ボンディングの際発生するチップへの
圧力が直接活性層にかかることも無く、表面の電極の金
属がメサ側面に沿って侵入しても直接活性層に入らない
ので寿命が延びることが期待される。また埋込み層の膜
厚が均一で平坦であるため、電流狭搾の特性も優れてい
る。
Operation According to the present invention, the semiconductor surface is flattened, so that heat dissipation of the semiconductor laser is improved, and the problem of assembly defects caused by wire bonding and the like is also reduced. The reproducibility of embedded growth is also excellent. In addition, because it has a forward mesa structure, the pressure on the chip that occurs during bonding is not applied directly to the active layer, and even if the metal of the surface electrode invades along the mesa side, it does not directly enter the active layer. Therefore, it is expected that the lifespan will be extended. Furthermore, since the buried layer has a uniform and flat thickness, current narrowing characteristics are also excellent.

実施例 第1図は本発明の半導体レーザの第1の実施例を示す断
面構造図である。第1図において、1は(1oo)n型
InP基板、2はn型InPバッファ層(厚みd〜3μ
m)、3はアンドープの活性層((1−o、2μm)、
4はP型InPクラッド層(d〜1.6μm)である。
Embodiment FIG. 1 is a cross-sectional structural diagram showing a first embodiment of the semiconductor laser of the present invention. In FIG. 1, 1 is a (1oo) n-type InP substrate, 2 is an n-type InP buffer layer (thickness d~3μ
m), 3 is an undoped active layer ((1-o, 2 μm),
4 is a P-type InP cladding layer (d~1.6 μm).

P型InPクラッド層4は第1図のように順メサ型状に
なっているが、このストライブ方位は(011)方向に
とっである。また順メサエツチングの方法は、CvDS
102またはスパッタ5tO2膜をマスクにして塩酸系
水溶液でエツチングすることにより容易に順メサ型状に
エツチング可能である。この塩酸系水溶液によるP型I
nP層4のエツチングは活性層3の表面を露出させるま
で選択的に行う。そして硫酸・過酸化水素水系水溶液で
選択的に露出した活性層3を選択的にエツチングを行う
。一方活性層3のストライプ幅に関しては、前記硫酸・
過酸化水素水系水溶液でサイドエツチングすることによ
り制御性良く行うことができる。
The P-type InP cladding layer 4 has a forward mesa shape as shown in FIG. 1, and the stripe orientation is in the (011) direction. In addition, the method of forward mesa etching is CvDS
By etching with a hydrochloric acid-based aqueous solution using the 102 or sputtered 5tO2 film as a mask, it can be easily etched into a mesa shape. P-type I using this hydrochloric acid aqueous solution
The nP layer 4 is selectively etched until the surface of the active layer 3 is exposed. Then, the selectively exposed active layer 3 is selectively etched using a sulfuric acid/hydrogen peroxide aqueous solution. On the other hand, regarding the stripe width of the active layer 3,
Side etching can be performed with good controllability by using a hydrogen peroxide aqueous solution.

以上のようなエツチング処理を施した後、埋込みLPE
成長を行う。LPE成長条件として、例えばメルトの溶
かし込みは620″030分間。
After performing the above etching process, the embedded LPE
Do growth. As for the LPE growth conditions, for example, the melting time is 620"030 minutes.

0.7℃1分の冷却でeoOoCかも順次P型InP埋
込み層5(d 〜0.5 p m )  、 n型In
P埋込み層6(d〜1.sμm)およびP型InGaA
sP =+ 7タクト層7(d〜1μm)を成長させた
。ここで基板の熱損傷防止のため、InPウェハーを基
板上にカバーするとか、またはPH3ガスの導入あるい
はInPを溶かしこんだSnメルトを用いることにより
対処した。
By cooling at 0.7°C for 1 minute, the p-type InP buried layer 5 (d ~ 0.5 pm) and n-type In
P buried layer 6 (d~1.s μm) and P type InGaA
sP=+7 tact layer 7 (d~1 μm) was grown. Here, in order to prevent heat damage to the substrate, measures were taken by covering the substrate with an InP wafer, introducing PH3 gas, or using Sn melt in which InP was dissolved.

このようにして埋込みLPE成長をすることによシ第1
図のようなエビ構造が得られた。ここでP型InPクラ
ッド層4のメサ上表面の幅Wは4μm以下にした。とい
うのはWが4μm以下にして、P型InPクラッド層4
の上記の順メサエツチングプロセス処理を通すことによ
り、P型InPクラッド層4のメサ上表面に埋込み層6
.6は成長することなく、かつP型InPクラッド層4
の側面にはい上ることなく平坦に成長し、したがってP
型I nGaAs Pコンタクト層7は十分平坦になっ
た。
By performing buried LPE growth in this way, the first
The shrimp structure shown in the figure was obtained. Here, the width W of the mesa upper surface of the P-type InP cladding layer 4 was set to 4 μm or less. This is because the W is 4 μm or less and the P-type InP cladding layer 4 is
By passing the above-described sequential mesa etching process, a buried layer 6 is formed on the mesa upper surface of the P-type InP cladding layer 4.
.. 6 is a P-type InP cladding layer 4 without growth.
grows flat without climbing up the sides of P.
The type InGaAs P contact layer 7 has become sufficiently flat.

そしてP型およびn型電極を形成してレーザチッップに
へき関してPサイドダウンに組立してレーザ特性を調べ
た。まず組立不良に関しては、表面が平坦なためワイヤ
ボンディングなどによるチップへの圧力による不良は激
減した。またしきい値電流は活性層幅が2μmのものに
対し、室温CW動作で16〜20 m Aと低しきい値
で発振し、半導体レーザの電流−光出力特性も良好で特
に高温動作もかなシの特性の改善が見られた。
Then, P-type and n-type electrodes were formed and assembled with the P side down relative to the laser chip, and the laser characteristics were investigated. First, regarding assembly defects, because the surface is flat, the number of defects caused by pressure on the chip due to wire bonding, etc., has been drastically reduced. In addition, the threshold current oscillates at a low threshold current of 16 to 20 mA in room temperature CW operation compared to an active layer width of 2 μm, and the semiconductor laser has good current-optical output characteristics, particularly in high-temperature operation. An improvement in the characteristics of shi was observed.

次に第2の実施例について説明する。第2図は第2の実
施例を示す断面構造図である。半導体層1.2.3およ
び4までの構成および形状は第1の実施例と同様である
。異なるのは埋込み構造が第2図のように、n型InP
埋込み層6(d〜0.5p m )、P型InP埋込み
層9 (d 〜1..5 μm )、n型InGaAa
P :y 7タクト層1o(d〜1μm)が順次形成さ
れ、P型InPクラッド層4の直上のn型1nGaAs
Pコンタクト層10の一部をP型拡散して、電流狭搾を
行っている点である。またP型InP埋込み層9がP型
InPクラッド層4のメサ上表面の上にエビされている
が、レーザの構成上それは必ずしも必要でなく、P型I
nPクラッド層4のメサ上表面に直接n型InGaAs
Pコンタクト層1oを形成してP型拡散領域11を設け
ても良い。
Next, a second embodiment will be described. FIG. 2 is a cross-sectional structural diagram showing a second embodiment. The structure and shape of semiconductor layers 1, 2, 3 and 4 are the same as in the first embodiment. The difference is that the buried structure is n-type InP as shown in Figure 2.
Buried layer 6 (d~0.5pm), P-type InP buried layer 9 (d~1..5 μm), n-type InGaAa
P:y 7 tact layers 1o (d~1 μm) are sequentially formed, and an n-type 1nGaAs layer immediately above the P-type InP cladding layer 4 is formed.
The point is that a part of the P contact layer 10 is P-type diffused to narrow the current. Although a P-type InP buried layer 9 is embedded on the mesa upper surface of the P-type InP cladding layer 4, it is not necessarily necessary due to the structure of the laser, and the P-type I
n-type InGaAs directly on the mesa upper surface of the nP cladding layer 4.
The P type diffusion region 11 may be provided by forming the P contact layer 1o.

第2の実施例の構造の半導体レーザの特徴を述べる。従
来のBH槽構造レーザでは(第3図参照)P型InP埋
込み層26とn型InPバッファ層22の界面は悪い。
The characteristics of the semiconductor laser having the structure of the second embodiment will be described. In the conventional BH tank structure laser (see FIG. 3), the interface between the P-type InP buried layer 26 and the n-type InP buffer layer 22 is poor.

というのはメサエッチング後n型InPバッファ層が一
旦空気にさらされるため、表面に酸化膜等が発生するだ
めと考えられる。したがって注入電流は、P型InPク
ラッド層24からP型InP埋込み層26を通って基板
21へ流れるいわゆるリーク電流が発生し、しきい値電
流の上昇や温度特性に悪影響を及ぼしていた。このこと
は第1の実施例の構造においても同様のことがいえる。
This is thought to be because the n-type InP buffer layer is once exposed to air after mesa etching, and an oxide film or the like is generated on the surface. Therefore, the injection current causes so-called leakage current flowing from the P-type InP cladding layer 24 to the substrate 21 through the P-type InP buried layer 26, which adversely affects the increase in threshold current and temperature characteristics. The same can be said for the structure of the first embodiment.

しかし第2の実施例の構造においては、PN埋込み層界
面がn型1nP埋込み層8とP型InP埋込み層9間に
あるため、注入電流が埋込み層へ流れるリーク電流はほ
とんど発生することなく良好な特性が得られた。
However, in the structure of the second embodiment, since the PN buried layer interface is between the n-type 1nP buried layer 8 and the P-type InP buried layer 9, there is almost no leakage current flowing from the injection current to the buried layer, which is good. characteristics were obtained.

なお実施例において、InGaAsP / InP系を
用いて説明したが、AlGaAs系やその他の材料でも
同様のことがいえる。
Although the embodiments have been described using InGaAsP/InP-based materials, the same can be said of AlGaAs-based materials and other materials.

発明の効果 以上記述したように本発明によれば、簡単なプロセスで
容易に埋込み型半導体レーザの表面を平坦にすることが
出来、半導体レーザの特性、特に温度特性に関してきわ
めて効果大である。また、組立時に発生する不良も減少
した。しかも第3図のような従来の埋込み型半導体レー
ザでは(111)A逆メサ面を用いているため、埋込み
層と逆メサ面との間の結晶性に問題があり信頼性、寿命
等に影響があるが、本発明では、そのような多面指数の
A面を用いていないため信頼性においても効果大である
。また順メサ構造をとっているだめワイヤボンディング
等の組立工程の際レーザチップへの圧力が直接活性層へ
かかねらず、表面の電極金属がメサ側面に沿って侵入し
ても活性層へ到達することはないので信頼性の向上が期
待できる。
Effects of the Invention As described above, according to the present invention, the surface of a buried semiconductor laser can be easily flattened through a simple process, and is extremely effective in terms of semiconductor laser characteristics, especially temperature characteristics. In addition, the number of defects that occur during assembly has also decreased. Moreover, since the conventional buried semiconductor laser shown in Figure 3 uses a (111)A reverse mesa surface, there is a problem with the crystallinity between the buried layer and the reverse mesa surface, which affects reliability, life, etc. However, in the present invention, since the A side of such a polyhedral index is not used, reliability is also greatly improved. In addition, since the forward mesa structure is used, pressure on the laser chip may be applied directly to the active layer during assembly processes such as wire bonding, and even if the electrode metal on the surface penetrates along the side of the mesa, it will not reach the active layer. Since there is no need to do this, reliability can be expected to improve.

また埋込み層が平坦で均一な膜厚が得られるため電流狭
搾特性も優れている。
Furthermore, since the buried layer is flat and has a uniform thickness, current narrowing characteristics are also excellent.

以上の観点から現在考案されている各種の半導体レーザ
よりも極めて実用化に適した構造であり工業的価値は高
いものである。
From the above points of view, the structure is much more suitable for practical use than the various semiconductor lasers currently being devised, and has high industrial value.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の第1の実施例の埋込み型半導体レーザ
の断面図、第2図は本発明の第2の実施例の埋込み型半
導体レーザの断面図、第3,4図は従来の埋込み型半導
体レーザの断面図である。 3・・・・・・活性層、6・・・・・・P型埋込み層、
6・・・・・・n型埋込み層、8・・・・・・n型埋込
み層、9・・・・・・P型埋込み層。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 第3図 20川幇電極 第4図
FIG. 1 is a cross-sectional view of a buried semiconductor laser according to a first embodiment of the present invention, FIG. 2 is a cross-sectional view of a buried semiconductor laser according to a second embodiment of the present invention, and FIGS. FIG. 2 is a cross-sectional view of an embedded semiconductor laser. 3... Active layer, 6... P-type buried layer,
6...N type buried layer, 8...N type buried layer, 9...P type buried layer. Name of agent: Patent attorney Toshio Nakao and 1 other person No. 1
Figure 3 Figure 20 Riverside Electrode Figure 4

Claims (4)

【特許請求の範囲】[Claims] (1)第1の導電型基板上に第1の導電型クラッド層、
活性層および第2の導電型クラッド層を有し、前記第2
の導電型クラッド層および前記活性層を一方向に順メサ
状に形成し、前記メサ部の両側を平坦に埋め込んでなる
ことを特徴とする半導体レーザ装置。
(1) a first conductivity type cladding layer on the first conductivity type substrate;
an active layer and a second conductivity type cladding layer;
1. A semiconductor laser device characterized in that the conductive type cladding layer and the active layer are formed in a mesa shape in one direction, and both sides of the mesa portion are buried flatly.
(2)順メサ状に形成した活性層をサイドエッチングし
て所望のストライプ幅に形成したことを特徴とする特許
請求の範囲第1項記載の半導体レーザ装置。
(2) The semiconductor laser device according to claim 1, wherein the active layer formed in a mesa shape is side-etched to form a desired stripe width.
(3)メサ部の両側に第2の導電型埋込み層、第1の導
電型埋込み層および第2の導電型埋込み層を順次形成し
、かつ前記第1の導電型埋込み層の表面は前記第2の導
電型クラッド層の表面より下に位置し、かつ前記第2の
導電型埋込み層は、第2の導電型クラッド層の表面を覆
うように形成したことを特徴とする特許請求の範囲第1
項または第2項記載の半導体レーザ装置。
(3) A second conductivity type buried layer, a first conductivity type buried layer, and a second conductivity type buried layer are sequentially formed on both sides of the mesa portion, and the surface of the first conductivity type buried layer is The second conductive type buried layer is located below the surface of the second conductive type cladding layer, and the second conductive type buried layer is formed to cover the surface of the second conductive type cladding layer. 1
3. The semiconductor laser device according to item 1 or 2.
(4)メサ部の両側に第1の導電型埋込み層、第2の導
電型埋込み層および第1の導電型埋込み層を順次平坦に
形成し、かつ前記第2の導電型埋込み層は前記第2の導
電型クラッド層の表面を覆うように形成し、前記第1の
導電型埋込み層の一部を順メサと同方向にストライプ状
に第2の導電型の拡散領域を前記第2の導電型クラッド
層まで形成することを特徴とする特許請求の範囲第1項
または第2項記載の半導体レーザ装置。
(4) A first conductive type buried layer, a second conductive type buried layer, and a first conductive type buried layer are sequentially and flatly formed on both sides of the mesa portion, and the second conductive type buried layer is the same as the first conductive type buried layer. A diffusion region of the second conductivity type is formed so as to cover the surface of the second conductivity type cladding layer, and a part of the first conductivity type buried layer is formed in a stripe shape in the same direction as the normal mesa. 3. The semiconductor laser device according to claim 1, wherein a mold cladding layer is also formed.
JP21290285A 1985-09-26 1985-09-26 Semiconductor laser Pending JPS6272191A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21290285A JPS6272191A (en) 1985-09-26 1985-09-26 Semiconductor laser

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21290285A JPS6272191A (en) 1985-09-26 1985-09-26 Semiconductor laser

Publications (1)

Publication Number Publication Date
JPS6272191A true JPS6272191A (en) 1987-04-02

Family

ID=16630170

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21290285A Pending JPS6272191A (en) 1985-09-26 1985-09-26 Semiconductor laser

Country Status (1)

Country Link
JP (1) JPS6272191A (en)

Similar Documents

Publication Publication Date Title
US4296387A (en) Semiconductor laser
JPH02288288A (en) Manufacture of buried hetero-structure laser diode
US4644551A (en) Buried-type semiconductor laser
US4488306A (en) Terraced substrate semiconductor laser
JPS5811111B2 (en) Manufacturing method of semiconductor laser device
JPH0851250A (en) Semiconductor laser
JPS6272191A (en) Semiconductor laser
JPS63178574A (en) Manufacture of semiconductor laser device
JP3108183B2 (en) Semiconductor laser device and method of manufacturing the same
JPS59119781A (en) Manufacture of semiconductor laser
EP0124051A2 (en) Semiconductor laser
JPS6184888A (en) Buried hetero type semiconductor laser
JPS6381887A (en) Semiconductor laser device and manufacture of the same
JPS5956783A (en) Semiconductor laser
JPH01304793A (en) Manufacture of semiconductor laser device
JPS6237835B2 (en)
JPS5882585A (en) Manufacture of semiconductor laser
JPS59222984A (en) Semiconductor laser device
JPS6118877B2 (en)
JPS59144192A (en) Semiconductor laser device
JPH04261082A (en) Semiconductor laser device
JPS6393185A (en) Manufacture of buried semiconductor laser element
JPH01166592A (en) Semiconductor laser element
JPS5864084A (en) Semiconductor laser
JPS59165483A (en) Semiconductor laser