JPS6270775A - Ic simulator for ic tester - Google Patents
Ic simulator for ic testerInfo
- Publication number
- JPS6270775A JPS6270775A JP60211626A JP21162685A JPS6270775A JP S6270775 A JPS6270775 A JP S6270775A JP 60211626 A JP60211626 A JP 60211626A JP 21162685 A JP21162685 A JP 21162685A JP S6270775 A JPS6270775 A JP S6270775A
- Authority
- JP
- Japan
- Prior art keywords
- output
- tester
- section
- unit
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、ICテストシステムに関し、特にプログラム
を用いてICの試験を行うICテスタのプログラムデバ
ッグ(不良の探究発見)のためのICシミュレータに関
する。DETAILED DESCRIPTION OF THE INVENTION (Industrial Application Field) The present invention relates to an IC test system, and more particularly to an IC simulator for program debugging (search and discovery of defects) of an IC tester that tests an IC using a program. .
(従来の技術)
ICテスタを用いてICの試験を行う場合、そのICテ
スタへの試験方法、手順(プログラム)の入力が必要と
なる事が多い。その際、作成したプログラムが適切なも
のであるか否かを確かめる為に従来は実際に試験評価の
対象となるICを用いてデバッグを行っていた6
(発明が解決しようとする間趙点)
上述の様に、実際に評価の対象となる試料(IC)を用
いてプログラムデバッグを行った場合、作成プログラム
に誤りが有ってそれが測定結果を大幅に変えてしまい、
明らかにプログラム誤りである事が分かる場合は問題が
ないとしても、デバッグ時の測定結果に正しくない値が
現れた時、それが試料の特性としてみえてしまい、プロ
グラムに潜在している誤りが分からない事も起こり得る
という問題があった。(Prior Art) When testing an IC using an IC tester, it is often necessary to input test methods and procedures (programs) into the IC tester. At that time, in order to check whether the created program is appropriate, conventionally debugging was performed using the IC that was actually subject to test and evaluation. As mentioned above, when debugging a program using the sample (IC) that is actually the target of evaluation, there may be an error in the created program, which will significantly change the measurement results.
There may be no problem if it is obvious that there is a program error, but if an incorrect value appears in the measurement results during debugging, it will be seen as a characteristic of the sample, making it difficult to identify potential errors in the program. The problem was that something could happen.
本発明の目的は、ICテスタのテスト10グラムそのも
ののデバッグを行うのに、そのプログラムによる評価の
対象となるICを試験台として用いるということに本質
的に存在する上記問題点を解決するために、プログラム
デバッグ用として、被試験ICに加える試験信号を加え
たならば、被試験ICから得られる筈の応答信号と同じ
信号を出力するICシミュレータを提供しようとするも
のである。An object of the present invention is to solve the above-mentioned problems that inherently exist in using an IC to be evaluated by a program as a test stand when debugging the test 10 grams of an IC tester itself. , for program debugging, is intended to provide an IC simulator that outputs the same signal as the response signal that would be obtained from the IC under test when a test signal is applied to the IC under test.
(問題点を解決するための手段)
本発明は上記の目的を達成するために次の構成を有する
。即ち、本発明のICシミュレータは、試験用人カパタ
ンデータとこれに対する出力期待値パタンデータと制御
データを記憶する記憶部と、 ICテスタからの試験
用入力信号の電圧を比較測定する電圧比較部と、 I
Cテスタからの試験用入力信号のクロック周波数を測定
する周波数検出部と; 前記電圧比較部と前記周波数検
出部の測定結果を受けて、前記記憶部に記憶されている
制御データに基づいて前記記憶されている試験用入力パ
タンデータと照合し、前記試験用入力信号に対して得ら
れるべき出力期待値データを抽出構成するシステム制御
部と; 前記出力期待値データを受けて出力パルス波形
を生成する波形生成部と; 該出力パルス波形の波形整
形を行う波形整形部と; 前記システム制御部からのM
#により前記周波数検出部、電圧比較部および波形整形
部と外部接続端子との接続を行うIC入出力インターフ
ェイス部と; を有することを特徴とする。(Means for Solving the Problems) The present invention has the following configuration to achieve the above object. That is, the IC simulator of the present invention includes: a storage unit that stores test data, expected output value pattern data, and control data; and a voltage comparison unit that compares and measures the voltage of the test input signal from the IC tester. , I
a frequency detection unit that measures a clock frequency of a test input signal from a C tester; and a frequency detection unit that measures a clock frequency of a test input signal from a C tester; a system control unit that extracts and configures output expected value data that should be obtained for the test input signal by comparing it with test input pattern data; and generates an output pulse waveform in response to the output expected value data; a waveform generation section; a waveform shaping section that shapes the output pulse waveform; an M from the system control section;
An IC input/output interface section that connects the frequency detection section, voltage comparison section, and waveform shaping section with an external connection terminal by #.
(作 用)
本発明のICシミュレータは上記の構成を有しているの
で、種々の試験用入力パタンデータとこれに対する出力
期待値パタンデータと制御データを記憶させておくこと
により、ICテスタから試験用入力信号を加えた場合疑
似ICとして種々の動作をし、実際のICと同様の出力
信号を発生する。従って、この出力信号を受けたICテ
スタの下した試験結果とICシミュレータに設定された
動作状態とが一致するか否かを比較することによってI
Cテスタが正しい試験評価動作を行っているかどうかを
知ることができる。即ち、両者が一致していればICテ
スタは正しい試験評価動作を行っていることになるが不
一致の場合には、試験プログラムに欠点(bug:バグ
)が存在することになる。従って、本発明のICシミュ
レータを用いることによりICテスタのプログラムデバ
ッグを行うことができ、試験評価の対象である実際のI
Cを試験台として、試験評価を行う主体であるICテス
タのプログラムデバッグを行うという従来の技術におけ
る問題点を解決することができる。(Function) Since the IC simulator of the present invention has the above configuration, by storing various test input pattern data, corresponding output expected value pattern data, and control data, the IC simulator can be used for testing from the IC tester. When an input signal is applied to the IC, it performs various operations as a pseudo IC and generates an output signal similar to that of an actual IC. Therefore, by comparing the test results of the IC tester that receives this output signal with the operating conditions set in the IC simulator,
It is possible to know whether the C tester is performing correct test and evaluation operations. That is, if the two match, it means that the IC tester is performing the correct test and evaluation operation, but if they do not match, there is a defect (bug) in the test program. Therefore, by using the IC simulator of the present invention, it is possible to perform program debugging of an IC tester, and to perform actual
It is possible to solve the problems in the conventional technique of debugging the program of an IC tester, which is the main body that performs test and evaluation, using C as a test stand.
(実 施 例) 以下、本発明の実施例について図面を用いて説明する。(Example) Embodiments of the present invention will be described below with reference to the drawings.
第1図は本発明の実施例の構成を示すブロック図である
。先ず磁気テープ等の外部記憶媒体から、或は鍵盤がら
直接、外部入出力部100へ、入力パタンデータ、出力
パタンデータおよび制御データを入力する。ここで入力
パタンデータ、出力パタンデータとは、ICを試験する
際ICへ入力する入力パタンデータと、その入力パタン
データに依る電圧をICの入力端子に加えた事により、
出力端子に現れる可きICの出力期待値パタンデータの
事であり、制御データとは、■cの端子番号対応に持っ
ている入力端子、出力端子およびクロック端子の区別の
ためのデータや、周波数検出部400および電圧比較部
500で測定された入力クロック周波数および入力信号
電圧の条件から出力端子対応に波形生成部に発生させる
可き電圧や電流値を決定するためのデータや、波形整形
回路900が波形を整形する際の時定数等を決定する為
のデータを言う。FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention. First, input pattern data, output pattern data, and control data are input to the external input/output section 100 from an external storage medium such as a magnetic tape or directly from the keyboard. Here, the input pattern data and output pattern data are the input pattern data that is input to the IC when testing the IC, and the voltage that depends on the input pattern data is applied to the input terminal of the IC.
It is the expected output value pattern data of the IC that can appear at the output terminal, and the control data is the data for distinguishing the input terminal, output terminal, and clock terminal corresponding to the terminal number of c, and the frequency Data for determining the voltage and current value that can be generated by the waveform generation unit corresponding to the output terminal from the conditions of the input clock frequency and input signal voltage measured by the detection unit 400 and the voltage comparison unit 500, and the waveform shaping circuit 900. is the data used to determine the time constant etc. when shaping the waveform.
上記データは外部入出力インタフェイス部2゜Oにてイ
ンタフェイス整合が行われ、記憶部300に引き渡され
て蓄積される。The above data undergoes interface matching in the external input/output interface unit 2°O, and is delivered to the storage unit 300 and stored therein.
次にIC試験実行時の本発明シミュレータの動作を説明
する。ICアタッチメント810を介してICテスタの
ICソケットから試験用入力電圧が本発明シミュレータ
に加えられる。前述の様に予め記憶部300に端子番号
対応の諸情報が記憶されているので、システム制御部6
00は、当該情報により、入力端子を電圧比較部500
、その内クロック端子は同時に周波数検出部400へ、
入出力インタフェイス部800を介して接続させる事が
出来る。その結果、電圧比較部500と、周波数検出部
400にて測定された入力電圧およびクロック周波数が
システム制御部600へ伝えられ、システム制御部60
0はやはり記憶部300に有る制御データによって、条
件が取られ、記憶部300に蓄えられている出力端子対
応の出力バタンによる「0」、「1」の選択をし、制御
データが示す出力電圧レベル、出力電流の指示を波形生
成部700へ、出力電圧波形の整形を行う為の時定数を
波形整形回路900へ伝えて制御を行う。以上の様にシ
ステム制御部600に制御されて波形生成部700と、
波形整形回路900が、出力端子対応に任意の電圧波形
、又は電流波形を作り、それが入出力インタフェイス部
800、ICアクッチメン)−810を通じてICテス
タ内へ導かれる。ICテスタには、当該波形が恰も実際
の試料(IC)の出力の様に見える。この時入出力イン
タフェイス部800は、記憶部300、およびシステム
制御部600に依り、ICアタッチメント810の出力
端子を波形整形回路900に接続している。Next, the operation of the simulator of the present invention when executing an IC test will be explained. A test input voltage is applied to the simulator of the present invention from an IC socket of an IC tester via an IC attachment 810. As mentioned above, since various information corresponding to the terminal number is stored in the storage unit 300 in advance, the system control unit 6
00, the input terminal is connected to the voltage comparison unit 500 according to the information.
, among which the clock terminal is simultaneously sent to the frequency detection section 400,
Connection can be made via the input/output interface section 800. As a result, the input voltage and clock frequency measured by the voltage comparison section 500 and the frequency detection section 400 are transmitted to the system control section 600.
0 is determined by the control data stored in the storage unit 300, and the output voltage indicated by the control data is determined by selecting “0” or “1” using the output button corresponding to the output terminal stored in the storage unit 300. Control is performed by transmitting level and output current instructions to the waveform generation section 700 and a time constant for shaping the output voltage waveform to the waveform shaping circuit 900. As described above, under the control of the system control unit 600, the waveform generation unit 700,
A waveform shaping circuit 900 creates an arbitrary voltage waveform or current waveform corresponding to an output terminal, and the waveform is guided into the IC tester through an input/output interface section 800 and an IC controller 810. To the IC tester, the waveform looks exactly like the output of the actual sample (IC). At this time, the input/output interface unit 800 connects the output terminal of the IC attachment 810 to the waveform shaping circuit 900 via the storage unit 300 and the system control unit 600.
(発明の効果)
以上説明したようにICテスタのテストプログラムをデ
バッグする際に実際の試料ICを用いず、本発明による
ICシミュレータを用いる事により、予めICシミュレ
ータに入力した特性値と異なる測定結果が出れば明らか
にプログラム誤りが有ると分かるのでバグを減らす事が
でき被測定デバイスの特性がプログラムの間違いで正確
に測定出来なくなってしまうという従来技術の問題点を
解決できるという利点がある。(Effects of the Invention) As explained above, by using the IC simulator according to the present invention without using an actual sample IC when debugging a test program of an IC tester, measurement results that differ from characteristic values input into the IC simulator in advance can be obtained. If this occurs, it is obvious that there is a programming error, so bugs can be reduced, and the problem of the prior art in which the characteristics of the device under test cannot be accurately measured due to programming errors can be solved.
第1図は本発明のICシミュレータの構成を示すブロッ
ク図である。
・ 100・・・・・・外部入出力部、 200・・・
・・・外部入出力インタフェイス部、 300・・・・
・・記憶部、400・・・・・・周波数検出部、 50
0・・・・・・電圧比較部、 600・・・・・・シス
テム制御部、 700・・・・・・波形生成部、 80
0・・・・・・入出力インタフェイス部、 810・
・・・・・ICアタッチメント、900・・・・・・波
形整形回路。
代理人 弁理士 八 幡 義 博
ネだ所の1Cシミユレータの層成
第7図FIG. 1 is a block diagram showing the configuration of an IC simulator of the present invention.・100...External input/output section, 200...
...External input/output interface section, 300...
...Storage unit, 400...Frequency detection unit, 50
0... Voltage comparison section, 600... System control section, 700... Waveform generation section, 80
0... Input/output interface section, 810.
...IC attachment, 900...Waveform shaping circuit. Representative Patent Attorney Yoshi Yahata Hironedasho's 1C simulator stratification diagram 7
Claims (1)
ンデータと制御データを記憶する記憶部と;ICテスタ
からの試験用入力信号の電圧を比較測定する電圧比較部
と;ICテスタからの試験用入力信号のクロック周波数
を測定する周波数検出部と;前記電圧比較部と前記周波
数検出部の測定結果を受けて、前記記憶部に記憶されて
いる制御データに基づいて前記記憶されている試験用入
力パタンデータと照合し、前記試験用入力信号に対して
得られるべき出力期待値データを抽出構成するシステム
制御部と;前記出力期待値データを受けて出力パルス波
形を生成する波形生成部と;該出力パルス波形の波形整
形を行う波形整形部と;前記システム制御部からの制御
により前記周波数検出部、電圧比較部および波形整形部
と外部接続端子との接続を行うIC入出力インターフェ
イス部と;を有することを特徴とするICテスタ用IC
シミュレータ。A storage unit that stores test input pattern data, expected output pattern data, and control data; a voltage comparison unit that compares and measures voltages of test input signals from the IC tester; test input signals from the IC tester. a frequency detection unit that measures the clock frequency of the voltage comparison unit and the frequency detection unit; and the stored test input pattern data based on the control data stored in the storage unit in response to the measurement results of the voltage comparison unit and the frequency detection unit; a system control unit that extracts expected output value data that should be obtained for the test input signal by comparing the data; a waveform generation unit that receives the expected output value data and generates an output pulse waveform; A waveform shaping section that shapes a waveform; and an IC input/output interface section that connects the frequency detection section, voltage comparison section, and waveform shaping section to external connection terminals under control from the system control section. IC for IC tester featuring
simulator.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60211626A JPS6270775A (en) | 1985-09-25 | 1985-09-25 | Ic simulator for ic tester |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60211626A JPS6270775A (en) | 1985-09-25 | 1985-09-25 | Ic simulator for ic tester |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6270775A true JPS6270775A (en) | 1987-04-01 |
Family
ID=16608885
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60211626A Pending JPS6270775A (en) | 1985-09-25 | 1985-09-25 | Ic simulator for ic tester |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6270775A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103983913A (en) * | 2014-05-23 | 2014-08-13 | 中铁七局集团电务工程有限公司 | Portable simulation tester for 25HZ phase-sensitive track circuits |
-
1985
- 1985-09-25 JP JP60211626A patent/JPS6270775A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103983913A (en) * | 2014-05-23 | 2014-08-13 | 中铁七局集团电务工程有限公司 | Portable simulation tester for 25HZ phase-sensitive track circuits |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100366963B1 (en) | Semiconductor device simulating apparatus and semiconductor test program dubugging apparatus using it | |
JP4828700B2 (en) | Integrated multichannel analog test equipment architecture. | |
US6459282B1 (en) | Charged particle beam test system for extracting test result at specified timing | |
US7181660B2 (en) | Reconstruction of non-deterministic algorithmic tester stimulus used as input to a device under test | |
JPH04361180A (en) | Measuring device for semiconductor and preparation of program for debugging | |
JPS6270775A (en) | Ic simulator for ic tester | |
US7027946B2 (en) | Broadside compare with retest on fail | |
US6781584B2 (en) | Recapture of a portion of a displayed waveform without loss of existing data in the waveform display | |
US6496953B1 (en) | Calibration method and apparatus for correcting pulse width timing errors in integrated circuit testing | |
JP2002074986A (en) | Dc test device and semiconductor memory | |
US6099161A (en) | Asynchronous analog or digital frequency measurement on digital test equipment | |
US6738940B1 (en) | Integrated circuit including a test signal generator | |
US5398197A (en) | Method of creating debug specification and test program creating specification | |
JPH09184871A (en) | Automatic calibrating apparatus for semiconductor testing system | |
WO2002075343A1 (en) | Ate calibration method and corresponding test equipment | |
US6253341B1 (en) | IC test system | |
US20040125675A1 (en) | Semiconductor device verification system and method | |
JP2000266816A (en) | Test method for semiconductor device | |
US6998852B2 (en) | Method and apparatus for implementing direct attenuation measurement through embedded structure excitation | |
JP2001296332A (en) | Apparatus and method for test of semiconductor device | |
JPH07270490A (en) | Semiconductor test device | |
WO2000002057A1 (en) | Apparatus for detecting electrical shorts and opens on circuit boards having a plurality of bus lines | |
CN117990962A (en) | Probe card and chip test system | |
JPH06103335B2 (en) | Circuit board inspection method | |
JPH04130282A (en) | Maximum repetition frequency measurement method |