JPS625708A - Current mirror circuit - Google Patents
Current mirror circuitInfo
- Publication number
- JPS625708A JPS625708A JP14529885A JP14529885A JPS625708A JP S625708 A JPS625708 A JP S625708A JP 14529885 A JP14529885 A JP 14529885A JP 14529885 A JP14529885 A JP 14529885A JP S625708 A JPS625708 A JP S625708A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- operational amplifier
- output
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000002747 voluntary effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は基準電流と出力電流との差を極めて少なくし
たカレントミラー回路に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a current mirror circuit in which the difference between a reference current and an output current is extremely small.
第２図は従来のカレントミラー回路を示す回路図であり
、図に於て（１）は基準電流（１１）を供給する定電流
源、（２）はこの基準電流（１１）がコレクタ（２ａ）
から供給されるとともに、このコレクタ（２ａ）とベー
ス（２ｂ）とか互いに接続されたエミッタ（２Ｃ）接地
のＨＰＮ）ランジスタからなる第１トランジスタ、（３
）はこの第１トランジスタ（２）のベース（２ｂ）にベ
ース（３ｂ）が接続されてコレクタ（３ａ）を流れる電
流（Ｉ２）を制御するエミッタ（８Ｃ）接地の第２トラ
ンジスタである。Figure 2 is a circuit diagram showing a conventional current mirror circuit. )
A first transistor (3
) is a second transistor whose base (3b) is connected to the base (2b) of the first transistor (2) and whose emitter (8C) is grounded to control the current (I2) flowing through the collector (3a).
次に基準電流（Ｉ、）と出力電流（Ｉ２）との関係にっ
て説明する。基準電流（Ｉ、）は第１トランジスタ（２
）のコレクタ電流及びベース電流並びに第２トランジス
タ（３）のベース電流の和となり、−力出力電流（Ｉ２
）は第１トランジスタ（２）のコレクタ電流に等しいか
ら、
Ｉ２＝ １１−２１Ｂ ・・・（Ｉ）（但し
ＩＢは第１及び第２トランジスタ（２） （３）のベー
ス電流）となる。従って上式（Ｉ）に於てベース電流（
ＩＢ）の値が出力電流（Ｉ２）に比べて充分小さく無視
できる様な場合には
Ｉ２≠Ｉ、 ・・・（ＩＩ）
となり、基準電流（１１）と出力電流（１２）との等し
いカレントミラー回路か得られる。Next, the relationship between the reference current (I,) and the output current (I2) will be explained. The reference current (I,) is applied to the first transistor (2
) and the base current of the second transistor (3), and the output current (I2
) is equal to the collector current of the first transistor (2), so I2=11-21B...(I) (where IB is the base current of the first and second transistors (2) and (3)). Therefore, in the above formula (I), the base current (
If the value of IB) is sufficiently small compared to the output current (I2) and can be ignored, then I2≠I, ...(II)
Therefore, a current mirror circuit in which the reference current (11) and the output current (12) are equal is obtained.
ところで、カレントミラー回路とは、出力電流と基準電
流とが同一であることを特徴とするものであるが上記の
様な従来のカレントミラー回路では、基準電流（１１）
と出力電流（Ｉ、）とは上式（１）に示す様に２ＩＢ分
の誤差があるため、このＩＢの値が大きくなると、その
２倍の大きさで基準電流（Ｉ、）と出力電流（１２）と
の差が拡大するという問題点があった。By the way, a current mirror circuit is characterized in that the output current and the reference current are the same, but in the conventional current mirror circuit as described above, the reference current (11)
and output current (I,) have an error of 2IB as shown in equation (1) above, so when the value of IB increases, the reference current (I, ) and output current will be twice as large. There was a problem that the difference with (12) was widening.
この発明は上記した点に鑑みてなされたものであり、基
準電流と出力電流との差を極力減少したカレントミラー
回路を得ることを目的とする。The present invention has been made in view of the above points, and an object of the present invention is to obtain a current mirror circuit in which the difference between a reference current and an output current is reduced as much as possible.
〔問題点を解決するための手段〕
この発明に係るカレントミラー回路は、第１人出力電極
側から基準電流が供給されるとともに、この第１人出力
電極と制御電極とが互いに接続された第１トランジスタ
と、第１人出力電極から出力電流を供給する第２トラン
ジスタとの間に演算増幅器を設け、この演算増幅器を介
して第１及び第２トランジスタの互いの制御゛電極を接
続したものである。[Means for Solving the Problems] The current mirror circuit according to the present invention has a reference current supplied from the first person's output electrode side, and a first person's output electrode and the control electrode connected to each other. An operational amplifier is provided between one transistor and a second transistor that supplies an output current from the first output electrode, and the control electrodes of the first and second transistors are connected via this operational amplifier. be.
演算増幅器の入力端は高インピーダンスであるから、こ
の演算増幅器に対して電流は、はとんど流れず、従って
、基準電流は第１トランジスタのベース地流とコレクタ
電流との和すなわち、ＩＢ＋１（となり、一方、上記演
算増幅器によって第１トランジスタと同一電位が第２ト
ランジスタの制御電極に印加されるから出力電流は上記
第１トランジスタのコレクタ電流に等しい電施すなわち
ＩＣとなる。Since the input terminal of the operational amplifier has high impedance, almost no current flows through the operational amplifier, and therefore the reference current is the sum of the base current and collector current of the first transistor, that is, IB+1 ( On the other hand, since the same potential as that of the first transistor is applied to the control electrode of the second transistor by the operational amplifier, the output current becomes an IC equal to the collector current of the first transistor.
第１図はこの発明の一実施例を示す回路図であり、図に
おいて、（１）〜（３］は上記従来装置と同一のもので
ある。（４）は第１トランジスタ（２）のベース（２ｂ
）に第１入力端←）か接続されるとともに第２入力端（
−）と出力端とが互い（こ接続され更に上記出力端が第
２トランジスタ（３）のベース（８ｂ）に接続された演
算増幅器である。FIG. 1 is a circuit diagram showing an embodiment of the present invention. In the figure, (1) to (3) are the same as the conventional device described above. (4) is the base of the first transistor (2). (2b
) is connected to the first input terminal ←) and the second input terminal (
-) and an output terminal are connected to each other, and the output terminal is further connected to the base (8b) of the second transistor (3).
上記の様に構成されたカレントミラー回路の基準電流（
工、）と出力電流（Ｉ２）との関係について次に説明す
る。まず、基準電流（Ｉ１）についてであるが、この基
準電流（１１）は演算増幅器（４）の入力端←）か高イ
ンピーダンスであるから、この演算増幅器（４）の入力
端（→に対して電流はほとんど流ｎず、従って、基準電
流（１）は第１トランジスタ（２）のベース電流（ＩＢ
）とコレクタ電流（ＩＯとの和すなわちＩＢ＋ Ｉｃと
なる。一方、第２トランジスタ（３）のベース（８ｂ）
には、演算増幅器（４）によって第１トランジスタ（２
）のベース電圧と等しい電圧が印加されるから、出力電
流（Ｉ２）は上記第１トランジスタ（２）のコレクタ電
流（１０に等しい電流すなわちＩｃとなる。すなわち、
第１トランジスタ（２）のベース電圧をＶＢＥＩ、第２
トランジスタ（３）のベース電圧をＶＢＥ２とすると、
となり、ＶＢＥＩ ＝ＶＢＫ２ からＩＣ＋ｌｎ＝
Ｉ２＋ ＩＢ−（Ｖ）
となるから、この式（至）によって基準電流（工１）と
出力電流（Ｉ２）との差がＩＢとなり、従来に比べ、ト
ランジスタ（２）分のベース電流（ＩＢ）が減少してい
ることが解る。The reference current of the current mirror circuit configured as above (
Next, the relationship between the output current (I2) and the output current (I2) will be explained. First, regarding the reference current (I1), since this reference current (11) is at the input terminal of the operational amplifier (4) (←) or has high impedance, Almost no current flows, so the reference current (1) is equal to the base current (IB) of the first transistor (2).
) and the collector current (IO, that is, IB + Ic. On the other hand, the base (8b) of the second transistor (3)
, the first transistor (2) is connected by the operational amplifier (4).
) is applied, the output current (I2) becomes a current equal to the collector current (10) of the first transistor (2), that is, Ic.
The base voltage of the first transistor (2) is set to VBEI, the second
If the base voltage of transistor (3) is VBE2,
Then, from VBEI = VBK2, IC+ln =
I2+ IB-(V) Therefore, according to this formula (to), the difference between the reference current (1) and the output current (I2) becomes IB, and compared to the conventional case, the base current (IB) for transistor (2) It can be seen that is decreasing.
なお、上記実施例に於ては、第１トランジスタ（２）及
び第２トランジスタ（３）をＮＰＮ）ランジスタからな
るものとしたがＰＮＰ）−ランジスタとしても良゛く、
その際、電源（６）を負電圧電源にすると共に第１トラ
ンジスタ（２）のベース（２ｂ）を演算増幅器（４）の
入力端←）に接続し、更に出力端と入力端（ト）とを互
いに接続すれば良いものである。In the above embodiment, the first transistor (2) and the second transistor (3) are made of NPN) transistors, but they may also be PNP)-transistors.
At that time, the power supply (6) is made a negative voltage power supply, the base (2b) of the first transistor (2) is connected to the input terminal of the operational amplifier (4), and the output terminal and input terminal (T) are connected. It is only necessary to connect them to each other.
以上の様に、この発明によれば第１トランジスタと第２
トランジスタとの間に演算増幅器を介在して、この演算
回路によって第２トランジスタの制御電極に電圧を印加
するようにしたので、基準ｍ流は、第１トランジスタの
ベース電流とコレクタ電流との和、すなわち、ＩＢ十Ｉ
Ｃとなり、一方出力直流は上記第１トランジスタのコレ
クタ電流に等しいｍ流すなわちＩｃとなる。従って基準
電流と出力電流の差はＩＢとなり、従来の２Ｉ９に比べ
半減するものであり、これによって精度の高いカレント
ミラー回路が得られるという効果がある。As described above, according to the present invention, the first transistor and the second transistor
Since an operational amplifier is interposed between the transistor and the operational circuit to apply a voltage to the control electrode of the second transistor, the reference m current is the sum of the base current and collector current of the first transistor, That is, IB 1
C, and the output DC is m current equal to the collector current of the first transistor, ie, Ic. Therefore, the difference between the reference current and the output current is IB, which is reduced by half compared to the conventional 2I9, which has the effect of providing a highly accurate current mirror circuit.
第１図はこの発明の一実施例を示す回路図、第２図は従
来のカレントミラー回路を示す回路図である。
図において、（２）は第１トランジスタ、（２ａ）及び
（２ｂ）は各々この第１トランジスタ（２）の一方の入
出力電極及び制御電極、（３）は第２トランジスタ、（
８ａ）及び（３ｂ）は各々この第２トランジスタ（３）
の一方の入出力電極及び制御電極、（４）は演算増幅器
、（４ａ）（ト）←）は各々この演算増幅器（４）の出
力端及び第１入力端並びに第２入力端、（工１）は基準
電流である。
なお、各図中同一符号は、同一または相当部分を示すも
のである。
第１図
、＞： ｆ−７）ランジスタ
２ａ：−オの入出〃蕾Ａモ
２４： 泰りカシ′Ｌ・ネｋ
Ｌ′、！ｆ’ｆ北
第２図
手続補正書（自発）
１、事件の表示 特願昭６０−１４５２９８号３、
補正をする者
事件との関係 特許出願人
住 所 東京都千代田区丸の内二丁目２番３号名
称 （６０１）三菱電機株式会社代表者志岐守哉
４、代理人
住 所 東京都千代田区丸の内二丁目２番３号５
、補正の対象
（１）明細書の発明の詳細な説明の欄。
６、補正の内容
（１）明細書中筒２頁第５行に「ＨＰＮ ）ランジス
タ」とあるのを「ＮＰＮトランジスタ」に訂正する。
以上FIG. 1 is a circuit diagram showing an embodiment of the present invention, and FIG. 2 is a circuit diagram showing a conventional current mirror circuit. In the figure, (2) is a first transistor, (2a) and (2b) are one input/output electrode and a control electrode of this first transistor (2), (3) is a second transistor, (
8a) and (3b) are respectively this second transistor (3)
one input/output electrode and a control electrode, (4) is an operational amplifier, (4a) (g) ←) is the output terminal, first input terminal, and second input terminal of this operational amplifier (4), respectively; ) is the reference current. Note that the same reference numerals in each figure indicate the same or corresponding parts. Fig. 1, >: f-7) Transistor 2a: - O's input/output bud Amo 24: Yarikashi'L, Nek L',! f'f North Figure 2 Procedural Amendment (Voluntary) 1. Indication of the case Patent Application No. 145298/1986 3.
Relationship with the case of the person making the amendment Patent Applicant Address 2-2-3 Marunouchi, Chiyoda-ku, Tokyo Name (601) Mitsubishi Electric Corporation Representative Moriya Shiki 4, Agent Address 2 Marunouchi, Chiyoda-ku, Tokyo Chome 2-3-5
, Subject of amendment (1) Detailed description of the invention in the specification. 6. Contents of correction (1) In the fifth line of page 2 of the specification, "HPN) transistor" is corrected to "NPN transistor."that's all
Claims (1)
この入出力電極と制御電極とが互いに接続された第１ト
ランジスタ、この第１トランジスタの制御電極に第１入
力端が接続されるとともに第２入力端と出力端とが互い
に接続された演算増幅器、この演算増幅器の出力端に制
御電極が接続されて一方の入出力電極を流れる電流を制
御する第２トランジスタを備えたことを特徴とするカレ
ントミラー回路。A first transistor to which a reference current is supplied from one input/output electrode side and whose input/output electrode and control electrode are connected to each other; a first transistor whose first input terminal is connected to the control electrode of the first transistor; A current comprising: an operational amplifier having an input end and an output end connected to each other; and a second transistor having a control electrode connected to the output end of the operational amplifier to control the current flowing through one input/output electrode. mirror circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14529885A JPS625708A (en) | 1985-07-01 | 1985-07-01 | Current mirror circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14529885A JPS625708A (en) | 1985-07-01 | 1985-07-01 | Current mirror circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS625708A true JPS625708A (en) | 1987-01-12 |
Family
ID=15381907
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14529885A Pending JPS625708A (en) | 1985-07-01 | 1985-07-01 | Current mirror circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS625708A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5874852A (en) * | 1995-08-31 | 1999-02-23 | Sgs-Thomson Microelectronics, S.R.L. | Current generator circuit having a wide frequency response |
-
1985
- 1985-07-01 JP JP14529885A patent/JPS625708A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5874852A (en) * | 1995-08-31 | 1999-02-23 | Sgs-Thomson Microelectronics, S.R.L. | Current generator circuit having a wide frequency response |
| US6072359A (en) * | 1995-08-31 | 2000-06-06 | Sgs-Thomson Microelectronics, S.R.L. | Current generator circuit having a wide frequency response |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02246506A (en) | Currents carring circuit | |
| JPH08305451A (en) | Balancing circuit of power supply | |
| JPS5995621A (en) | Reference voltage circuit | |
| JPH01137709A (en) | Differential amplifier | |
| JPS60205618A (en) | Cascode-connected current source circuit layout | |
| JPS625708A (en) | Current mirror circuit | |
| JPS646633B2 (en) | ||
| US5617056A (en) | Base current compensation circuit | |
| JP3284646B2 (en) | Device for compensating input stage offset | |
| JPS63175907A (en) | Constant-current circuit | |
| JPH0722900Y2 (en) | amplifier | |
| JP2609749B2 (en) | Current supply circuit | |
| JP2710473B2 (en) | Constant current circuit | |
| JPS6354809A (en) | Bias circuit | |
| JP3591253B2 (en) | Temperature compensation circuit and reference voltage generation circuit using the same | |
| SU742965A1 (en) | Analogue multiplier | |
| JPS60117312A (en) | Constant voltage circuit | |
| JPS5816366B2 (en) | level shift warmer | |
| JPH0252884B2 (en) | ||
| JP2848330B2 (en) | Current mirror circuit | |
| JP3325813B2 (en) | Offset voltage correction circuit for DC amplifier circuit | |
| JPS59193012U (en) | dc amplifier | |
| JP2509463Y2 (en) | Differential amplifier circuit | |
| JPH03744Y2 (en) | ||
| JPH09128078A (en) | Semiconductor integrated circuit device |