JPS6255249B2 - - Google Patents

Info

Publication number
JPS6255249B2
JPS6255249B2 JP164478A JP164478A JPS6255249B2 JP S6255249 B2 JPS6255249 B2 JP S6255249B2 JP 164478 A JP164478 A JP 164478A JP 164478 A JP164478 A JP 164478A JP S6255249 B2 JPS6255249 B2 JP S6255249B2
Authority
JP
Japan
Prior art keywords
output
switches
switch
decoder
counter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP164478A
Other languages
Japanese (ja)
Other versions
JPS5494298A (en
Inventor
Mamoru Yoshizaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP164478A priority Critical patent/JPS5494298A/en
Publication of JPS5494298A publication Critical patent/JPS5494298A/en
Publication of JPS6255249B2 publication Critical patent/JPS6255249B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Keying Circuit Devices (AREA)
  • Switch Cases, Indication, And Locking (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Audible And Visible Signals (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

【発明の詳細な説明】 この発明はスイツチの選択表示回路に関し、特
に異なるn個の押ボタンスイツチのうちの1個を
選択押下した場合当該コードの生成とランプ表示
を行なうスイツチのnC1選択表示回路に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a switch selection display circuit, and particularly to a switch selection display circuit that generates a code and displays a lamp when one of n different pushbutton switches is selected and pressed. Regarding circuits.

テレメータ装置やテレコントロール装置等の操
作卓には、n個の押ボタンスイツチが配設されて
おり、これらn個の押ボタンスイツチはこのうち
の任意の1個を押下した場合に、当該スイツチに
対応する信号をコード化して出力するとともにこ
のスイツチが選択されたことを表示するためラン
プを点灯するようになつている。
The operator console of a telemeter device or telecontrol device is equipped with n pushbutton switches, and when any one of these n pushbutton switches is pressed, the corresponding switch is activated. The corresponding signal is encoded and output, and a lamp is lit to indicate that the switch has been selected.

従来この種の押ボタンスイツチを備える装置で
は、スプリングにより機械的に構成されるものや
ラツチングリレーなどのように永久磁石により押
下保持する押ボタンスイツチを採用している場合
が多く、またランプ点灯駆動回路とたとえばダイ
オードマトリクスで構成されるコード化信号発生
回路とは関連が少ない場合が応々にしてあつた。
ところで、構成する押ボタンスイツチの個数が少
ない場合には比較的簡単に配設構成されものの、
個数が多くなると配設スペースおよび内部配線等
が複雑となつてしまう欠点があつた。
Conventionally, devices equipped with this type of pushbutton switch often employ a pushbutton switch that is mechanically configured with a spring, or a pushbutton switch that is held down by a permanent magnet such as a latching relay, or a pushbutton switch that is held down by a permanent magnet such as a latching relay. In some cases, there was little relationship between the drive circuit and the coded signal generation circuit, which is composed of, for example, a diode matrix.
By the way, when the number of push button switches to be configured is small, it is relatively easy to arrange and configure them.
As the number increases, the installation space and internal wiring become complicated.

それゆえに、この発明の主たる目的は、配設さ
れるスイツチの個数が多くても内部の電気的接続
構成が極めて簡単でかつ拡張の容易なスイツチの
nC1選択表示回路を提供することである。
Therefore, the main object of the present invention is to provide a switch which has an extremely simple internal electrical connection configuration and is easily expandable even when a large number of switches are installed.
The purpose of the present invention is to provide a nC 1 selection display circuit.

この発明を要約すれば、n個のスイツチがあつ
て、このスイツチの任意の1つが選択押下された
ことを記憶する状態記憶手段としてのフリツプフ
ロツプ、該フリツプフロツプの出力とクロツクパ
ルスに基づいて歩進されるカウンタ、カウンタ出
力をデコードして個別の出力を導出するデコー
ダ、該デコーダ出力と対応的に設けられる表示ラ
ンプを備えるスイツチ選択回路において、n個の
スイツチの1個を選択押下したときのみカウンタ
の歩進を停止して、このカウンタ出力を該スイツ
チのコード化信号としかつこの信号をデコードし
て対応するランプを点灯するようにしたスイツチ
のnC1選択表示回路である。
To summarize the invention, there are n switches, a flip-flop serves as a state storage means for remembering that any one of the switches has been selectively pressed, and the flip-flop is incremented based on the output of the flip-flop and a clock pulse. In a switch selection circuit equipped with a counter, a decoder that decodes the counter output to derive individual outputs, and an indicator lamp provided corresponding to the decoder output, the counter steps only when one of n switches is selectively pressed. This is an nC1 selection display circuit for a switch that stops the counter, uses this counter output as a coded signal for the switch, and decodes this signal to light the corresponding lamp.

この発明の上述の目的およびその他の目的と特
徴は図面を参照して行なう以下の詳細な説明から
一層明らかとなろう。
The above objects and other objects and features of the invention will become more apparent from the following detailed description with reference to the drawings.

図はこの発明の一実施例であり、スイツチが4
個の場合、すなわち4C1選択の回路図を示す。構
成において、PBS0,PBS1,PBS2,PBS3は
自動復帰する1回路の押ボタンスイツチであり、
これらスイツチPBS0〜PBS4の一方の接点は、
どれか1つが選択されたことを記憶する状態記憶
手段としてのJKフリツプフロツプ1のK入力に
共通的に接続される。押ボタンスイツチRBSは、
前記JKフリツプフロツプ1の記憶状態を解除す
るためのものであり、このスイツチRBSの一方の
接点はJKフリツプフロツプ1のJ入力に接続さ
れる。前記JKフリツプフロツプ1のQ出力は2
入力NANDゲート2の一方入力に与えられるとと
もに、リレーRを付勢するリレードライバRDの
入力側へ与えられる。また、出力は2入力
NORゲート3の一方入力として与えられる。図
に示すように、,φ1,φ2はクロツクパル
スであり、パルス発生器(図示せず)によつて生
成され図に示す回路に供給される。なお、クロツ
ク,φ1,φ2の位相関係は図に示すように
なつている。
The figure shows one embodiment of this invention, in which the switch is 4
In this case, the circuit diagram for 4C1 selection is shown. In the configuration, PBS0, PBS1, PBS2, and PBS3 are single-circuit pushbutton switches that automatically return.
One of the contacts of these switches PBS0 to PBS4 is
They are commonly connected to the K input of the JK flip-flop 1, which serves as state storage means for storing which one has been selected. The pushbutton switch RBS is
It is used to release the memory state of the JK flip-flop 1, and one contact of this switch RBS is connected to the J input of the JK flip-flop 1. The Q output of the JK flip-flop 1 is 2
It is applied to one input of the input NAND gate 2, and is also applied to the input side of the relay driver RD that energizes the relay R. Also, the output is 2 inputs
It is given as one input of NOR gate 3. As shown, .phi.1 and .phi.2 are clock pulses generated by a pulse generator (not shown) and supplied to the circuit shown. The phase relationship between the clocks φ1 and φ2 is as shown in the figure.

さて、クロツクは前記JKフリツプフロツプ
の入力に与えられ、クロツクφ1は前記2入力
NANDゲート2の他方入力として与えられ、φ2
は前記2入力NORゲート3の他方入力として与
えられる。NANDゲート2の出力は2ビツト2進
カウンタ4の入力へ与えられる。このカウン
タ4の20出力は2ビツトデコーダ5の20入力とし
て与えられ、該カウンタ4の21出力は前記デコー
ダ5の21入力として与えられる。デコーダ5はこ
の2ビツトの入力20,21に基づいて異なる4つの
出力を導出する。そしてデコーダ5の出力0はラ
ンプドライバLD0を経て前記押ボタンスイツチ
PBS0の他方接点に接続されるとともにランプ
LP0の一方端に接続される。デコーダ5の出力
1,2,3も同様にそれぞれランプドライバLD
1,LD2,LD3を経て押ボタンスイツチPBS
1,PBS2,PBS3の他方接点に接続されるとと
もに、それぞれ、ランプLP1,LP2,LP3の一
方端に接続される。そして、ランプLP0,LP
1,LP2,LP3の他方端は共通的に前記リレー
RのA接点(常開接点)rの一方の接点に接続さ
れる。前記2入力NORゲート3の出力は、前記
デコーダ5の入力(チツプエネイブル端子)
に与えられる。なお電源+VはリレーRおよびラ
ンプLP0ないしLP3へ供給される電源であり、
ダイオードD0ないしD4は逆流防止用の保護ダ
イオードであり、またインバータ6,7は単に論
理的な極性をあらわすためのものである。
Now, the clock is given to the input of the JK flip-flop, and the clock φ1 is applied to the two inputs of the JK flip-flop.
Given as the other input of NAND gate 2, φ2
is given as the other input of the two-input NOR gate 3. The output of NAND gate 2 is applied to the input of 2-bit binary counter 4. The 20 output of this counter 4 is given as the 20 input of the 2-bit decoder 5, and the 21 output of the counter 4 is given as the 21 input of the decoder 5. The decoder 5 derives four different outputs based on these 2-bit inputs 2 0 and 2 1 . Then, the output 0 of the decoder 5 passes through the lamp driver LD0 to the push button switch.
Connected to the other contact of PBS0 and lamp
Connected to one end of LP0. Similarly, outputs 1, 2, and 3 of decoder 5 are each lamp driver LD.
1.Push button switch PBS via LD2 and LD3
1, PBS2, and PBS3, and also connected to one end of lamps LP1, LP2, and LP3, respectively. And lamp LP0, LP
The other ends of the relays 1, LP2, and LP3 are commonly connected to one contact of the A contact (normally open contact) r of the relay R. The output of the 2-input NOR gate 3 is the input (chip enable terminal) of the decoder 5.
given to. Note that power +V is the power supplied to relay R and lamps LP0 to LP3,
Diodes D0 to D4 are protection diodes for preventing backflow, and inverters 6 and 7 are simply used to represent logical polarity.

なお、前記クロツクφ1,φ2は、押ボタンス
イツチPBS0,PBS2,PBS3のいずれかが押下
されてからその押下状態が解除されるまでの接点
導通時間内に、少なくとも1回以上カウンタ4の
内容が「0」,「1」,「2」,「3」のすべてに変化
するような周波数に設定されている。
Note that the clocks φ1 and φ2 indicate that the contents of the counter 4 are set at least once during the contact conduction time from when one of the pushbutton switches PBS0, PBS2, and PBS3 is pressed until the pressed state is released. The frequency is set such that it changes to all of ``0'', ``1'', ``2'', and ``3''.

動作において、初期状態として、フリツプフロ
ツプ1はセツト状態にあり、そのQ出力は「H」
(ハイレベル)とされ、カウンタ4の内容は
「0」であるとする。したがつて、デコーダ5の
入力には「H」信号が印加されていて該デコ
ーダ5は不能動化されている。さて、フリツプフ
ロツプ1のQ出力は「H」であるからNANDゲー
ト2は能動化されており、クロツクφ1が入力さ
れるとこのNANDゲート2はこのクロツクφ1を
通過させ、位相を反転させて出力する。すると
には負極性のパルスが印加されてカウンタ4
は歩進する。そして、その内容は「1」となる。
次に、クロツクφ2がNORゲート3に入力され
ると、このNORゲート3の出力は「L」(ローレ
ベル)となり、この信号はデコーダ5の入力
に印加され、該デコーダ5を能動化する。応じ
て、このデコーダ5からはカウンタ4の内容
「1」に対応する1出力に「L」信号を出す(他
の出力0,2,3はすべて「H」である)。この
とき押ボタンスイツチPBS1が押下されていない
場合、ランプドライバLD1は付勢されるものの
リレーRは付勢されておらず、したがつて接点r
はOFFのままで+V電源はランプLP1に供給さ
れない。次のクロツクφ1が入力されると上述し
たと全く同様にカウンタ4の内容は「2」とな
り、デコーダ5の2出力のみ「L」となる。この
とき、押ボタンスイツチPBS2が押下されていな
いと、さらにつぎのクロツクφ1でカウンタ4は
歩進する。すなわち、押ボタンスイツチPBS0〜
PBS3のどれも押下されていない状態では上述し
た動作が循環的に反復される。
In operation, as an initial state, flip-flop 1 is in the set state and its Q output is "H".
(high level) and the content of the counter 4 is "0". Therefore, the "H" signal is applied to the input of the decoder 5, and the decoder 5 is disabled. Now, since the Q output of flip-flop 1 is "H", NAND gate 2 is activated, and when clock φ1 is input, NAND gate 2 passes this clock φ1, inverts the phase, and outputs it. . Then, a pulse of negative polarity is applied to the counter 4.
advances. Then, its content becomes "1".
Next, when the clock φ2 is input to the NOR gate 3, the output of the NOR gate 3 becomes "L" (low level), and this signal is applied to the input of the decoder 5, thereby activating the decoder 5. In response, this decoder 5 outputs an "L" signal to one output corresponding to the content "1" of the counter 4 (the other outputs 0, 2, and 3 are all "H"). If pushbutton switch PBS1 is not pressed at this time, lamp driver LD1 is energized but relay R is not energized, so contact r
remains OFF and +V power is not supplied to lamp LP1. When the next clock φ1 is input, the contents of the counter 4 become "2" and only the two outputs of the decoder 5 become "L" in exactly the same way as described above. At this time, if the pushbutton switch PBS2 is not pressed, the counter 4 further increments at the next clock φ1. In other words, the pushbutton switch PBS0~
When none of the PBSs 3 are pressed, the above-described operations are repeated cyclically.

さて、ここでデコーダ5の2出力が「L」にな
る直前に押ボタンスイツチPBS2が押下されたも
のとする。この時ランプドライバーLD2は付勢
され出力は「L」となつて、これは押ボタンスイ
ツチPBS2を経てインバータ7に入力され、JK
フリツプフロツプ1のK入力に「H」を与える。
クロツクはクロツクφ1,φ2よりも高い周
波数で入力に印加されているので、該JKフリ
ツプフロツプ1はクロツクの負パルスが入つ
た時点で反転し、Q出力は「L」,出力は
「H」となる。応じて、リレードライバRDが付勢
されリレーRを励磁し、接点rをONにする。そ
れとともに、NANDゲート2を不能化しクロツク
φ1の入力を無効化する。すると、カウンタ4の
入力は常時「H」となつて歩進は停止する。
またデコーダ5の入力は常時「L」となり、
該デコーダ5の2出力はずつと「L」のままであ
る。したがつて、リレーRの接点rがONとなる
瞬時にランプLP2には電源+Vが供給され該ラ
ンプLP2は点灯し、この状態が継続する。この
とき、カウンタ4はその内容「2」に固定された
ままであるので、この出力信号はコード信号とし
て他の入力装置(図示せず)へ供給される。な
お、この状態で押ボタンスイツチPBS0,PBS
1,PBS3が押下されても対応するランプが点灯
しないのは自明である。
Now, it is assumed here that the push button switch PBS2 is pressed just before the second output of the decoder 5 becomes "L". At this time, the lamp driver LD2 is energized and the output becomes "L", which is input to the inverter 7 via the push button switch PBS2, and the output is "L".
Apply "H" to the K input of flip-flop 1.
Since the clock is applied to the input at a higher frequency than clocks φ1 and φ2, the JK flip-flop 1 is inverted when the negative pulse of the clock is input, and the Q output becomes "L" and the output becomes "H". . In response, relay driver RD is energized to excite relay R and turn on contact r. At the same time, the NAND gate 2 is disabled and the input of the clock φ1 is disabled. Then, the input of the counter 4 becomes always "H" and the step stops.
In addition, the input of the decoder 5 is always “L”,
The two outputs of the decoder 5 each remain at "L". Therefore, the moment contact r of relay R turns ON, power +V is supplied to lamp LP2, lamp LP2 lights up, and this state continues. At this time, since the counter 4 remains fixed at its content "2", this output signal is supplied as a code signal to another input device (not shown). In addition, in this state, the pushbutton switch PBS0, PBS
1. It is obvious that even if PBS3 is pressed, the corresponding lamp will not light up.

次に、この状態を解除したい場合はスイツチ
RBSを押下して、フリツプフロツプ1のJ入力に
「H」を与える。そして入力クロツクの負パ
ルスが与えられた時点で該フリツプフロツプ1は
反転しそのQ出力を「H」、出力を「L」とす
る。したがつて、カウンタ4へのクロツクφ1が
有効化され、保持状態は解除される。そして、ク
ロツクφ1によつて「3」→「0」→「1」→
「2」→「3」というふうに循環的に反復して、
押ボタンスイツチのどれか1つが押下されたかど
うか検索を継続する。
Next, if you want to release this state, switch
Press RBS and give "H" to the J input of flip-flop 1. When a negative pulse of the input clock is applied, the flip-flop 1 is inverted and its Q output becomes "H" and its output becomes "L". Therefore, the clock φ1 to the counter 4 is enabled and the holding state is released. Then, by clock φ1, "3" → "0" → "1" →
Repeat cyclically like "2" → "3",
The search continues to see if any one of the pushbutton switches has been pressed.

もし、たとえばデコーダ5の出力が「L」に
なる直前に押ボタンスイツチPBS2が押下された
場合は、デコーダ5の出力はクロツクφ2が
「H」となつたときに「L」となるが、押ボタン
スイツチPBS0の接点が開いているため、この出
力はJKフリツプフロツプ1のK入力に伝達され
ない。このとき、押ボタンスイツチPBS2の接点
が閉じられているので、デコーダ5の2出力の
「H」がインバータ7により「L」とされてJKフ
リツプフロツプ1のK入力に与えられる。したが
つて、JKフリツプフロツプ1のQ出力および
出力は反転せず、カウンタ4はクロツクφ1によ
り歩進する。そして、デコーダ5の2出力が
「L」となつたときに、この出力がインバータ7
により「H」とされてJKフリツプフロツプ1の
K入力に与えられ、JKフリツプフロツプ1のQ
出力が「L」に、出力が「H」に反転される。
これによつて、カウンタ4の入力は常時
「H」となつて歩進は停止する。
For example, if the pushbutton switch PBS2 is pressed just before the output of the decoder 5 becomes "L", the output of the decoder 5 becomes "L" when the clock φ2 becomes "H"; Since the contact of button switch PBS0 is open, this output is not transmitted to the K input of JK flip-flop 1. At this time, since the contact of the pushbutton switch PBS2 is closed, the two outputs of the decoder 5 "H" are changed to "L" by the inverter 7 and are applied to the K input of the JK flip-flop 1. Therefore, the Q output and the output of the JK flip-flop 1 are not inverted, and the counter 4 is incremented by the clock φ1. Then, when the two outputs of the decoder 5 become "L", this output is transferred to the inverter 7.
is set to "H" and applied to the K input of JK flip-flop 1, and the Q of JK flip-flop 1 is set to "H".
The output is inverted to "L" and the output is inverted to "H".
As a result, the input of the counter 4 becomes always "H" and the step stops.

このように、デコーダ5の出力〜3出力のう
ちいずれが「L」になる直前に押ボタンスイツチ
PBS2が押下されても、(PBS2が押下されて
も、)カウンタ4の歩進は2出力が「L」となつ
たときに停止され、これによつてカウンタ4の内
容は「2」に固定されるとともに、ランプLP2
が点灯する。
In this way, the push button switch is activated immediately before any of the three outputs from the decoder 5 becomes "L".
Even if PBS2 is pressed (even if PBS2 is pressed), the increment of counter 4 is stopped when output 2 becomes "L", and thereby the contents of counter 4 are fixed at "2". At the same time, the lamp LP2
lights up.

以上のようにして、4個ある押ボタンスイツチ
のうちで1個選択押下されたときに当該コード化
出力と該コードが選択されたことを表示するラン
プを点灯することができる。
As described above, when one of the four pushbutton switches is selected and pressed, a lamp indicating the coded output and the selection of the code can be lit.

なお、上述の実施例ではクロツクパルスφ2あ
るいはJKフリツプフロツプ1の出力でデコー
ダ5の不能化、能動化を制御した。しかしなが
ら、デコーダ5の入力を常に「L」に固定し
て、常に能動状態にしておいてもこの実施例が目
的とする動作は遂行できうる。ただ、カウンタ4
がクロツクφ1により歩進した後、デコーダ5に
よるデコード出力が充分安定した後にフリツプフ
ロツプ1のK端子に「H」が加わるようにクロツ
クφ1、の速度を設定する必要がある。
In the above-described embodiment, the disabling and enabling of the decoder 5 is controlled by the clock pulse φ2 or the output of the JK flip-flop 1. However, even if the input of the decoder 5 is always fixed at "L" and kept in the active state, the operation intended by this embodiment can be accomplished. However, counter 4
It is necessary to set the speed of the clock .phi.1 so that "H" is applied to the K terminal of the flip-flop 1 after the decoded output from the decoder 5 becomes sufficiently stable after the clock .phi.1 is incremented by the clock .phi.1.

また、この実施例では2ビツトのコード化およ
びその表示についてのみ述べたがカウンタとデコ
ーダのビツト数を拡張すればnビツトでも可能な
ことはいうまでもない。また、初めにこの回路の
構成に冗長性をもたせておけば、極めて簡単な接
続により容易に拡張することが可能である。
Further, in this embodiment, only 2-bit encoding and display have been described, but it goes without saying that n-bit encoding is also possible if the number of bits of the counter and decoder is expanded. Furthermore, if redundancy is provided in the configuration of this circuit at the beginning, it can be easily expanded through extremely simple connections.

さらになお、この実施例では1回路の自動復帰
の押ボタンスイツチを用いたが、接点を2回路有
するスイツチを用いかつ2回路目の接点をすべて
並列接続したものをたとえば微分回路等を通して
図に示した選択解除用スイツチRBSの左側の接続
点Pに接続する。このようにすれば、次のスイツ
チを押下するだけで前のスイツチの状態を解除す
るとともにこのスイツチによる選択もできること
になる。なお、このときスイツチRBSはとりたて
て必要ではないが、ランプの点灯が不要となつた
ときのランプ消灯用として用いられる。
Furthermore, in this embodiment, a one-circuit automatic reset pushbutton switch was used, but the figure shows a switch having two circuits of contacts, with all the contacts of the second circuit connected in parallel, for example, through a differential circuit. Connect to connection point P on the left side of the selection cancellation switch RBS. In this way, simply by pressing the next switch, the state of the previous switch can be canceled and selection can also be made using this switch. Although the switch RBS is not particularly necessary at this time, it is used to turn off the lamp when it is no longer necessary to turn on the lamp.

以上述べたように、この発明では、コード信号
が極めて容易に生成できるとともにランプ表示用
の回路も極めて簡単な接続構成でなしうるので、
内部配線等も簡素になる利点を有する。また、た
とえnが大きくなつても容易に拡張が可能な利点
も有している。
As described above, in this invention, the code signal can be generated extremely easily, and the lamp display circuit can also be created with an extremely simple connection configuration.
This has the advantage that internal wiring etc. are also simplified. It also has the advantage of being easily expandable even if n becomes large.

【図面の簡単な説明】[Brief explanation of the drawing]

図はこの発明の一実施例の押ボタンスイツチの
4C1選択回路を示す。 図において、PBS0ないしPBS3は1回路の自
動復帰押ボタンスイツチ、LP0ないしLP3はラ
ンプ、1はJKフリツプフロツプ、4はカウン
タ、5はデコーダ、Rはリレー、RBSは消灯用押
ボタンスイツチを示す。
The figure shows a push button switch according to an embodiment of the present invention.
4C1 selection circuit is shown. In the figure, PBS0 to PBS3 are one-circuit automatic return pushbutton switches, LP0 to LP3 are lamps, 1 is a JK flip-flop, 4 is a counter, 5 is a decoder, R is a relay, and RBS is a pushbutton switch for turning off the light.

Claims (1)

【特許請求の範囲】 1 クロツクパルスに基づいて歩進され、n個の
コード化信号を順に繰返し出力するカウンタと、 前記カウンタの出力を受け、その内容に応じて
n個の個別出力を導出するデコーダと、 一方接点が前記デコーダの個別出力端子に接続
され、かつ他方接点が共通接続されるn個のスイ
ツチと、 前記スイツチの共通接続点の出力を受け、その
出力状態を記憶する状態記憶手段と、 前記n個のスイツチに対応して設けられ、前記
状態記憶手段の出力と前記デコーダの個別出力と
に基づいて、対応するスイツチがオンされた場合
に点灯するn個の表示ランプと、 前記状態記憶手段の出力を受け、その出力状態
が前記n個のスイツチのいずれかがオンされたこ
とを示す場合に前記カウンタの歩進を停止させる
手段とを備えた、スイツチの選択表示回路。 2 前記状態記憶手段の記憶状態を解除するため
の解除手段をさらに備える特許請求の範囲第1項
記載のスイツチの選択表示回路。 3 前記解除手段はスイツチである特許請求の範
囲第2項記載のスイツチの選択表示回路。 4 前記n個のスイツチはそれぞれ2回路スイツ
チとして構成し、 前記解除手段は前記n個のスイツチの1回路を
含む特許請求の範囲第2項または第3項記載のス
イツチの選択表示回路。
[Scope of Claims] 1. A counter that is stepped based on a clock pulse and repeatedly outputs n coded signals in order; and a decoder that receives the output of the counter and derives n individual outputs according to the contents thereof. , n switches having one contact connected to an individual output terminal of the decoder and the other contact being commonly connected; and a state storage means for receiving an output from a common connection point of the switches and storing the output state. , n indicator lamps that are provided corresponding to the n switches and turn on when the corresponding switches are turned on based on the output of the state storage means and the individual output of the decoder; A switch selection display circuit comprising means for receiving an output from a storage means and stopping the progress of the counter when the output state indicates that any one of the n switches is turned on. 2. The switch selection display circuit according to claim 1, further comprising a release means for releasing the stored state of the state storage means. 3. The switch selection display circuit according to claim 2, wherein the release means is a switch. 4. The switch selection display circuit according to claim 2 or 3, wherein each of the n switches is configured as a two-circuit switch, and the canceling means includes one circuit of the n switches.
JP164478A 1978-01-10 1978-01-10 Selective display circuit of switches Granted JPS5494298A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP164478A JPS5494298A (en) 1978-01-10 1978-01-10 Selective display circuit of switches

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP164478A JPS5494298A (en) 1978-01-10 1978-01-10 Selective display circuit of switches

Publications (2)

Publication Number Publication Date
JPS5494298A JPS5494298A (en) 1979-07-25
JPS6255249B2 true JPS6255249B2 (en) 1987-11-19

Family

ID=11507220

Family Applications (1)

Application Number Title Priority Date Filing Date
JP164478A Granted JPS5494298A (en) 1978-01-10 1978-01-10 Selective display circuit of switches

Country Status (1)

Country Link
JP (1) JPS5494298A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5626820U (en) * 1979-08-09 1981-03-12
JPS5674034A (en) * 1979-11-20 1981-06-19 Nippon Telegraph & Telephone Control device

Also Published As

Publication number Publication date
JPS5494298A (en) 1979-07-25

Similar Documents

Publication Publication Date Title
US4306218A (en) Control device for automobile electric equipments
US4302841A (en) Motor vehicle electrical system
KR890004041A (en) Automatic door driving system
KR850001566A (en) Micro computer
ES2092489T3 (en) REMOTE CONTROL DEVICE WITH MEMORY.
JPS6255249B2 (en)
JPH0119295B2 (en)
US4080575A (en) Electronic time signalling device
US3899773A (en) Remote control signal generator which operates to individually control a plurality of controlled circuits
KR900000767A (en) Arbitrary / Order Selection Circuit of Order Selection Priority
KR860000596A (en) Slave interface circuit
JP2548778Y2 (en) Wiper control circuit
JPH0378708B2 (en)
SU1048497A1 (en) Device for receiving television signals
SU1111133A1 (en) Device for controlling light beacon
JPS6131438B2 (en)
JPS6244387Y2 (en)
SU1706028A1 (en) Frequency selector
SU591956A1 (en) Storage cell
JPS57112158A (en) Code converting circuit
SU546119A1 (en) Centralized addressing device
FR2332570A1 (en) Data output verification or control system - has switching stage having control unit which produces signals as function of image test switch
KR970011868B1 (en) U-turn signal switch circuit
KR200226922Y1 (en) alarm control circuit
US2393209A (en) Mechanical flashlight