JPS6252891A - Dimmer backup system - Google Patents

Dimmer backup system

Info

Publication number
JPS6252891A
JPS6252891A JP60192586A JP19258685A JPS6252891A JP S6252891 A JPS6252891 A JP S6252891A JP 60192586 A JP60192586 A JP 60192586A JP 19258685 A JP19258685 A JP 19258685A JP S6252891 A JPS6252891 A JP S6252891A
Authority
JP
Japan
Prior art keywords
dimming
analog
digital
board
transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60192586A
Other languages
Japanese (ja)
Inventor
敏彦 笹井
乾 健一
神谷 文夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Electric Equipment Corp
Original Assignee
Toshiba Electric Equipment Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Electric Equipment Corp filed Critical Toshiba Electric Equipment Corp
Priority to JP60192586A priority Critical patent/JPS6252891A/en
Publication of JPS6252891A publication Critical patent/JPS6252891A/en
Pending legal-status Critical Current

Links

Landscapes

  • Circuit Arrangement For Electric Light Sources In General (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、中央処理装置(CPU)内蔵の調光装置にお
けるCPUが機能停止等の場合のバックアップ手段を可
能にする方式に関する。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a method for enabling backup means in the case where the CPU in a dimming device with a built-in central processing unit (CPU) stops functioning.

〔発明の技術的前頭〕[Technical front of invention]

従来、この種の調光装置にはデジタル信号の授受を行な
うデジタル伝送装置を用いていない。
Conventionally, this type of light control device does not use a digital transmission device for sending and receiving digital signals.

したがって、調光操作中に配設された調光設定がなされ
るフェーダ−(fader )からのアナログ信号(ア
ナログ電圧)を、サイリスタの通電位相調整による調光
回路の各ユニットランクへ並列に伝送していたため、非
常時にはフエーグーのアナログ出力を直接人為的に各ユ
ニットへ送り、煩瑣であり、ざらには調光制御が円滑に
なされえない不具合があった。
Therefore, the analog signal (analog voltage) from the fader (fader), which is arranged to set the dimming during the dimming operation, is transmitted in parallel to each unit rank of the dimming circuit by adjusting the energization phase of the thyristor. Because of this, in an emergency, the analog output of the Faegoo had to be sent directly to each unit, which was cumbersome, and there was also the problem that dimming control could not be performed smoothly.

しかして、本出願人はさきに調光操作卓とサイリスタ調
光回路間の信号授受をデジタル化する提案を行なった。
Therefore, the present applicant has previously proposed digitalizing the signal transmission and reception between the dimming control console and the thyristor dimming circuit.

すなわち、明るさを状況に対応して時々刻々設定する調
光操作中には、複数の光線(ユニットラック)に対応し
てそれぞれの光度を調整する複数のフェーダ−と、各フ
ェーダ−からのアナログ信号をデジタル信号に変換する
A/D変換器と、信号授受、制御演算を司どるCPUと
、ROM(固定記憶手段)と、RAM (一時記憶手段
)と、場面毎のデータを収納し必要に応じ再生するデー
タディスケットと、サイリスタ調光回路への信号を送出
しかつ受入れる伝送基板回路とから構成され、調光操作
卓とサイリスタ調光回路間の信号の授受を、最小限2本
の信号線をもって、時分割的にデジタル化するようにし
である。
In other words, during dimming operation, in which the brightness is set moment by moment according to the situation, there are multiple faders that adjust the brightness of each light beam (unit rack), and an analog signal from each fader. An A/D converter that converts signals into digital signals, a CPU that handles signal exchange and control calculations, ROM (fixed memory), RAM (temporary memory), and stores data for each scene as needed. It is composed of a data diskette that reproduces the data according to the timing, and a transmission board circuit that sends and receives signals to the thyristor dimmer circuit, and transmits and receives signals between the dimmer control console and the thyristor dimmer circuit using a minimum of two signal lines. With this in mind, we are planning to digitize it in a time-sharing manner.

しかるに、このCPU内蔵の調光装置において、CPU
ダウン等の場合に全機能停止にならざるを得なかった。
However, in this light control device with a built-in CPU, the CPU
In the event of a downtime, all functions had to stop.

(発明の目的) ここにおいて本発明は、従来例の難点を克服し、CPU
内蔵のデジタル化された調光装置でのCPU機能停止時
に適切な制御が行なえるバックアップ方式を提供するこ
とを、その目的とする。
(Object of the Invention) Here, the present invention overcomes the difficulties of the conventional example and
The purpose is to provide a backup system that can perform appropriate control when the CPU function stops using a built-in digital light control device.

(発明の概要) 本発明は、上記目的を達成するためるに、フェーダ−か
らのアナログ信号をデジタル信号へ変換するアナログ→
デジタル変換基板と、Vイリスタ調光回路へおよびそれ
からデジタル信りを授受する伝送基板との間にシステム
バスを経由しない少なくとも2本の接続線を3ステート
バッファを介して接続し、非常時にはフェーダ−信号の
デジタル化された信号を伝送基板に含む伝送装置が直接
読み込むようにした調光装置バックアップ方式である。
(Summary of the Invention) In order to achieve the above object, the present invention provides an analog to
At least two connection lines that do not go through the system bus are connected via a 3-state buffer between the digital conversion board and the transmission board that sends and receives digital signals to and from the V Iristor dimming circuit, and in case of an emergency, the fader This is a dimming device backup method in which the transmission device that includes the transmission board directly reads the digitized signal.

(発明の実施例) 本発明の一実施例における回路(V成を表わすブロック
図を第1図に示す。
(Embodiment of the Invention) A block diagram representing a circuit (V configuration) in an embodiment of the present invention is shown in FIG.

この回路は平常時は、本出願人がさきに提案したデジタ
ル化された調光装置である。
Under normal conditions, this circuit is the digital light control device proposed earlier by the applicant.

1はアナログ→デジタル変換基板で、各ランプ9の明る
さを設定するフェーダ−からのアナログ信号をマルチブ
レクリ11で受け、ここでどのフェーダ−からの情報で
あるかを整理しCPUからの指示にしたがい特定の情報
を抽出し、アナログ→デジタル変換器12へ送り、デジ
タル化された信号を3ステートバツフ? (35tat
e BufferッまリアクティブにおけるH(ハイレ
ベル)、L(ローレベル)と非アクティブにおけるハイ
インピーダンスの3つの状態をとるバッファである〕を
介してシステムバス7へ伝えており、13はシステムバ
ス7から内部へ信号を導入する3ステートバツフ?であ
る。
1 is an analog-to-digital conversion board, which receives analog signals from the faders that set the brightness of each lamp 9 through the multi-bleaching unit 11, organizes which fader the information is coming from, and sends it to instructions from the CPU. Therefore, specific information is extracted and sent to the analog-to-digital converter 12, and the digitized signal is converted into a 3-state buffer. (35 tat
e Buffer is a buffer that takes three states: H (high level), L (low level) in reactive mode, and high impedance in inactive mode. A 3-state buffer that introduces signals from inside to the inside? It is.

2は伝送基板で、システムバス7を経て導入された情報
を伝送装置を介してサイリスタ調光回路8へ送出してお
り、24.25はシステムバス7との信号を授受を行な
う3ステートバツフ?である。
2 is a transmission board that sends information introduced via the system bus 7 to the thyristor dimming circuit 8 via a transmission device, and 24 and 25 are 3-state buffers that exchange signals with the system bus 7. It is.

3 ハCP U 、 4 G、t RA M 、 5 
ハROM 、 6 ハスケージュルにしたがったあるシ
ーケンスで調光を行なう情報が収納されCPUからの指
令により取り出されるデータディスケット、8はサイリ
スタ調光回路で受信基板回路81へ与えられるデータに
より各ランプ9を調光するようにサイリスタの電源10
からの通電位相を制御する手段である。
3 CPU, 4 G, tRAM, 5
A ROM, 6 a data diskette containing information for dimming in a certain sequence according to a schedule and retrieved by a command from the CPU, 8 a thyristor dimming circuit that controls each lamp 9 according to data given to the receiving board circuit 81; Thyristor power supply 10 to dim
This is means for controlling the energization phase from the energization phase.

このようなシステム構成により、平常時は平滑な調光が
なされる。
With such a system configuration, smooth dimming is achieved during normal times.

しかし、一旦、CPU3がダウンするとフェーダ−から
のアナログ信号をサイリスタ調光回路8へ送らざるを得
ない。
However, once the CPU 3 goes down, the analog signal from the fader has to be sent to the thyristor dimming circuit 8.

そこで、本発明は、A/D基板1と伝送基板2にそれぞ
れ3ステートバッファ15.16と22゜23を設け、
これら3ステートバッファ15゜16.22.23は非
常用スイッチ(図示せず)を切替えることによりアクテ
ィブとする。
Therefore, the present invention provides 3-state buffers 15.16 and 22.23 on the A/D board 1 and transmission board 2, respectively.
These three-state buffers 15, 16, 22, and 23 are made active by switching emergency switches (not shown).

もっとも、3ステートバッファ16から23へ、3ステ
ートバッファ22から15へ向う情報伝送回線は接続さ
れている。
However, the information transmission lines from the 3-state buffer 16 to 23 and from the 3-state buffer 22 to 15 are connected.

すなわち、データ、アドレスの3ステートバッファ15
,16.22.23は非常時アクティブとする。システ
ムバス7側の3ステートバッファ13.14,24.2
5は非常時は非アクティブとなるようにしである。
In other words, a 3-state buffer 15 for data and address
, 16.22.23 shall be activated in case of emergency. 3-state buffer 13.14, 24.2 on system bus 7 side
5 is designed to be inactive in an emergency.

この一連の動作は、CPU停止を検出して作動する非常
用スイッチによって操作される。
This series of operations is operated by an emergency switch that is activated upon detection of CPU stoppage.

このように、非常用スイッチを切霞えることにより、シ
ステムバス7を経由せず、調光のための情報の伝送が可
能となる。
By turning off the emergency switch in this manner, information for dimming can be transmitted without going through the system bus 7.

〔発明の効果〕〔Effect of the invention〕

かくして本発明によれば、 CPUを内蔵しデジタル信号の伝送により理想的な調光
装置を構成するシステムにおいて、CPUがダウンする
という用人時が発生しても、システムバスをI!ない経
路を用い、 調光装置として必要な機能をもち、 非常時のバックアップが可能となり、 CPU内蔵の調光装置の信頼性を格段と向上させること
ができる。
Thus, according to the present invention, in a system that includes a built-in CPU and configures an ideal dimming device by transmitting digital signals, even if a busy period occurs in which the CPU is down, the system bus can be switched to I! It has the necessary functions as a dimmer, enables backup in an emergency, and significantly improves the reliability of a dimmer with a built-in CPU.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例における回路構成を表ねづブ
ロック図である。 1・・・・・・・・・・・・アナログ→デジタル変換基
板11・・・・・・・・・・・・マルチプレクサ12・
・・・・・・・・・・・アノログ−デジタル変換器13
.14・・・3ステートバツフ? 2・・・・・・・・・・・・伝送基板 21・・・・・・・・・・・・伝送りt首22〜25・
・・3ステートバッファ 3・・・・・・・・・・・・CPU 4・・・・・・・・・・・・RAM 5・・・・・・・・・・・・ROM 6・・・・・・・・・・・・データディスケット7・・
・・・・・・・・・・システムバス8・・・・・・・・
・・・・サイリスタ調光回路9・・・・・・・・・・・
・ランプ 10・・・・・・・・・・・・電源。
FIG. 1 is a block diagram showing the circuit configuration in one embodiment of the present invention. 1......Analog to digital conversion board 11...Multiplexer 12.
......Anolog-digital converter 13
.. 14...3 state buffer? 2......Transmission board 21...Transmission neck 22-25.
・・3 state buffer 3・・・・・・・・・・・・CPU 4・・・・・・・・・RAM 5・・・・・・・・・ROM 6・・......Data diskette 7...
・・・・・・・・・・System bus 8・・・・・・・・・・
...Thyristor dimming circuit 9...
・Lamp 10・・・・・・・・・Power supply.

Claims (1)

【特許請求の範囲】 1、フェーダーからの調光用アナログ信号をデジタル信
号へ変換するアナログ→デジタル変換基板と、 制御演算を司どるCPUと、 演算の初期値・手順・結果を記憶する記憶手段と、 調光用デジタル信号を調光回路との間に授受する伝送装
置をそなえた伝送基板と、 これらの間のデジタル信号の経路をなすシステムバスと
、 伝送基板からの調光用デジタル信号により光源の明るさ
を調整する調光回路と を設けたシステムにおいて、 CPUが動作しないとき、 複数個のフェーダーからのアナログ信号の1つを選択す
るマルチプレクサを経てアナログ→デジタル変換器を介
し伝送装置に至る経路と、 伝送装置からマルチプレクサへ至る経路と、をシステム
バスとは別に設けたことを特徴とする調光装置バックア
ップ方式。 2、アナログ→デジタル基板と伝送基板にそれぞれ、デ
ジタル信号の送りと受けをなす3ステートバッファをそ
なえる手段と、 一方の送りと他方の受けの3ステートバッファ相互間を
伝送線で接続する手段と、 からなる特許請求の範囲第1項記載の調光装置バックア
ップ方式。
[Scope of Claims] 1. An analog to digital conversion board that converts the dimming analog signal from the fader into a digital signal, a CPU that manages control calculations, and a storage means that stores the initial values, procedures, and results of the calculations. , a transmission board equipped with a transmission device that sends and receives digital signals for dimming to and from the dimming circuit, a system bus that forms a path for digital signals between these, and a digital signal for dimming from the transmission board. In a system equipped with a dimming circuit that adjusts the brightness of the light source, when the CPU is not operating, the signal is sent to the transmission device via a multiplexer that selects one of the analog signals from multiple faders, and then an analog to digital converter. A dimmer backup method characterized by providing a path from the transmission device to the multiplexer and a path from the transmission device to the multiplexer separately from the system bus. 2. means for providing 3-state buffers for sending and receiving digital signals on the analog-to-digital board and the transmission board, respectively; and means for connecting the 3-state buffers for sending and receiving digital signals with a transmission line; A dimmer backup system according to claim 1, comprising:
JP60192586A 1985-08-31 1985-08-31 Dimmer backup system Pending JPS6252891A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60192586A JPS6252891A (en) 1985-08-31 1985-08-31 Dimmer backup system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60192586A JPS6252891A (en) 1985-08-31 1985-08-31 Dimmer backup system

Publications (1)

Publication Number Publication Date
JPS6252891A true JPS6252891A (en) 1987-03-07

Family

ID=16293743

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60192586A Pending JPS6252891A (en) 1985-08-31 1985-08-31 Dimmer backup system

Country Status (1)

Country Link
JP (1) JPS6252891A (en)

Similar Documents

Publication Publication Date Title
CA1286025C (en) Component audio/video system with automatic turn-off of peripheral device
CA1333937C (en) Component audio/video system with timed control of plural peripheral devices
US6757777B1 (en) Bus master switching unit
ATE170348T1 (en) TRI-STATE BUFFER FOR A DUAL POWER SYSTEM
US4882738A (en) Clock control system
JPS6252891A (en) Dimmer backup system
EP0319663A3 (en) Bidirectional control signalling bus interface apparatus for transmitting signals between two bus system
JPS634592A (en) Wireless remote dimming control system
JPH088519B2 (en) Load control system
JP2793811B2 (en) Remote monitoring and control system
JP2905495B2 (en) Load control system
JPH01186592A (en) Dimming device
CA2035391A1 (en) Call status recognition in a broadband private automatic branch exchange
JPS61105251A (en) Control device of electric furnishing in vehicle
JPH0147875B2 (en)
JP2638019B2 (en) Memory dimmer
JPH0416553Y2 (en)
JPS633538A (en) Double loop transmission system
JPS61270941A (en) Displaying device
JPS6146653A (en) Data transmission equipment
JP2674182B2 (en) Synchronous control bus system
JPS58222328A (en) Channel switch device
JPH03138732A (en) Automatic switching device for dual microprocessor
JPH0743688B2 (en) Printer
JPH03212099A (en) Wired-line data collection system