JPS62502631A - Signal processing device with level matching circuit - Google Patents

Signal processing device with level matching circuit

Info

Publication number
JPS62502631A
JPS62502631A JP50199986A JP50199986A JPS62502631A JP S62502631 A JPS62502631 A JP S62502631A JP 50199986 A JP50199986 A JP 50199986A JP 50199986 A JP50199986 A JP 50199986A JP S62502631 A JPS62502631 A JP S62502631A
Authority
JP
Japan
Prior art keywords
signal
input
amplifier
resistor
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP50199986A
Other languages
Japanese (ja)
Inventor
コスラー,マンフレート
Original Assignee
クレアテツク ゲゼルシヤフト フユ−ル エレクトロテヒニ−ク ミツト ベシユレンクテル ハフツング
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クレアテツク ゲゼルシヤフト フユ−ル エレクトロテヒニ−ク ミツト ベシユレンクテル ハフツング filed Critical クレアテツク ゲゼルシヤフト フユ−ル エレクトロテヒニ−ク ミツト ベシユレンクテル ハフツング
Publication of JPS62502631A publication Critical patent/JPS62502631A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R15/00Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
    • G01R15/12Circuits for multi-testers, i.e. multimeters, e.g. for measuring voltage, current, or impedance at will
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R15/00Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
    • G01R15/08Circuits for altering the measuring range

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Amplifiers (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。 (57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 レベル整合回路を有する信号処理装置 本発明は、請求の範囲第1項の上位概念に記載の形式の信号処理装置に関する。[Detailed description of the invention] Signal processing device with level matching circuit The present invention relates to a signal processing device of the type defined in the preamble of claim 1.

レベル整合回路は、信号処理装置において、種々異なった信号振幅において装置 内の信号処理のダイナミック領域に対する整合を実現するために、用いられる。Level matching circuits are used in signal processing equipment to It is used to achieve matching for the dynamic domain of signal processing within the system.

この形式の装置は、西独国特許出願公開第2162337号公報から公知である 。この公知の装置では、ポテンショメータとして接続形成された演算増幅器の抵 抗の比が、種々のスイッチによって変化される。この回路においては、一方にお いて種々異な・つたスイッチ位置において入力抵抗が変化し、他方において高抵 抗の信号処理においてシールrの点で相当問題が生じ、る。更に、入力側は電位 が加わっておらずかつ直流電圧を調整する補償電圧はそのままでは供給されない 。A device of this type is known from German Patent Application No. 2 162 337. . In this known device, a resistor of an operational amplifier connected as a potentiometer is used. The ratio of resistors is varied by various switches. In this circuit, on one side The input resistance changes at different switch positions, while the high resistance Significant problems arise with respect to the seal r in the signal processing of the resistor. Furthermore, the input side has a potential is not applied and the compensation voltage that adjusts the DC voltage is not supplied as is. .

請求の範囲第1項記載の本発明は、殊にコンパクトに実現出来る(手の中に保持 出来る)測定装置内の簡単な構成を可能にした、冒頭に述べた形式の信号処理装 置全提供することである。The present invention according to claim 1 can be realized particularly compactly (can be easily held in the hand). (possible) signal processing device of the type mentioned at the beginning, which enables a simple configuration inside the measuring device. It is to provide all the necessary information.

本発明は、演算増幅器の形式に従って作動される入力増幅器では、入力電圧領域 の〆切換は、変化によって、仮想のアースの領域においてのみ行われるので、切 換点は漂遊電位によっても、切換えるべき高い電位によっても妨害されることは ない、という認識に基いている。The present invention provides an input amplifier operated according to the operational amplifier type, in which the input voltage range is The switching occurs only in the virtual earth region due to the change, so the switching The switching point cannot be disturbed by stray potentials or by high potentials to be switched. It is based on the recognition that there is no such thing.

ダイナミック領域を高くすると同時に広帯域でもあるという要求および高抵抗か つ確実な入力抵抗に対する要求から、結果的に高抵抗の抵抗を有する較正線路が 生じる。というのは、この構成では補償容量を備えていなければならないからで ある。構成素子および調整コストi低減するために、2つの、前置増幅器によっ て分離された分圧器段、しかも1つの10進分圧器および1つの段階分圧器が使 用され、その際後者は比較的低抵抗に構成することが出来る。The requirement for high dynamic range and broadband at the same time and high resistance? The requirement for a reliable input resistance results in a calibration line with a high resistance. arise. This is because this configuration requires compensation capacity. be. Two preamplifiers are used to reduce component and adjustment costs. separate voltage divider stages, and one decimal voltage divider and one step voltage divider are used. The latter can be constructed with a relatively low resistance.

増幅度を出来るだけ小さく抑えるために、入力の基本分割(Eingangsg rundteilung )は回避される。このために有利には、他の場合に通 例のように、入力側は緩衝増幅器の非反転入力側には接続されず、ポテンショメ ータ式に接続形成された、個別に構成された演算増幅器が使用された。これによ り、電位の減衰を蒙ることなく一入力端における実効抵抗を用いて動作すること が出来る、という利点が生じる。In order to keep the amplification degree as small as possible, the input fundamental division (Eingangsg rundteilung) is avoided. For this purpose, it is advantageous to As in the example, the input side is not connected to the non-inverting input side of the buffer amplifier, but is connected to the potentiometer. Individually configured operational amplifiers connected in a data-like fashion were used. This is it and operate with an effective resistance at one input without suffering potential attenuation. This has the advantage of being possible.

このようにして実現される、増幅器の入力側における加算点は、別の理由から非 常に有利である。この加算点は、回路定数が正じ〈設定されている場合、電位が 加わっておらずかつ同時に仮想のアースを成している。従って有利にもこの加算 点に、DCシフトまたは自動的な零点較正のために利用することが出来る付加的 な調整電圧を供給することが出来る。この場合更に増幅器の直流電圧安定化に対 する要求が低減されかつ適当に接続されていれば完全自動零点調整および較正を 実現できることになる。更に、零点安定化、測定精度および長時間安定性に対す る要求が満たされ並びに計算機と接続されて、信号の交流電圧および直流電圧成 分の完全自動測定が実現されることになる。The summing point realized in this way on the input side of the amplifier is not suitable for another reason. Always advantageous. This summing point indicates that the circuit constant is correct (if set, the potential is It is not connected to the ground, and at the same time forms a virtual ground. Therefore advantageously this addition There are additional points that can be used for DC shifting or automatic zero calibration. It is possible to supply a suitable regulated voltage. In this case, it is also necessary to stabilize the DC voltage of the amplifier. Fully automatic zeroing and calibration is possible if properly connected. It will become a reality. In addition, the If the requirements are met and the computer is connected, the AC and DC voltage components of the signal are Fully automatic measurement of minutes will be realized.

ポテンショメータ式に接続形成された演算増幅器の入力側の仮想アースにより、 すべ°てのスイッチ段に対して高くかつ一定の入力抵抗をという要求が満されか つ入力電流分割器を実現することが出来るようになる。Due to the virtual ground on the input side of the operational amplifier configured in potentiometric fashion, Is the requirement of high and constant input resistance for all switch stages met? This makes it possible to realize two input current dividers.

増幅器は°電流制御”はれるので、入力電流を分割するという本発明の方法が得 られる。Since amplifiers are capable of current control, the method of the present invention of dividing the input current is advantageous. It will be done.

全部の分圧器抵抗は、抵抗の並列回路の規則に従って計算され、その際入力側の 抵抗は、ポテンショメータ式に接続された増幅器の仮想アース点と入力側の、基 準電位との間で切換えられる。並列回路によって、増幅器の電圧増幅度は相応に 低減される。固定抵抗は、入力側に置かれ、その結果入力側の種々の°T”形抵 抗構成は、統合された直列抵抗を除いて入力側に存在し、その際並列分路は、増 幅器を流れる電流の計算の際考慮しないですむ。All voltage divider resistances are calculated according to the rules for parallel circuits of resistors, with the input side The resistor is connected between the virtual ground point of the potentiometer-connected amplifier and the base on the input side. Can be switched between quasi-potential and quasi-potential. Due to the parallel circuit, the voltage amplification degree of the amplifier can be increased accordingly. reduced. A fixed resistor is placed on the input side so that the various °T” type resistors on the input side resistor configuration is present on the input side with the exception of an integrated series resistor, where the parallel shunt is There is no need to consider it when calculating the current flowing through the width switch.

本発明は、演算増幅器の入力信号および出力信号に対する基準電位および仮想ア ースは思考上は統合されるという認識に基いている。従って、入力信号と一切換 状態に無関係に維持される接続点と関連して一基準ないし仮想アース電位とに対 して、比(および従って増幅器に対する入力抵抗)は一定である。The present invention provides reference potentials and virtual voltages for input and output signals of operational amplifiers. It is based on the recognition that these systems are integrated in terms of thinking. Therefore, the input signal is completely replaced with relative to a reference or virtual earth potential in relation to a connection point that is maintained independent of state. Thus, the ratio (and therefore the input resistance to the amplifier) is constant.

これに対して演算増幅器回路の増幅度は、仮想アースに接続された部分抵抗によ ってのみ規定されかつ相応に切換可能であと。In contrast, the amplification of an operational amplifier circuit is determined by a partial resistor connected to virtual ground. It is only specified and can be switched accordingly.

入力側における付加的な作用抵抗は、電気的な確実性を得るために用いられかつ 接続点に関する電流を低減する作用をする。An additional working resistance on the input side is used to obtain electrical reliability and It acts to reduce the current associated with the connection point.

またこの場合、他の場合には通例である分割器回路と比べて、容量に対する値は 最小である。次にこの非常に有利な構成の別の利点を挙げる: とし 精密抵抗を極めてわずかしか必要1ない。Also in this case, compared to the otherwise customary divider circuit, the value for the capacitance is Minimum. Here are some other benefits of this highly advantageous configuration: year Very little precision resistance is required.

幾何学形状により規定される、構成素子および回路に通じる導体路のすべての漂 遊容量は、一定に維持される。というのは、全部の構成素子はすべてのスイッチ 位置において常時アースに同じ形式で接続される。即ち一方において仮想のアー スに、他方において実際のアースに接続されるからである。All strays of the conductor paths leading to the components and circuits defined by the geometry. Free capacity remains constant. This is because all components are all switches. connected in the same way to earth at all times. That is, on the one hand, a virtual arch on the other hand, and to the actual ground on the other hand.

前置抵抗は比較的高抵抗である(約IMΩ)。このことは、所属の容量も耐圧に 構成されている場合には、操作が極めて確実になるこトラ意味する。The preresistance has a relatively high resistance (approximately IMΩ). This means that the associated capacitance will also withstand pressure. If configured, it means that the operation will be extremely reliable.

入力容量σ、約20pFであって比較的小さい。The input capacitance σ is approximately 20 pF, which is relatively small.

最高の感度の段において、増幅器は非反転接続形成された増幅器に比べて、高抵 抗の抵抗にも拘わらず6dBの基本分割なしに動作することが出来、にも拘わら ず増幅器は更に増幅能力−有利には約5倍−を高める。In the most sensitive stage, the amplifier has a higher resistance than an amplifier configured with a non-inverting connection. It is possible to operate without a basic split of 6dB despite the resistance of The first amplifier further increases the amplification capacity, advantageously by a factor of about five.

スイッチの簡単な構成(分割器段当たりその都度たった1回の接点交代)および 従ってCMO8技術において集積されたアナログスイッチを用いた有利な実施例 が可能である。Simple construction of the switch (only one contact change per divider stage each time) and Therefore advantageous embodiments using integrated analog switches in CMO8 technology is possible.

信号入力側の負荷は、一定である。The load on the signal input side is constant.

帰還路における電流は、一定、である。The current in the return path is constant.

演算増幅器の帰還回路網における、レベル整合に対して実際に作用する抵抗は、 1つまたは複数の抵抗から組み合わされて成りかつ抵抗の数は全体として最小で あるので、測定対象の、並列回路による負荷も最小である。それ故、前置接続さ れた安全抵抗において、最小の電流に対しても設定することが出来かつ従って安 全性は最大になる。The actual resistance to level matching in the operational amplifier feedback network is: It consists of one or more resistors in combination, and the number of resistors is the minimum overall. Therefore, the load caused by the parallel circuit to be measured is also minimal. Therefore, the prefix With a safety resistance of Totality is maximized.

公知の信号処理装置において測定信号の零点シフト、即ち直流電圧成分のソフト を実現するために、殊に測定増幅器の内部回路点への可変電圧レベルの供給を必 要とするコストのかかる手段が必要である。その際その都度のシフトの効果はそ もそも判定するのが非常に難しく、用途に応じて供給すべき電圧の段階的なニス カレートラ行わなければ成らず、それも相応の用途に整合したものでなければな らない。殊に、自動零点補償において個別増幅器段内の一リフト電圧も結果に係 ってきて、その上直流電圧基準点全完全に補償するには幾度となく、しかもコス トのかかる手段を用いてしか実現することが出来ないという点も不利である。In known signal processing devices, the zero point shift of the measurement signal, that is, the softness of the DC voltage component. In particular, it is necessary to supply variable voltage levels to the internal circuit points of the measurement amplifier. costly measures are needed. In that case, the effect of each shift will be It is very difficult to judge in the first place, and there is a gradual varnish of voltage that should be supplied depending on the application. It is necessary to carry out curry-trading, and it must also be consistent with the appropriate use. No. In particular, with automatic zero compensation, even one lift voltage in an individual amplifier stage can influence the result. Moreover, to completely compensate all the DC voltage reference points, it takes many times and is costly. Another disadvantage is that it can only be realized using such expensive means.

殊に本発明の有利な実施例としての請求の範囲第6項記載の解決法の課題は、装 置の零点補償ないし較正が簡単な手法で可能である、冒頭に述べた形式の入力回 路を提供することである。The problem with the solution according to claim 6 as a particularly advantageous embodiment of the invention is that An input circuit of the type mentioned at the beginning, which allows zero-point compensation or calibration of the The goal is to provide a path.

本発明は、演算増幅器の形式によシポテンショメータ式に接続された信号増幅器 を使用した場合、給電は付加的に信号の直流電圧的なシフトを惹起するが、別の 信号段の影響を受けない電圧が可能である、という認識に基いている。この回路 点では、入力電圧に対する基準レベルに向かって電位は導かれないので、補償電 圧源に対して信号は障害となる作用を行わない。基的に現れる入力信号の間の信 号検出の体1間に規則的に行うことが出来るので、その結果直流電圧増幅器の2 リフトが生じないようにするという要求は相応に低減される。The present invention provides a potentiometer-connected signal amplifier in the form of an operational amplifier. When using a It is based on the recognition that voltages that are independent of the signal stage are possible. this circuit At the point, the potential is not guided towards the reference level with respect to the input voltage, so the compensation voltage The signal has no disturbing effect on the pressure source. The signal between the input signals that appears fundamentally Since the signal detection can be carried out regularly between the two sides of the DC voltage amplifier, The requirement that no lift occur is correspondingly reduced.

デジタル信号処理が行なわれる測定装置において、直流電圧補償は有利には次の ように、実施される。即ち、デジタル信号処理部によって制御されてDA変換器 を介して、仮想のアース点にポテンショメータ式に接続形成された演算増幅器の 入力側に供給される、一定の振幅のアナログ信号が発生され、その際刈のAD変 換器全介して、後置接続されたデジタル評価部の測定装置のアナログ入力部にお いて出力信号零”が現れるまで、変化する補償信号が供給される。引き続く処理 に対して、2つの方法があり、補償信号は引き続く測定過程期間中アナログで引 続き供給されるかまたはこれら測定においてアナログ補償信号を遮断しておいて デジタル結果がアナログで供給されるべき補償信号に相応するデジタル数値だけ 補正されるか、である。In measuring equipment with digital signal processing, DC voltage compensation is advantageously As such, it is carried out. That is, the DA converter is controlled by the digital signal processing section. of the operational amplifier formed potentiometrically connected to the virtual earth point via An analog signal of constant amplitude is generated which is fed to the input side, and the AD variation of the mower is via the converter to the analog input of the measuring device of the digital evaluation section connected downstream. A varying compensation signal is supplied until the output signal "zero" appears.Subsequent processing There are two methods for The analog compensation signal may be continuously supplied or the analog compensation signal may be cut off for these measurements. Only the digital values corresponding to the compensation signal should be supplied in analog with the digital result Will it be corrected?

本発明の有利な実施例において、較正、即ちアナログ入力部の特別な線形化のた めに上述の信号路が用いられる。その際較正のために使用出来る、連続する測定 過程の間の時間期間において、有利には等間隔の段階において変化するデジタル 信号を用いてDA変換器を介して発現されるアナ・グ信号が供給される。測定増 幅器に後置接続されたAD変換器の出力側に現れるデジタル出力信号は、その種 々の段階において本来の段階的に変化するデジタル入力信号と比較されかつ入力 信号および出力信号は共通にメモリに表に従って格納される。このようにしてす べてのデジタル信号値は表を用いて補正することが出来、その結果全体の入力領 域にわたるリニヤな信号伝送が保証されるのである。In an advantageous embodiment of the invention, for calibration, ie special linearization of the analog inputs, The signal path described above is used for this purpose. A series of measurements that can then be used for calibration In the time period during the process, the digital signal changes preferably in equally spaced steps. An analog signal is provided which is expressed via a DA converter using the signal. Increased measurement The digital output signal appearing at the output side of the AD converter downstream connected to the width converter is The input signal is compared with the original step-changing digital input signal at each stage. The signals and output signals are commonly stored in memory according to a table. It's like this All digital signal values can be corrected using a table, resulting in a reduction in the total input area. This ensures linear signal transmission over the area.

本発明の別の有利な実施例において、入力部の交流電圧特性に関しても使用する ことが出来る。較正は、有利な手法において種々の測定領域に対して別個に行わ れ、その際入力分割器の位置を表す信号が、種々のメモリ領域に固定された、種 々の測定領域に対応しているデジタル値をアrレス指定するために用いられる。In another advantageous embodiment of the invention, it is also used for the alternating voltage characteristics of the input. I can do it. Calibration is carried out separately for the various measurement areas in an advantageous manner. The signal representing the position of the input divider is then stored in a This is used to specify the digital value corresponding to each measurement area.

本発明の別の有利な実施例は、請求の範囲の実施態要項に記載されており、以下 本発明の有利な実施例の説明との関連において図面を用いて詳細に説明する。Further advantageous embodiments of the invention are specified in the subclaims and below. BRIEF DESCRIPTION OF THE DRAWINGS The invention will be explained in more detail with reference to the drawings in connection with the description of advantageous embodiments of the invention.

第1aないし10図は、増幅器を有する入力分割器の蒸水回路を種々の切換状態 において示す図であり、第2図は、増幅器および較正能力を備えた分割器段全体 の回路を示す図であり、 第3図は、較正部の詳細を示す回路図である、次に有利な実施例を図面を用いて 説明するが、その際ポテンショメータ式に接続形成された演算増幅器が後置接続 されている入力分割器の原理については第1aないし第1c図が参考になり、一 方詳細は第2図から明らかである。1a to 10 show the steam circuit of the input divider with amplifier in various switching states. Figure 2 shows the entire divider stage with amplifier and calibration capabilities. is a diagram showing a circuit of FIG. 3 is a circuit diagram showing the details of the calibration section. In this case, an operational amplifier connected in the form of a potentiometer is connected downstream. Figures 1a to 1c can be used as a reference for the principle of the input divider. The details are clear from FIG.

第1aないし10図において、複素入力抵抗(C11に並列であるR11)に続 く抵抗/゛コンデンサ組合わせR13/C13およびR14/C14がどのよう に一接続すべき測定領域に応じて個別にまたは共通に一演算増幅器v1の反転入 力側(加算点S)に、コンデンサ組み合わせR12/′C12に並列に接続され ているかまたは入力基準点ないし出力基準点を有する加算点Sおよび増幅器v1 の非反転入力側(+)に接続されているかが、明らかである。抵抗コンデンサ組 み合わせR15/′C15(並列回路におけるすべての抵抗/′コンデンサ組み 合わせ)は、加算点Sft増幅器V1の出力側に接続する。In Figures 1a to 10, following the complex input resistor (R11 in parallel with C11) What about the resistor/capacitor combinations R13/C13 and R14/C14? The inverting input of the operational amplifier v1 can be connected individually or in common depending on the measurement area to be connected. Connected in parallel to the capacitor combination R12/'C12 on the power side (summing point S). a summing point S and an amplifier v1 with input reference point or output reference point; It is clear that it is connected to the non-inverting input side (+) of the resistance capacitor set combination R15/'C15 (all resistors/'capacitor combinations in parallel circuit) The summing point Sft amplifier V1 is connected to the output side of the summing point Sft amplifier V1.

加算点Sおよび入力信号および出力信号に対する基準点は、電位としては実際に は異なっていないので、これらの点は、入力信号に関して統一されたものと認め ることが出来る。比は、入力側から見れば、これらの点の切換によって変化しな い−しかし、出力側から加算点Sへの抵抗の比−入力端から加算点Sへの抵抗に 関連したーによって決められる増幅度の比(UA/UE)は変fヒする。漂遊電 位は、切換によって同様妨害を受けない。The summing point S and the reference point for input and output signals are actually are not different, so these points can be accepted as unified regarding the input signal. Rukoto can. From the input side, the ratio does not change by switching these points. However, the ratio of the resistance from the output side to the summing point S - the resistance from the input side to the summing point S The amplification ratio (UA/UE) determined by the associated value varies. stray electricity The signals are similarly undisturbed by switching.

次に、第2図に図示の詳細な実施例について説明する。遮蔽さnた同軸入力スリ ーブ、例えばBNC−ス11−ブを介して、入力信号が回路に供給される。スリ ーブはまず、前置保護抵抗R11に接続されている、この前置抵抗は、大きな値 を有していなければならず。Next, the detailed embodiment shown in FIG. 2 will be described. Shielded coaxial input slot An input signal is supplied to the circuit via a cable, for example a BNC cable. pickpocket The cable is first connected to the front protection resistor R11, which has a large value. must have.

高耐圧でありかつ高精度でなければならない。It must have high voltage resistance and high precision.

これに並列に、同じく安全性の理由から高耐圧でなければならない加速入力コン デンサS C1m’接続されている。これは、有利には多層カードにおいて2つ のコンデンサ被膜によって形成される。これら被膜の面は多層カー−の内部にお いて相応に異なった平面上にありかつ誘電体としてのベース材料によって分離さ れた、2つの金属シートによって形成される。このようにしてそうしなければ非 常に高価な特殊コンデンサを、付加コストなしに非常に安全な構成において実現 することが出来る。In parallel with this, the acceleration input controller, which also has to be of high voltage resistance for safety reasons. Capacitor S C1m' is connected. This is advantageous in multi-layer cards where two formed by the capacitor coating. The surfaces of these coatings are inside the multilayer car. are on correspondingly different planes and separated by the base material as a dielectric. It is formed by two metal sheets, separated from each other. In this way, otherwise Special capacitors, which have always been expensive, are realized in a very safe configuration without additional costs You can.

更に、この直接的な入力部における素子は、相応のクリープ区間、また導体カー rにおける固定用孔の間隔を有していなければならない。Furthermore, the components at this direct input must have a corresponding creep section and also a conductor curve. The fixing hole spacing must be r.

前置抵抗に、作動形式スイッチ(BAS)が後置接続されている。これは、装置 の投入スイッチとしても用いられる。An actuation type switch (BAS) is connected downstream of the front resistor. This is the device It is also used as a closing switch.

第1の、図示の位#(OFF)において、装置は遮断されており、装置の入力抵 抗は、抵抗R11および直列接続されている抵抗R12から形成される。In the first, illustrated position # (OFF), the device is shut off and the input resistance of the device is The resistor is formed by a resistor R11 and a resistor R12 connected in series.

第2の位置DC(直流)において、前置抵抗はスイッチパζ−を介して較正分割 器に接続される。同時に、機械的に平行に、RAS−コーーースイッチにおける 別のスイッチパーが運動し、それが装置を投入する。In the second position DC (direct current), the preresistance is calibrated divided via the switch connected to the device. At the same time, mechanically in parallel, in the RAS-Ko-switch Another switcher moves and it turns on the device.

RASの第3の位置、即ち位置CD(アース)において、前置抵抗R11は、ス イッチ位置OFFの場合と同様、補助抵抗R12と一緒に入力抵抗にまとめられ 、一方同時にBASOグ2のスイッチ橋絡片が、較正分割器の入力側を入力抵抗 RIOと等価の抵抗R13’i介して中央の測定アースに接続して、位置GRO UNDにおいてアースに接続されている測定装置の入力側をシミュレートする。In the third position of RAS, namely position CD (earth), the preresistor R11 As in the case of the switch position OFF, it is combined into the input resistor together with the auxiliary resistor R12. , while at the same time the switch bridge of BASO 2 connects the input side of the calibration divider to the input resistor. Connected to the central measuring ground via a resistor R13’i equivalent to RIO, the position GRO Simulate the input side of the measuring device connected to earth at the UND.

最後にBAS17)第4の位置、即ち位置AC(交流)において、前置抵抗RI Oは耐圧の結合コンデンサCIO?介して較正分割器回路に接続される。Finally BAS17) In the fourth position, namely position AC (alternating current), the pre-resistor RI Is O the voltage-resistant coupling capacitor CIO? to the calibration divider circuit.

同時に、機械的に平行に、RAS−コーーースイッチにおける別のスイツチノζ −が運動して、この位置をスイッチ位置のデジタル評価部に知らせる。At the same time, mechanically in parallel, another switch ζ in the RAS-Ko switch - moves and signals this position to the digital evaluation of the switch position.

結合コンデンサは、高抵抗の回路部において動作するので、結合時定数を非常に 短くという要求が満たされる。Coupling capacitors operate in high-resistance circuits, so they greatly reduce the coupling time constant. The requirement of shortness is met.

そこで前置抵抗の、較正線路と°の接続により、測定領域10進スイツチ(M’ BSD)を介して抵抗R13およびR14を次のように、仮想のアースまたは実 際のアースに接続することが出来るようになる。即ち、表に挙げられた、ポテン ショメータ式に接続形成されたビデオ前置増幅器に対する増幅度が、較正分割器 の説明において理論的に説明しかつ第2の段階測定領域スイッチとの組み合わせ において必要でおるように、スイッチ位置工ないし11において生じるようにで ある。Therefore, by connecting the calibration line and ° of the preresistor, the measurement area decimal switch (M' BSD) to connect resistors R13 and R14 to virtual ground or real ground as follows: It becomes possible to connect to the actual ground. In other words, the potentiometers listed in the table The amplification for the video preamplifier formed in the shimometric manner is determined by the calibrated divider. Theoretically explained in the description and combination with the second stage measurement area switch As required in the switch position machining or 11. be.

電流分割抵抗R13,R14、R15に、それぞれコンデンサC13およびC1 6,C14およびC17ないしC15が並列に接続されている。これらは、前述 ノ補償コンデンサ全形成する。それぞれトリマコンデンサおよび固体コンデンサ から成る組み合わせにより、調整設定能力および温度係数が改善される。Capacitors C13 and C1 are connected to current dividing resistors R13, R14, and R15, respectively. 6, C14 and C17 to C15 are connected in parallel. These are mentioned above Completely form the compensation capacitor. Trimmer capacitor and solid capacitor respectively The combination of improves the adjustability and temperature coefficient.

MBSDは、11の段階を有する2−レベル−スイッチから形成される。The MBSD is formed from a 2-level switch with 11 stages.

特衣昭62−502631(5) 2つのスイッチ橋絡片は、第1のスイッチ位置において電流分割抵抗を較正スイ ッチを介して前置増幅器v1のポテンショメータ式入力側に接続する。第5の位 置からまず第2の短絡ノζ−が抵抗R14を中央の測定アースに接続し、一方抵 抗R13は、更にポテンショメータ式の入力側に加わっていて、そこで第8のス イッチ位置から開放位置まで2つの抵抗を測定アースに接続するのである。アー ス接点に相対しているスイッチ接点全図示の形態に編成することにより、2つの 摺動子橋絡片を用いて必要な接続のすべての変形例を実現することが可能になる 。Special clothing Showa 62-502631 (5) The two switch bridges calibrate the current divider resistor in the first switch position. via a switch to the potentiometric input of preamplifier v1. fifth place From the beginning, the second short circuit node ζ- connects the resistor R14 to the central measuring ground, while the resistor The resistor R13 is also connected to the input side of the potentiometer type, where the eighth step Two resistors are connected to the measurement ground from the switch position to the open position. Ah By arranging all of the switch contacts opposite the switch contacts in the configuration shown, the two It becomes possible to realize all the necessary connection variants using slider bridges. .

既述のように、加算点は系に関連して、全体のアナログ切換回路の非常に重要な 点である。それは、単に電流分割器回路に対する仮想アースとして用いられるば かりでなく、同時に次のような重要な系の点f:1li3Eしている: 全体の能動増幅器経路の入力点における自動零点補正のためにDA変換器(DA C)によって発生される補正電流の供給に対する加算点。As mentioned above, the summing point is a very important part of the entire analog switching circuit in relation to the system. It is a point. It may simply be used as a virtual ground for the current divider circuit. Not only that, but at the same time we have the following important system point f:1li3E: DA converter (DA) for automatic zero correction at the input point of the entire active amplifier path Addition point for the supply of correction current generated by C).

零点をシフトし、直流電圧が重畳されている交流電圧信号に対する電子的な補償 電圧を発生するためのDACによって発生される補正電流の供給に対する加算点 (電子的なAC結合)。Electronic compensation for AC voltage signals with shifted zero and superimposed DC voltage Addition points for the supply of correction currents generated by DACs to generate voltages (electronic AC coupling).

マイクロプロセッサ制御されるスイッチMKよってこの測定時相において中央の 測定アースに接続されるシミュレーション抵抗R35を用いた演算増幅器Vlの オフセット電圧の測定点。A microprocessor-controlled switch MK switches the central of the operational amplifier Vl with a simulation resistor R35 connected to the measurement ground. Offset voltage measurement point.

較正線路から到来する信号電流をスイッチ5lt−介して供給する加算点。A summing point which supplies the signal current coming from the calibration line via the switch 5lt-.

従ってポテンショメータ式に接続形成された増幅器のこの加算点は、全体のアナ ログ系を自動較正するために用いられる。作動形式設定調整は加算点の前に行わ れかつまた測定分割器は、著しい長時間安定性および信頼性を有する、低い温度 係数を有する精密素子から成る受動回路網であるという事実から出発しているの で、自動較正により、恒久的に、即ち間欠的な測定作動のその都度の測定列の前 の作動期間中またはその都度の個別測定時点の前(サンプリング過程のその都度 の試料抽出の前)の別の場合においても、自動零点補正およびその上AD変換器 金含めた全体の系の直線性の較正が可能になる。この系によって、マイクロプロ セッサから−例えば12bit−信号を介してDA変換器(nへ〇)k、信号入 力側に全体の伝送領域内で段階的に直流電圧ステップが供給され、その結果DA 変換器を介してビットが次々にマイクロプロセッサに比較およびひいては較正表 の格納のために供給されるように、制御することも出来る。自動較正は、詳、m には次のように行われる: フエーズ■:マイクロプロヤツサが、スイッチS32を動作位置に操作しかつオ フセット電圧を抵抗R35介して フェーズ■:マイクロプロセッサには、どの測定領域が投入されているかが、B ASコーディングを介して既知であるので、マイクロプロセッサは加算点から見 た較正線路のソース抵抗を識別する。このようにしてマイクロプロセッサは、フ ェーズ■の測定値を用いてその都度のソース抵抗に相応するオフセット電圧を計 算しかつそれをDACを介してフェーズmに導(ことが出来る。This summation point of the potentiometrically configured amplifier is therefore Used to automatically calibrate logging systems. Adjust the operating format setting before adding points. The measuring divider also has remarkable long-term stability and reliability, with low temperature Starting from the fact that it is a passive network consisting of precision elements with coefficients. and automatic calibration permanently, i.e. before each measuring sequence of intermittent measuring operations during the operating period or before each individual measurement point (in each case during the sampling process) In other cases (before sample extraction), automatic zero point correction and also AD converter It becomes possible to calibrate the linearity of the entire system including gold. With this system, micropro From the processor - for example, a 12-bit signal - to the DA converter (○) k, the signal input The power side is supplied with a DC voltage step stepwise within the entire transmission area, so that the DA The bits are passed through the converter to the microprocessor for comparison and thus the calibration table It can also be controlled so that it is supplied for storage. Automatic calibration is detailed. is done like this: Phase ■: The micro processor operates switch S32 to the operating position and turns it on. offset voltage via resistor R35 Phase ■: The microprocessor knows which measurement area is input to B. Since it is known through the AS coding, the microprocessor Identify the source resistance of the calibration line. In this way, the microprocessor Measure the offset voltage corresponding to the respective source resistance using the measured value of phase ■. and route it to phase m via the DAC.

フェーズ■:マイクロプロセッサは、スイッチ831の開放時1CDACを介し て演算増幅器経路に、ADCを介して段階的に較正信号を再びマイクロプロセッ サにデジタル形において供給する。マイクロプロセッサは、相応の較正表に格納 して、フェーズ■に到来する、測定すべき信号を較正の点で適性に評価出来るよ うにする。Phase ■: When the switch 831 is opened, the microprocessor The calibration signal is then re-entered into the operational amplifier path by the microprocessor via the ADC. Supplied in digital form to the service provider. The microprocessor is stored in the corresponding calibration table Then, the signal to be measured arriving at phase ■ can be properly evaluated in terms of calibration. I will do it.

フェーズ■:スイッチ832が開放サレ、スイッチS31が閉成されかつ測定時 相を始めることが出来る。フェーズHの期間中、DAC全介してフェーズHにお いてめられた零点補正電圧が供給されて、DACのウィンrつ全最適に利用する ことが出来るようになる。Phase ■: Switch 832 is open and switch S31 is closed during measurement. You can start the phase. During Phase H, all DACs are connected to Phase H. The zero-point correction voltage is supplied to ensure optimal use of all DAC functions. You will be able to do things.

この自動較正系の導入は、2つの重要な利点を有する。一方においてこれによシ 、全体のアナログ段の零点安定性および温度y +1フトの保証およびこれに従 ってこれらの段に対するコストの制限を実現することが出来た。例えば、第2の 較正分圧器において精密抵抗を使用する必要がない。半導体素子および受動素子 の温度y IJラフト、もはや重大な役割を果たさない。しかし決定的な利点は 、長時間安定性にあり、従って従来はこの種のクラスの低価格機器では考えられ なかった高い信頼性を実現することが出来た。The introduction of this automatic calibration system has two important advantages. On the other hand, this , the zero-point stability of the entire analog stage and the guarantee of temperature y + 1 ft, and This made it possible to limit the cost of these stages. For example, the second There is no need to use precision resistors in the calibration voltage divider. Semiconductor devices and passive devices The temperature of the IJ raft no longer plays a significant role. But the decisive advantage is , is stable for long periods of time and is therefore traditionally unthinkable in this class of low-cost equipment. We were able to achieve a high level of reliability that was previously unavailable.

このような価格面での分析および信頼性に関する観点の他にも、更にこの系の原 理の特殊用途を約束する一連の理由がおる。例えば、高速DA変換器が使用され る時である。In addition to such price analysis and reliability aspects, we also consider the origin of this system. There are a number of reasons that promise special uses for science. For example, if a high-speed DA converter is used It's time to

次に、第2図に図示の入力部(1つのチャネルに対して)を詳細に説明する。Next, the input section (for one channel) shown in FIG. 2 will be explained in detail.

入力側Eに現れるアナログ信号は、並列の保護コンデンサC31’r有する高抵 抗の前置保護抵抗R31e介して作動形式スイッチSlに供給される。作動形式 スイッチは、作動状態”直流電圧結合(DC)”、°交流電圧結合(AC)”− −入力端が短絡される(アース)”を機械的なスライダスイッチを用いて選択す ることが出来る。同時にこのスイッチを介して装置を、スイッチ位置”オフ”に よってその給電電圧を遮断することが出来る一相応の接点セットは解りやすくす る理由から図示はされていない。The analog signal appearing on the input side E is connected to a high-resistance circuit with a parallel protective capacitor C31'r. It is supplied to the actuation type switch Sl via a pre-protective resistor R31e. Operation type The switch is in the operating state "direct current voltage coupling (DC)", °alternating voltage coupling (AC)" - - input terminal is shorted (ground)” using a mechanical slider switch. Rukoto can. At the same time, switch the device through this switch to the switch position "off" Therefore, a suitable set of contacts that can cut off the power supply voltage is easy to understand. It is not shown for this reason.

作動形式スイッチは、機械的に並列に接続されたコーディングスイッチから成る 。このスイッチは、デ・ジタル処理部の後置接続されたマイクロコンピュータに 、切換スライダのその都度の位置を、線路°D”を3つの別の線路L1々いしL 3のいずれかに接続することによって伝達する。第4の位置は、接続が生じない ことによって、伝達される。Actuation type switch consists of coding switches mechanically connected in parallel . This switch connects the microcomputer connected after the digital processing section. , the respective position of the switching slider is changed from line °D'' to three separate lines L1 to L. Transmission is made by connecting to one of 3. In the fourth position, no connection occurs It is transmitted by

作動形式スイッチの他に、(チャネル毎に)更に1つの測定領域スイッチS21 /’S22が設けられている。このスイッチによね、入力・信号振幅を別の段の レベル状態に整合させることが出来る。測定領域スイッチは、それぞれ2つの主 要部S21およびS22から成る。それは、第1の部分が10進の測定領域スイ ッチS21から成る11段の多重スライダスイッチからP、成される。測定領域 スイッチは、入力信号の増幅および減衰をスイッチによって、加算点に関して変 化可能な抵抗回路網を介して行うt、めに、用いられる。In addition to the actuation type switch, one further measuring range switch S21 (per channel) /'S22 is provided. This switch is used to change the input/signal amplitude to another stage. It can be matched to the level condition. Each measuring area switch has two main It consists of main parts S21 and S22. It is the measurement area switch whose first part is decimal. P is made up of an 11-stage multiple slider switch consisting of a switch S21. measurement area The switch changes the amplification and attenuation of the input signal with respect to the summing point. It is used for this purpose, through a resistor network that can be used.

次の表は、測定領域位置MBS、垂直係数n1基準電圧Ybに対する所属の値、 10進減衰値al、緩衝増幅段の増幅度v1、その公称出力電圧Ual、チャネ ル増幅器の前の減衰値a2およびチャネル増幅器のそれぞれの増幅度v2に示し ている。The following table shows the measurement area position MBS, the associated values for the vertical coefficient n1 reference voltage Yb, Decimal attenuation value al, amplification degree v1 of the buffer amplifier stage, its nominal output voltage Ual, channel The attenuation value a2 before the channel amplifier and the amplification degree v2 of each channel amplifier are shown in ing.

MBS Vb al vl Ual a2 v2(V/DIV) (V) (V ) 0.0.1 0.06 1 5 0.30 1 7.81250.0.2 0. 12 1 5 0.60 1 3.906250、G5 0.30 1 5 1 .5 0.4 3.906250.1 0.6 1 53.0 0.2 3.9 06250.2 1.2 0.05 10 0.6 1 3.906250.5  3.0 0.05 10 1.5 0.4 3.906251.0 6.0  0.05 10 3.0 0.2 3.906252.0 12 0.05 1 0.6 1 3.906255.0 30 0.05 1 1.5 0.4 3 .9062510.0 60 .0.05 1 3.0 0.2 3.9062 520.0 120 0.05 1 6.0 0.1 3.90625出力電圧 は、統一的に2.345Vである。MBS Vb al vl Ual a2 v2 (V/DIV) (V) (V ) 0.0.1 0.06 1 5 0.30 1 7.81250.0.2 0. 12 1 5 0.60 1 3.906250, G5 0.30 1 5 1 .. 5 0.4 3.906250.1 0.6 1 53.0 0.2 3.9 06250.2 1.2 0.05 10 0.6 1 3.906250.5 3.0 0.05 10 1.5 0.4 3.906251.0 6.0 0.05 10 3.0 0.2 3.906252.0 12 0.05 1 0.6 1 3.906255.0 30 0.05 1 1.5 0.4 3 .. 9062510.0 60. 0.05 1 3.0 0.2 3.9062 520.0 120 0.05 1 6.0 0.1 3.90625 Output voltage is uniformly 2.345V.

分割器回路の抵抗およびコンデンサは、その表示法に関して先に示した基本回路 図の表示法に相応する。The resistors and capacitors in the divider circuit are shown in the basic circuit above for their representation. Corresponds to the way the figure is displayed.

分割器コンデンサに並列接続されている一別のト1ツマは、参照符号に関して付 加的な′ ”が付されている。Another knob connected in parallel to the divider capacitor is designated with respect to the reference numeral. An additional ``'' is added.

アナログスイッチによって形成された較正マルチゾレクサM′lzc用いて、ア ナログ信号入力側Ek加算点から分離しかつDA変換器DAC’r介して後置接 続されているマイクロコンピュータのCPtJによって制御することが出来る。Using a calibrated multi-solexor M'lzc formed by an analog switch, the Separated from the analog signal input side Ek addition point and connected afterward via the DA converter DAC'r. It can be controlled by the connected microcomputer CPtJ.

その際加算点Sに抵抗R34e介して段階的に直流電圧信号が供給される。従っ て直流電圧信号は、増幅器チェーンの入力側に供給され、増幅器チェーン全体を 通過しかつAD変要器全介して、デジタル信号として評価するためにマイクロコ ンピュータに戻される。マイクロコンピュータは、目標信号自体を発生したので 、それは到来する実際信号を較正表に格納しかつこのようにして、較正マルチプ レクサカ再び信号源を接続する次の測定過程において、到来する実際信号の評価 の際場合により必要な補正を、格納された補正表に従って行うことが出来る。At this time, a DC voltage signal is supplied to the summing point S in stages via the resistor R34e. follow A DC voltage signal is fed to the input side of the amplifier chain and the entire amplifier chain is The microcontroller passes through the AD transformer and evaluates it as a digital signal. returned to the computer. Since the microcomputer generated the target signal itself, , it stores the incoming real signal in the calibration table and thus calculates the calibration multiplex. Evaluation of the incoming real signal during the next measurement process, connecting the signal source again In this case, any necessary corrections can be made according to the stored correction table.

加算点Sは、装置の多様性に対して決定的が影響を及ぼす。加算点は、ポテンシ ョメータ式に接続された直流電圧広帯域増1福器の仮想アースによって形成され る。この増幅器に、DA変換器から到来する直流電圧信号を自動的な零点補正お よび自動較正のために印加することが出来る。同時にそれは、10進測定領域ス イツチ321を介して接続されている較正線路を有する増幅器v1に対する仮想 アースとして用ハられる。The addition point S has a decisive influence on the versatility of the device. Additional points are potential formed by the virtual earth of a DC voltage broadband amplifier connected in a dimeter-like manner. Ru. This amplifier automatically corrects the DC voltage signal coming from the DA converter. and can be applied for automatic calibration. At the same time it is a decimal measurement area A hypothetical for amplifier v1 with a calibration line connected via switch 321 Used as a ground.

測定増幅器Vlil−1、個別半導体素子によって形成されているプッシュプル ブリソジ増幅器によって形成されかつ電流分割器として形成されていて、較正分 割器を表す、ポテンショメータ式に接続されている10進測定領域スイツチと協 働して、入力信号を増幅する。Measuring amplifier Vlil-1, push-pull formed by discrete semiconductor components formed by a Brissozi amplifier and as a current divider, the calibration component is Cooperative with a decimal measuring range switch connected in potentiometer style, representing a divider. and amplify the input signal.

測定増幅器は、このようにして5倍、0.5倍、005倍の全体の10進の段階 付けを可能にする較正線路を、増幅器V1に後置接続された段階スイッチから分 離す大きな数の測定領域を著しく大きなコストヲかけずに、較正線路として形成 された入力回路の高抵抗の部分において使用することが出来るように、個別の1 1の測定領域段において10進分割が、10進測定領域スイツチによって発生さ れる。その間にあるレベル整合段1;0.5;0.2において緩衝増幅器を形成 する、第1の測定増幅器V1の後に付加的な分割が行われる。The measurement amplifier thus measures the entire decimal stage of 5x, 0.5x, 005x A calibration line is separated from a step switch connected downstream of amplifier V1. A large number of separated measurement areas can be formed as a calibration line without significant costs. A separate one for use in high-resistance parts of the input circuit A decimal division in one measurement area stage is generated by a decimal measurement area switch. It will be done. A buffer amplifier is formed in the level matching stage 1; 0.5; 0.2 between them. An additional division is performed after the first measuring amplifier V1, which

その理由は、この増幅器の出力によって既に低抵抗のソースが存在しておりかつ 従って段階分割抵抗は、補償コンデンサなしですませる段階スイッチ522ff よって選択されるからである。The reason is that a low resistance source is already present due to the output of this amplifier and Therefore, the stepped resistor is a stepped switch 522ff which eliminates the need for a compensation capacitor. Therefore, it is selected.

従って段階スイッチ822は、測定増幅器■1と後続の測定増幅器v2との間に 介挿されておりかつ係数1 ; 0.5 ; 0.2’を有する減衰を実現する 。段階スイッチ822に並列に、−図示されていない一段階スライースイッチ8 22の別の接点列が設けられており、それによりDA変換器によって発生される 直流電圧出力信号が、加算点の入力側における、段階スイッチ位置に相応する、 その都度必要な電圧レベル(各々の電流レベル)に整合される。Therefore, the stage switch 822 is connected between the measuring amplifier ■1 and the following measuring amplifier v2. is inserted and achieves damping with a coefficient of 1; 0.5; 0.2' . In parallel to the step switch 822 - a single step slide switch 8 not shown; 22 further contact rows are provided, whereby the signals generated by the DA converter the DC voltage output signal corresponds to the step switch position on the input side of the summing point; It is matched to the respective required voltage level (respective current level).

この段階スイッチに後置接続されているのは、この場合も広帯域の直流電圧増幅 器として構成されておりかつ全体のレベル全並列AD変換器の入力側におけるレ ベルウィンPつの要求に応じて増幅する測定増幅器V2である。使用のレベルウ ィンrつは、約2.5vの幅を有する。Connected downstream to this stage switch is again a broadband DC voltage amplifier. The total level of the input side of the fully parallel AD converter is The measurement amplifier V2 amplifies according to the Bellwin P request. Level of use The pins have a width of approximately 2.5v.

増幅器v2を含んでいる段の分割器は一第1の段の分割器との協働において一ス イツチS22によって別様に制御される。確かに増幅器段v2も同様にポテンシ ョメータ式に接続されているが、作用抵抗に並列接続されている容量ばこ\では 省略されている。抵抗R22およびR23の間にあるタップは、スライダスイッ チS22の一方の側りまとめられた接続端子に接続されており、その際この点は 増幅器v2の増幅係数の低下の増大に相応してまず増幅器v1の出力側、引き続 いて2つの抵抗R21およびR22の接続点、それから抵抗R21およびR22 と一緒に基準電位に通じる分圧器を形成する並列抵抗に接続される。ただしその 際基準電位から、抵抗R27と一緒に演算増幅器V2の増幅係数を決める抵抗R 23はその入力電圧を取り出す。選択された増幅度に応じて、抵抗R22とR2 3との接続点は、抵抗R24,R25およびR26から形成されている直列回路 の種々のタップに加えられる。これにより、スイッチS1および821から成る 分割器の相応の設定調整によって、装置の設定されている入力電圧領域に対して 必要な電圧の逓昇ないし逓降が実現される。The stage divider containing amplifier v2 has one step in cooperation with the first stage divider. Controlled differently by switch S22. It is true that the amplifier stage v2 has the same potential. In a capacitive vacuum connected in parallel to the working resistor, Omitted. The tap between resistors R22 and R23 connects the slider switch. It is connected to the connection terminals grouped together on one side of the circuit S22, and this point is Corresponding to the increasing reduction in the amplification factor of amplifier v2, first the output of amplifier v1, then and the connection point of the two resistors R21 and R22, then the connection point of the two resistors R21 and R22. together with a parallel resistor forming a voltage divider leading to a reference potential. However, that Resistor R, which together with resistor R27 determines the amplification coefficient of operational amplifier V2, 23 takes out the input voltage. Depending on the selected amplification degree, resistors R22 and R2 The connection point with 3 is a series circuit formed from resistors R24, R25 and R26. Added to various taps. This consists of switches S1 and 821. For the configured input voltage range of the device, by adjusting the settings of the divider accordingly. The required voltage step-up or step-down is achieved.

高い帯域幅を有する信号を評価することが出来るように、出来るだけ高い標本化 周波数(サンプリングレート)を有する後置接続された並列AD変換器が使用さ れる。この所謂”フラッシュ変換器”は入力側において、並列接続された、基準 電圧分圧器を介して量子化される、高速のコンパレータチェーンによって形成さ れる。サンプリング時点において、コンノミレータのいずれかが(8ビツトの変 換器においては256のコンノミレータがおる)、その都度丁度基進電圧値を上 回っているかまたは下回っている信号の識別を引き受ける。これらコンノミレー タπ後置接続されているコーディング回路は、識別されたデジタル値を、例えば 8ビツト幅の2進符号において送出し、それは信号としてサンプリング周波数の タイミングにおいてAD変換器の出力9111にて取り出される。Sampling as high as possible so that signals with high bandwidth can be evaluated A post-connected parallel AD converter with the frequency (sampling rate) is used. It will be done. This so-called "flash converter" has a parallel-connected reference on the input side. formed by a fast comparator chain that is quantized via a voltage divider. It will be done. At the sampling time, if one of the connominators (8-bit change There are 256 connomitors in the converter), each time just increasing the base voltage value. Undertakes the identification of signals that are turning or falling. These Konomire A coding circuit, which is post-coupled with a It is transmitted in an 8-bit wide binary code, and it is transmitted as a signal at the sampling frequency. It is taken out at the output 9111 of the AD converter at the timing.

AD変換器によって発生されるデジタルデータは、後置接続されたマイクロコン ピュータのCPUによって制御される。8ビツトのCPUは、オン・i−yRA M 、ROMおよび発振器および直列インターフェイスを含んでいる。The digital data generated by the AD converter is transmitted to a microcomputer connected afterward. controlled by the computer's CPU. 8-bit CPU is on i-yRA M, includes ROM and oscillator and series interface.

CPUは、次の機能ヲ有する中央コンピュータとして用いられる。即ち、キーゼ ーtから入力さるすべての命令を内部または外部のプログラムメモリに格納され ているプログラムに相応して処理し、高速レジスタから供給された信号を読出し かつそれらを種々の規定に相応して評価し、換算し、メモリに格納し、別の信号 と比較し、分析を行いかつそれを最後に表示およびインターフェイスに相応して 画像スクリーンまたはグラフィックプロセッサ、プリンタまたは別のインターフ ェイスプロセッサにBUSを介して転送する。直流電圧補償および較正に対する データは、”Cal”で示されているメモリに格納される。ここには、ビット毎 の較Et−実現する表も含まれ°Cいる。The CPU is used as a central computer with the following functions: That is, Kiese All commands input from -t are stored in internal or external program memory. Processes the program according to the current program and reads the signal supplied from the high-speed register. and evaluate them according to various regulations, convert them, store them in memory and convert them into other signals. Compare and analyze and display it at the end and interface accordingly image screen or graphics processor, printer or another interface. transfer to the face processor via BUS. For DC voltage compensation and calibration Data is stored in the memory indicated by "Cal". Here, bit by bit Also included is a table that provides a comparison of Et-°C.

既述の回路装置において顕著であるのは、2段のスライドスイッチがその接点に 関して常時、切換えられるべき接点を有する電気素子に直接隣接していることで ある。スイッチの〜操作方向において連続する2つの段の接点り間に、基板上に 増幅器が設けられており、その際増・部器によって発生される空間距離は、スイ ッチの操作素子によって橋絡される。What is remarkable about the circuit device described above is that the two-stage slide switch has a contact point. directly adjacent to an electrical element whose contacts are to be switched at all times be. between the contacts of two consecutive stages in the direction of operation of the switch, on the board. An amplifier is provided, and the air distance generated by the amplifier is bridged by the operating element of the switch.

操作方向において分割器スイッチに、分割器スイッチとは無関係に−しかし構造 的・て(は相応に〜構成されている作動形式スイッチが前置接続されている。to the divider switch in the operating direction, independently of the divider switch - but the structure A correspondingly configured actuation type switch is connected upstream.

この形式の回路によって、空間的に最適な短い接続距離を有するオシログラフの 入力回路が構成され、その結果相互の信号干渉を僅かに抑えることが出来る。This type of circuit allows for spatially optimal oscillography with short connection distances. The input circuit is configured so that mutual signal interference can be suppressed to a small extent.

この回路は、たとえスライダスイッチがU字形の接点素子を備えた基板の外縁に 沿って作用するかまたは基板の中央領域に隣設して配設烙れてい象之゛じても、 殊ic2チャネルの対称形構成にも適している。外縁に沿った配設の場合更に次 の利点が得られる。即ち、2つのチャネルの減結合が効果的に実現され、その結 果殊に、2つのチャネルを分離する領域において例えば電流供給回路またはDA 変換の後に信号処理を実施するプロセッサのような、2つのチャネル増幅器に対 応配属している回路素子が配置されていれば、相互の信号干渉が実際に生じない ということである。This circuit works even if the slider switch is located on the outer edge of the board with U-shaped contact elements. Even if it acts along or is arranged adjacent to the central area of the substrate, It is also particularly suitable for symmetrical configurations of IC2 channels. For placement along the outer edge, further benefits. That is, the decoupling of the two channels is effectively realized, and the Particularly in the region separating the two channels, for example a current supply circuit or a DA For two channel amplifiers, such as processors that perform signal processing after conversion. If the circuit elements that correspond to each other are arranged, mutual signal interference will not actually occur. That's what it means.

それからこのような形式の構造によシー残シの素子が相応に小型化されていれば −1つの基板に完全なオシログラフ回路を配置することが可能になりかつ従って 著しく異なった振幅領域を有する電気的な入力信号を処理するための測定装置を 手の中に保持可能にするという重要な前提条件が成シ立つ。その際電2気的な回 路基板の大きさ−それが多層技術において構成されている時も一実質的にそこに 取り付は可能な導体路の数によって決められることを考慮しなければならない。Then, if the remaining elements of this type of structure were miniaturized accordingly, - It becomes possible to place a complete oscillographic circuit on one board and therefore Measuring device for processing electrical input signals with significantly different amplitude ranges The important prerequisite is that it can be held in the hand. At that time, an electric cycle The size of the circuit board - even when it is constructed in multilayer technology there is a substantial It must be taken into account that the mounting is determined by the number of possible conductor tracks.

従って本質的に構造上の配置によって、ともかく導体路の長さを短くするという 措置が講ぜられている時、実質的に寸法の低減が実現される。このような措置は 、装置のその他の特性にも良い影響を与える。というのは、損失および相互の信 号干渉が低減されるからである。このようにして、処理すべき信号の品質を改良 する別の要素が不要になり、このために全体として構造大きさの著しい低減が実 現される。Therefore, it is essential that the length of the conductor path be shortened by the structural arrangement. When measures are taken, a substantial reduction in size is achieved. Such measures , which also positively influences other properties of the device. Because loss and mutual trust This is because signal interference is reduced. In this way, the quality of the signal to be processed is improved This eliminates the need for separate elements, which results in a significant reduction in overall structural size. be revealed.

第2図には、これまで説′明してきた増幅器経路の他にデジタルオシロスコープ に所属する別の溝底群がブロック回路図の形で示されており、その際キー5−Y 。Figure 2 shows a digital oscilloscope in addition to the amplifier path explained so far. Another group of grooves belonging to is shown in block diagram form, with key 5-Y .

DA変換器(DAC)、メモリを有するプロセッサ(CPU)、較正装置(CA L )、AD変換器(ADC)およびLCD指示部からのデジタル信号は共通の BUSに接続される。相応のプリント基板の相対する側に配設されている、別の 増幅器/′分割器経路が同様に矩形のブロックT2によって示されている6素子 の配置は、図の上側の領域における表示とは鏡像的に行われる。スライダスイッ チ81.S21および322が基板の縁に配置されている場合、図面はシールP を表す、スイッチの接点の中心において沿って案内されている破線を中心に折り 畳んだものと考えられる。このようにして、両側に切換接点を備えた基板の縁に スイッチの接点を配置した場合の表示が可能になり、その際可動の接点要素は実 際の構造上の実施例に相応して8字ないしΩ形状である。DA converter (DAC), processor with memory (CPU), calibration device (CA L), digital signals from the AD converter (ADC) and LCD indicator are common. Connected to BUS. another, located on the opposite side of the corresponding printed circuit board. The 6-element amplifier/divider path is also indicated by the rectangular block T2. The arrangement is done in a mirror image of the representation in the upper area of the figure. Slider switch Chi81. If S21 and 322 are placed on the edge of the substrate, the drawing shows that the seal P Fold around the dashed line guided along the center of the switch contact, which represents It is thought to have been folded. In this way, the edge of the board with switching contacts on both sides It is now possible to display the position of the switch contacts, where the movable contact elements are Depending on the particular constructional embodiment, it has a figure 8 or Ω shape.

第3図には、較正装置の実施例が詳しく示されている。FIG. 3 shows an embodiment of the calibration device in more detail.

測定作動期間中、測定入力側301から切換スイッチ302を介して入力信号が アナログ処理部において切換可能な抵抗を有するレベル整合部303を介して後 置接続されている演算増幅器回路304、かつAD変換器(ADC)e介して処 理および指示部306に達し、そこで検出されたアナログ測定値の指示がデジタ ル手段を用いて行われる。During the measurement operation period, an input signal is input from the measurement input side 301 via the changeover switch 302. In the analog processing section, a level matching section 303 having a switchable resistance is used. Processing is performed via an operational amplifier circuit 304 connected to the The control and indication unit 306 receives an indication of the analog measurement value detected there. This is done using manual means.

演算増幅器304は、ポテンショメータ式の接続において増幅度を決める抵抗R 301およびR302を有し、その際切換手段303は有利には抵抗R301に 接続されるかないし先に説明したように、この値自体を変化する。The operational amplifier 304 has a resistor R that determines the degree of amplification in a potentiometer type connection. 301 and R302, the switching means 303 preferably being connected to the resistor R301. If it is connected or not, this value itself changes as explained above.

このアナログ処理経路における処理誤差を補償するために、それらが直流電圧ま たは直線誤差に基〈場合に限って、個別測定領域に対して規則的に較正が実施さ れる。この較正は、個別測定サイクルの間において行われかつ系によって相応に 発生される信号°スタート”によって開始される。較正は、領域選択スイッチ3 07によって設定調整される測定領域に対してその都鹿行われ、その際領域測定 スイッチは切換部(ブロック308)i能動化するデジタル信号を送出し、この 信号によりブロック303に含まれている個別抵抗が、演算増幅器304を介し てアナログ信号が所望の信号レベルに相応して制御されるように、設定される。To compensate for processing errors in this analog processing path, they are based on linearity error or linearity error. It will be done. This calibration is carried out between individual measurement cycles and adjusted accordingly by the system. Calibration is initiated by the signal °start" which is generated.The calibration is started by 07 is carried out on the measurement area set and adjusted, and at that time the area measurement The switch sends out a digital signal that activates the switching section (block 308). The signal causes the individual resistors included in block 303 to settings are made so that the analog signal is controlled according to the desired signal level.

領域選択ブロック307の出力信号は同時に、RAM309のデジタルアドレス 指定を行う。そこでRAMは、所望の較正の方向において補償作用をする補正値 をデジタルの形において検出する。領域選択スイッチの出力信号はその都度RA M309における領域のアドレスを指定する。その際この信号は、全体のアドレ ス指定の上位のビットを含んでいる。At the same time, the output signal of the area selection block 307 is the digital address of the RAM 309. Specify. The RAM then stores correction values that act as a compensation in the direction of the desired calibration. is detected in digital form. The output signal of the area selection switch is RA each time. Specify the address of the area in M309. In this case, this signal Contains the high-order bits of the address specification.

RAMのアドレス指定された記憶場所に含まれているデジタル信号は、DA変換 器310に供給される。AD変換器のアナログ信号は抵抗を介して演算増幅器3 04の仮想の7一ス点に供給される。従って重要な利点として、補正値が常時そ の都度相対的な誤差にのみ相応しかつ選択された領域には無関係であると、いう 利点が生じる。このようにして、RAM3091C記憶されているデジタル値を 含む情報が最適に利用される。The digital signal contained in the addressed memory location of RAM is converted from digital to analog. 310. The analog signal of the AD converter is sent to the operational amplifier 3 via a resistor. 04 is supplied to the virtual 7th point. Therefore, an important advantage is that the correction value is always available. corresponds only to relative errors in each case and is independent of the selected region. Benefits accrue. In this way, the digital values stored in RAM3091C are The information it contains is used optimally.

更に、相対的な偏差に関する直接的な表示が可能になる。Furthermore, a direct indication of relative deviations is possible.

始される。計数器311の出力゛000”は、−HIGH”状態においてAND ゲート3120反転入力側を介してその別の入力側およびORゲート313に介 L”rそ(1’)クロック入力側にローrされる信号を遮断する。入力側°スタ ート”を介して能動化された場合、計数器は状態”001”にセットされ、その 結果相応の出力側における信号は、状態−LOW”に移行する。will be started. The output ``000'' of the counter 311 is ANDed in the -HIGH'' state. via the inverting input side of gate 3120 to its other input side and to OR gate 313. L”r (1’) Cuts off the low signal to the clock input side. If activated via the As a result, the signal at the corresponding output shifts to the state -LOW.

これにより、スイッチ302は切換えられて、アナロ発 グ処理経路はレベル返生器314の出力信号と接続される。レベル発生器は、全 体の測定領域にわたって延在する信号を段階的に発生する。その限りにおいてレ ベル発生器304は同様、領域選択ブロック307のデジタル出力信号によって 制御される。計数器の出力側に現れる信号゛000″はインバータ315を介し て切換スイッチ302のみならず、ANDゲート316にも達する。このゲート は、発振器317のクロック信号を別の計数器318に通過させる。この計数器 318の出力信号は一方においてRAM309の入力側に転送されかつ必要に応 じて相応の信号に基いて書き込まれるかないしマルチプレクサ319に転送され る。マルチプレクサは相応の制御入力側を介して作動状態“較正する”において 相応のデジタル信号ヲDA変換器310Vc通過させる。この変換器は、既述の 補償信号を発生する。計数器318は、初期信号状態から、AD変換器305か ら別のマルチプレクサ320を介して零検知器321に導かれる信号が値零”を 指示するまでの間、引き続き計数する。As a result, the switch 302 is switched and the analog signal is output. The processing path is connected to the output signal of the level generator 314. The level generator A signal is generated in stages that extends over the measurement area of the body. To that extent, the record The bell generator 304 is similarly driven by the digital output signal of the region selection block 307. controlled. The signal “000” appearing on the output side of the counter is passed through the inverter 315. The signal reaches not only the selector switch 302 but also the AND gate 316. this gate passes the clock signal of oscillator 317 to another counter 318 . this counter The output signal of 318 is transferred to the input side of RAM 309 on the one hand and is processed as required. is written or forwarded to multiplexer 319 based on the corresponding signal. Ru. The multiplexer is activated in the operating state "Calibrate" via the corresponding control input. The corresponding digital signal is passed through a DA converter 310Vc. This converter is Generate a compensation signal. Counter 318 determines whether AD converter 305 or When the signal is led to the zero detector 321 via another multiplexer 320, Continue counting until instructed to do so.

マルチプレクサ320は、較正状態においてこの零検知器321に接続され、一 方測定作動時においてAD変換器の出力信号は指示部306に転送される。。A multiplexer 320 is connected to this zero detector 321 in the calibration state and During the measurement operation, the output signal of the AD converter is transferred to the instruction section 306. .

DA変換器は、出力信号°零”が、DA変換器を制御するデジタル値の領域のほ ぼ中央にあるように、設定されている。従って計数器318は、その動作サイク ルの期間中、負から正の値の組み合わせ電圧を発生する。正しり指示値が実行さ れたことを指示する、零検知器の出力信号°零”が、計数器318を停止しかつ −p素子323を介して遅延されるノξルスを用いて−RAM309の入力側° 記憶する”を介して、計数器の達せられた値がRAMのアドレス指定された記憶 場所に固定されるようにする。レベル発生器314から送出される、第1の値と は値°零”であるので、この場合最初、零点補償に対して必要な、DA変換器3 10の設定調整が保持されている。D素子323の出力側における信号が、入力 側°リセット”を介して計数器318をリセットしかつ計数器311のクロック 入力側を介してこの計数器を値1だけ進める。これによシ、レベル発生器314 は第1の段にセットされるので、この発生器は最大入力信号の所定の分数部分の アナログ信号を送出する。The DA converter has an output signal “0” that is almost within the digital value range that controls the DA converter. It is set so that it is centered. Therefore, the counter 318 calculates its operating cycle. generates a combination voltage of negative to positive value during the cycle. Correct indication value is executed. The output signal of the zero detector, indicating that the zero has occurred, stops the counter 318 and -The input side of the RAM 309 is ”, the reached value of the counter is stored in the addressed memory of the RAM. Be fixed in place. a first value sent from the level generator 314; is the value "0", so in this case, first, the DA converter 3 required for zero point compensation is Ten setting adjustments are retained. The signal on the output side of the D element 323 is the input Reset the counter 318 via ``Reset'' and reset the counter 311 clock. This counter is advanced by the value 1 via the input. In addition, the level generator 314 is set in the first stage so that the generator generates a predetermined fractional portion of the maximum input signal. Send an analog signal.

その際その最終計数状態は、当該の測定領域の最大入力信号値に相応する。更に この計数器の出力信号はRAM309に達しかつそこでアドレスの下位のビット 定形医し、その結果計数器311の状態が進むに従ってRAMの中間値を通過す る。更に、デジタル零検に達する値から引き算される。これにより零検知器は、 両方の値が等しくなる−即ちAD変換器の出力信号が予測値に相応する−や否や 、出力信号を送出する。The final counting state then corresponds to the maximum input signal value of the measurement range in question. Furthermore The output signal of this counter reaches RAM 309 and there the lower bits of the address As a result, as the state of the counter 311 progresses, the intermediate value of the RAM is passed through. Ru. Furthermore, it is subtracted from the value that reaches the digital zero detection. As a result, the zero detector becomes As soon as both values are equal, i.e. the output signal of the AD converter corresponds to the predicted value. , sends out an output signal.

このようにして、所定の測定領域が画素毎に走査されかつ補正表がRAM309 に格納され、その結果アナログ区間の伝送領域が、測定作動時においてRAM3 09から発生される補正信号によって直線化される。In this way, the predetermined measurement area is scanned pixel by pixel, and the correction table is stored in the RAM 309. As a result, the transmission area of the analog section is stored in RAM3 during measurement operation. It is linearized by a correction signal generated from 09.

RAM309の下位のピットが、相応に設定調整されたマルチプレクサ322に よって測定作動時においてAD変換器305の出力信号によってアドレス指定さ れ、その結果補正値の検出は測定値自体によって行われる。複数の測定サイクル の後設定された値が指示される。というのは、測定値は、補正値によって必要に 応じて引き続き変化するからである。The lower pit of RAM 309 is connected to a multiplexer 322 whose settings are adjusted accordingly. Therefore, during measurement operation, the address is specified by the output signal of the AD converter 305. The detection of the correction value then takes place via the measured value itself. Multiple measurement cycles After , the set value is indicated. This is because the measured value is This is because it will continue to change depending on the situation.

本発明の別の実施例によれば、零点補正のみがDA変換器310を介して実施さ れかつその都度の測定領域に対して維持され、一方RAM309に格納されてい る別のめられた補正値は、DA変換器310の出力信号の変換に関わらず、直接 指示部306に再現された値を算術的に訂正し、その際測定領域に相応してRA Mにアドレス指定された値の加算の際、記憶内容はその都ぼ更に算術的にデジタ ルに、領域選択部307の出力信号と論理結合される。According to another embodiment of the invention, only zero point correction is performed via the DA converter 310. and is maintained for each measurement area, while stored in RAM 309. The other incorrect correction value may be determined directly regardless of the conversion of the output signal of the DA converter 310. The values reproduced in the indicator 306 are arithmetically corrected, and the RA is then corrected in accordance with the measurement area. Upon addition of the values addressed to M, the memory contents are arithmetic and digital The signal is then logically combined with the output signal of the area selection section 307.

本発明は、その実施形態においてこれまで説明してきた有利な実施例に限定され ない。それどころか、基本的に別の形式の実施例においても説明してきた解決法 を使用した、多数の変形例が考えられる。The invention is not limited to the advantageous embodiments described so far in its embodiment. do not have. On the contrary, the solutions that have been described also in fundamentally different types of embodiments Many variations are possible using .

国際調を報告 、+1JIN:X To 1’ME 1NTERNATIONAL 5EARC HREPORT 0NUS−A−40342910S107/77 None填 1百の続き 95表人聞2−502631 (11)Report on international research , +1JIN:X To 1’ME 1NTERNATIONAL 5EARC HREPORT 0NUS-A-40342910S107/77 None 100 continuation 95 Table of Contents 2-502631 (11)

Claims (17)

【特許請求の範囲】[Claims] 1.レベル整合回路、例えば広帯幅オシロスコープと、増幅度が、信号入力側と 演算増幅器の反転入力側(仮想アース)との間の第1の抵抗並び前記演算増幅器 の反転入力側と信号出力側との間の第2の抵抗の比によつて決められる演算増幅 器とを備え、その際前記抵抗は場合に応じて複素抵抗である、信号処理装置にお いて、 第1の抵抗に対して少なくとも1つの並列抵抗が設けられており、該抵抗の第1 の接続端子は、信号入力側または第1の抵抗を形成する複数の部分抵抗の接続点 に接続されておりかつ第2の接続端子は、仮想アースを形成する、前記演算増幅 器の反転入力側と前記増幅器入力側に対する実際の基準電位との間において切換 可能であることを特徴とする信号処理装置。1. A level matching circuit, such as a wide-bandwidth oscilloscope, and amplification A first resistor lined up between the inverting input side (virtual ground) of the operational amplifier and the operational amplifier. an operational amplifier determined by the ratio of the second resistor between the inverting input side and the signal output side of the a signal processing device, wherein the resistor is optionally a complex resistor. There, at least one parallel resistor is provided to the first resistor; The connecting terminal is the signal input side or the connecting point of multiple partial resistors forming the first resistor. the operational amplifier, the second connection terminal forming a virtual ground. switching between the inverting input of the amplifier and the actual reference potential for the input of the amplifier. A signal processing device characterized in that: 2.1つの固定抵抗が、並列接続によつて変化する第1の抵抗と、信号入力側に 対して直列に接続されている請求の範囲第1項記載の信号処理装置。2. One fixed resistor is connected to the first resistor, which changes by parallel connection, and the signal input side. 2. The signal processing device according to claim 1, wherein the signal processing device is connected in series to the signal processing device. 3.切換は、機械的または電気的なスイツチを用いて行われる請求の範囲第1項 または第2項に記載の信号処理装置。3. Claim 1, wherein the switching is performed using a mechanical or electrical switch. Or the signal processing device according to item 2. 4.切換は、集積されたアナログスイツチを用いて行われる請求の範囲第1項か ら第3項までのいずれか1項記載の信号処理装置。4. In claim 1, the switching is performed using an integrated analog switch. 3. The signal processing device according to any one of the above items. 5.複素抵抗の容量成分は、少なくとも1つのトリマコンデンサによつて形成さ れる請求の範囲第1項から第4項までのいずれか1項記載の複素抵抗を有する信 号処理装置。5. The capacitive component of the complex resistance is formed by at least one trimmer capacitor. A transistor having a complex resistance according to any one of claims 1 to 4, No. processing equipment. 6.レベル整合回路は、それぞれ切換可能な抵抗を有する1つの演算増幅器を含 んでいる、2つの連続する段から成つており、そのうちの第1の段が、高抵抗の 較正分割器を形成する請求の範囲第1項から第5項までのいずれか1項記載の信 号処理装置。6. The level matching circuit includes one operational amplifier, each with a switchable resistor. It consists of two successive stages, the first of which has a high resistance 5. A calibrator according to claim 1 forming a calibration divider. No. processing equipment. 7.抵抗の値は、10進のレベル整合ステツプ変化が、その都度1つの抵抗をそ れまでのレベル整合を決めていた抵抗に接続ないし遮断することで発生されるよ うに、選定されている請求の範囲第1項から第6項までのいずれか1項記載の信 号処理装置。7. The value of the resistor is such that each decimal level match step change causes one resistor to change. It is generated by connecting or cutting off the resistance that previously determined level matching. The belief set forth in any one of the selected claims 1 to 6 No. processing equipment. 8.少なくとも1つの増幅器、例えばレベル整合回路を有する、請求の範囲第1 項から第7項までのいずれか1項記載の信号処理装置に対する入力回路において 、 直流電圧をシフトするおよび/または伝送ウインドウ内の個別振幅値を補正する ための補償電流の供給は、ポテンシヨメータ式に接続形成された増幅器の加算点 としての仮想アースの回路点を介して行われることを特徴とする入力回路装置。8. Claim 1 comprising at least one amplifier, e.g. a level matching circuit. In the input circuit for the signal processing device according to any one of paragraphs 7 to 7, , Shifting the DC voltage and/or correcting individual amplitude values within the transmission window The supply of compensation current for the amplifier summing point is formed by connecting a potentiometer An input circuit device characterized in that the circuit is connected to a virtual ground through a circuit point. 9.加算点は、切換可能な電流分割器をレベル整合部に導く回路点と一致し、そ の除電流分割器の変化する分路は、前記加算点と増幅器入力側および出力側との 間で切換可能である請求の範囲第8項記載の入力回路。9. The summing point coincides with the circuit point leading the switchable current divider to the level matching section; The changing shunt of the current elimination divider is connected between the summing point and the amplifier input and output sides. 9. The input circuit according to claim 8, wherein the input circuit is switchable between. 10.給電は、増幅器の出力信号に依存し、DA変換された信号の帰還によつて 行われる請求の範囲第9項記載の入力回路。10. The power supply depends on the output signal of the amplifier and is fed back by the DA converted signal. 10. The input circuit according to claim 9. 11.帰還すべき信号の発生は、増幅器のアナログ出力信号の、前以て決められ たアナログ入力信号における同じく前以て決められたアナログ出力信号からの偏 差に対応しているデジタル信号から得られる、メモリに記憶されているデジタル 信号を用いて行われる請求の範囲第9項または第10項に記載の入力回路。11. The generation of the signal to be fed back is based on a predetermined distribution of the analog output signal of the amplifier. deviation of a predetermined analog input signal from the same predetermined analog output signal. The digital signal stored in memory obtained from the digital signal corresponding to the difference 11. The input circuit according to claim 9 or 10, wherein the input circuit is implemented using a signal. 12.増幅器の較正は、振幅としてみて設定された伝送領域にわたつて分布して いる、種々異なつた入力信号における種々の信号を帰還することによつて行われ る請求の範囲第11項記載の入力回路。12. Amplifier calibration is performed in terms of amplitude distributed over a set transmission region. This is done by feeding back different signals at different input signals. The input circuit according to claim 11. 13.帰還すべき信号を表すデジタル値は、メモリに記憶されかつ帰還すべき信 号は、記憶されたデジタル値からDA変換によつて得られる請求の範囲第9項か ら第12項までのいずれか1項記載の入力回路。13. A digital value representing the signal to be returned is stored in memory and is obtained from the stored digital value by DA conversion. 12. The input circuit according to any one of items 1 to 12. 14.メモリにおいて、デジタル値は、設定された入力信号領域をカバーする種 々の入力信号振幅に依存して、表の形式にアドレス指定可能に記憶されている請 求の範囲第13項記載の入力回路。14. In memory, the digital values are stored in a variety that covers the configured input signal region. Depending on the input signal amplitude of each The input circuit according to claim 13. 15.メモリは少なくとも間接的に、デジタル化された測定値によつてアドレス 指定され、その際アドレス指定されたメモリに格納されている値は、DA変換器 を介して加算点に供給される補正値または補正された値である請求の範囲第9項 から第14項までのいずれか1項記載の入力回路。15. The memory can be addressed, at least indirectly, by means of digitized measured values. The value specified and then stored in the addressed memory is transferred to the DA converter. Claim 9, which is a correction value or a corrected value supplied to the summing point via The input circuit according to any one of items 1 to 14. 16.較正は、選択された測定領域を表す信号を使用して行われ、その際種々異 なつた測定領域に対して求められたデジタル値は、種々異なつたメモリに記憶さ れる請求の範囲第9項から第15項までのいずれか1項記載の入力回路。16. Calibration is carried out using signals representative of the selected measurement area, with different The digital values determined for the measured area are stored in different memories. The input circuit according to any one of claims 9 to 15. 17.多段の増幅器における帰還は、増幅器段の1つの入力側−増幅器段の第1 段に対して行われる請求の範囲第9項から第16項までのいずれか1項記載の入 力回路。17. Feedback in a multi-stage amplifier is determined from the input of one of the amplifier stages to the first of the amplifier stages. The entry stated in any one of claims 9 to 16 made to the column power circuit.
JP50199986A 1985-03-27 1986-03-27 Signal processing device with level matching circuit Pending JPS62502631A (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE3511593.9 1985-03-27
DE19853511593 DE3511593A1 (en) 1985-03-27 1985-03-27 Signal-processing apparatus having a level-matching circuit which can be switched over
DE3511590.4 1985-03-27

Publications (1)

Publication Number Publication Date
JPS62502631A true JPS62502631A (en) 1987-10-08

Family

ID=6266807

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50199986A Pending JPS62502631A (en) 1985-03-27 1986-03-27 Signal processing device with level matching circuit

Country Status (2)

Country Link
JP (1) JPS62502631A (en)
DE (1) DE3511593A1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3813545A1 (en) * 1988-04-22 1989-11-02 Asea Brown Boveri Measuring range switch for the automatic setting of measuring ranges

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NO125362B (en) * 1970-12-16 1972-08-28 Nortronic As
DE2458319C3 (en) * 1974-12-10 1980-11-20 Hartmann & Braun Ag, 6000 Frankfurt Step rotary switch for an electrical multimeter
US4409540A (en) * 1981-09-28 1983-10-11 Dresser Industries, Inc. Active voltage divider
GB2116793B (en) * 1982-03-03 1986-01-29 Perkin Elmer Corp Variable gain amplifier

Also Published As

Publication number Publication date
DE3511593A1 (en) 1986-10-02

Similar Documents

Publication Publication Date Title
KR100508070B1 (en) Impedance detector circuit, impedance detector and method of impedance detection
KR0137086B1 (en) Resistor sensor input apparatus
US20080116880A1 (en) Harmonics measurement instrument with in-situ calibration
CN105259528B (en) A kind of the internal calibration circuit and calibration method of microwave power probe
US4803420A (en) Method of determining the position of the tap on a resistance teletransmitter
US4897599A (en) Signal processing device with a level adapter circuit
US7489122B2 (en) Method and device for measuring voltage
US4857827A (en) Electronic load for testing transformers
JP4849042B2 (en) Non-contact sensor
JPH02136754A (en) Method and apparatus for measuring fine electrical signal
EP0690565B1 (en) Common mode error correction for differential amplifiers
US4495413A (en) Process for calibrating ion-current amplifiers in mass spectrometers and mass spectrometer for carrying out the process
JPS6128084B2 (en)
CN107703357B (en) Gear calibration method and device of desk type universal meter and preceding stage attenuation circuit thereof
US4315211A (en) Preamplifier for voltage measuring instrument with non-interacting zero and span controls
AU695365B2 (en) Electrical apparatus with wide dynamic range for monitoring and protecting electric power systems
JPS62502631A (en) Signal processing device with level matching circuit
CA2055633C (en) Electrical measuring device having two connection configurations
JP4249448B2 (en) Capacitance meter calibration method, calibration standard capacity box, capacitance measurement method, capacitance measurement box and capacitance meter
JPH07286910A (en) Temperature converter
JP2001343401A (en) Electric current detector
US6977494B2 (en) Switchable impedance circuit for current sensing an electricity meter
JPS5866869A (en) Digital voltmeter
JP5851316B2 (en) Voltage detector
JP2994649B2 (en) Voltage applied current measuring device with automatic calibration function