JPS6232830B2 - - Google Patents
Info
- Publication number
- JPS6232830B2 JPS6232830B2 JP56066707A JP6670781A JPS6232830B2 JP S6232830 B2 JPS6232830 B2 JP S6232830B2 JP 56066707 A JP56066707 A JP 56066707A JP 6670781 A JP6670781 A JP 6670781A JP S6232830 B2 JPS6232830 B2 JP S6232830B2
- Authority
- JP
- Japan
- Prior art keywords
- control
- line
- command
- section
- word
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000012545 processing Methods 0.000 claims description 21
- 238000004891 communication Methods 0.000 claims description 6
- 238000012546 transfer Methods 0.000 description 19
- 238000010586 diagram Methods 0.000 description 8
- 230000004913 activation Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 3
- 238000013500 data storage Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
Description
【発明の詳細な説明】
本発明は、情報処理装置の装置間情報転送に適
する通信制御処理装置に関する。特に主記憶部ア
クセスに対する記憶保護に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a communication control processing device suitable for transferring information between information processing devices. In particular, it relates to memory protection against main memory access.
従来、この種の通信制御処理装置では、回線制
御共通部が回線制御に関するコマンドの実行処理
を一括して行つている。 Conventionally, in this type of communication control processing device, a line control common unit collectively executes commands related to line control.
しかし、この従来方式では回線制御共通部の固
定的なハードウエアの量が大きいので、少数回線
を制御するときには経済的ではなく、信頼性およ
び性能の面でも不利である。これを改良するため
マイクロコンピユータの発展にともない、回線制
御アダプタ部がコマンドの実行処理を行うものが
用いられるようになつた。これにより回線制御共
通部のハードウエアの量も減少し、その機能もコ
マンドの実行処理には、単なる主記憶部と回線制
御アダプタ部のコマンドおよびデータの転送パス
として作用するようになつた。しかし、回線制御
アダプタ部の誤動作時あるいは、上位ユニツトと
の制御時間のずれが生じた場合等でも回線制御共
通部は回線制御アダプタ部の指示にしたがつて動
作するのみで、誤つたデータを主記憶部から読出
したり、あるいは主記憶部に書込んだり、プログ
ラムあるいはデータを破壊することがある。 However, since this conventional method requires a large amount of fixed hardware in the line control common section, it is not economical when controlling a small number of lines, and is disadvantageous in terms of reliability and performance. To improve this, with the development of microcomputers, line control adapters whose line control adapters execute command processing have come into use. As a result, the amount of hardware in the line control common section has been reduced, and its function has come to function simply as a transfer path for commands and data between the main storage section and the line control adapter section for command execution processing. However, even if the line control adapter malfunctions or there is a control time lag with the host unit, the line control common unit only operates according to the instructions from the line control adapter, and the line control common unit only processes erroneous data. Reading from the storage unit or writing to the main storage unit may destroy the program or data.
本発明はこの点を改良するもので、回線制御共
通部が各回線対応にコマンドの実行中か否かを管
理することができ、コマンド実行中の場合のみ主
記憶部へのアクセスを許可し実行するように制御
することができる通信制御処理装置を提供するこ
とを目的とする。 The present invention improves this point by allowing the line control common unit to manage whether or not a command is being executed for each line, and allowing access to the main memory only when a command is being executed. It is an object of the present invention to provide a communication control processing device that can be controlled to perform the following operations.
本発明は、コマンドワードを格納することがで
きる主記憶部と、端末装置が接続された外部回線
を制御する複数の回線制御アダプタ部と、この回
線制御アダプタ部を共通に制御する回線制御共通
部とを備えた通信制御処理装置において、前記外
部回線対応にコマンド実行中か否かを記憶する手
段と、この手段の記憶内容により回線がコマンド
を実行中でないことが識別されるときにはこの回
線を制御する回線アダプタ部からの要求に基づく
主記憶部へのアクセスを抑止するように制御する
手段とを含むことを特徴とする。 The present invention includes a main storage section that can store command words, a plurality of line control adapter sections that control external lines to which terminal devices are connected, and a line control common section that commonly controls the line control adapter sections. a communication control processing device comprising: means for storing whether or not a command is being executed for the external line; and controlling the line when it is identified from the stored content of the means that the line is not executing a command. and control means for inhibiting access to the main storage unit based on a request from the line adapter unit.
本発明の一実施例を図面に基づいて説明する。
第１図は、一実施例の要部ブロツク構成図であ
る。主記憶部１には主記憶制御部２が接続されて
いる。この主記憶制御部２には処理部３が接続さ
れている。この主記憶制御部２および処理部３に
は回線制御共通部４が接続されている。この回線
制御共通部４には回線制御アダプタ部５１〜５o
がそれぞれ接続されている。この回線制御アダプ
タ部５１〜５oにはそれぞれ回線６がそれぞれ接
続されている。 An embodiment of the present invention will be described based on the drawings.
FIG. 1 is a block diagram of the main parts of one embodiment. A main memory controller 2 is connected to the main memory 1 . A processing section 3 is connected to this main memory control section 2 . A line control common section 4 is connected to the main memory control section 2 and the processing section 3. This line control common unit 4 includes line control adapter units 5 1 to 5 o
are connected to each other. A line 6 is connected to each of the line control adapter units 5 1 to 5 o .
第２図は、主記憶部１上のコマンドワード、ス
テータスワードの構成を示す図である。第２図
で、αはコマンドワード、α′はチエイン動作時
の次のコマンドワードをそれぞれ示す。 FIG. 2 is a diagram showing the structure of command words and status words on the main memory section 1. As shown in FIG. In FIG. 2, α represents a command word, and α' represents the next command word during chain operation.
第３図は、回線制御共通部４と回線制御アダプ
タ部５１〜５oとの間で転送される制御ワードを
示す図である。第３図でＡは回線制御アダプタ部
５１〜５o内の回線アドレスを示す。また第３図
でｃは制御情報を示し、第３図a1は起動、同図a2
はコマンド要求、同図a3はコマンド転送、同図a4
はデータ格納、同図a5はデータ要求、同図a6はデ
ータ転送、同図a7はステータスワード格納の制御
情報をそれぞれ示す。ここで、a5の制御情報ｃに
は要求するデータ長も含まれている。 FIG. 3 is a diagram showing control words transferred between the line control common section 4 and the line control adapter sections 5 1 to 5 o . In FIG. 3, A indicates a line address within the line control adapter units 5 1 to 5 o . In addition, c in Fig. 3 indicates control information, a 1 in Fig. 3 indicates activation, and a 2 in Fig. 3.
is a command request, a 3 in the same figure is a command transfer, a 4 in the same figure
indicates data storage, A5 in the same figure indicates data request, A6 in the same figure indicates data transfer, and A7 in the same figure indicates control information for status word storage, respectively. Here, the control information c of a5 also includes the requested data length.
このような回路構成で、外部回線６１〜６oを
制御するには、処理部３が第２図に示すコマンド
ワードを主記憶部１上に格納し、回線制御共通部
４に対して起動すべき回線アドレス、および主記
憶部１上のコマンドワードの格納アドレスを通知
するとともに起動指示を行う。回線制御共通部４
は処理部３から起動指示があると、起動すべき回
線アドレスが含まれる回線制御アダプタ部例えば
５１を選択し、第３図に示す制御ワードa1（起
動）を選択された回線制御アダプタ部５１へ転送
する。 In order to control the external lines 6 1 to 6 o with such a circuit configuration, the processing unit 3 stores the command word shown in FIG. It notifies the line address to be executed and the storage address of the command word on the main memory 1, and also issues a startup instruction. Line control common section 4
When receiving a startup instruction from the processing unit 3, it selects the line control adapter section containing the line address to be activated, for example 51 , and selects the control word a1 (activation) shown in FIG. 3 to the selected line control adapter section. 5 Transfer to 1 .
起動された回線６のアドレスを含む回線制御ア
ダプタ部５１はその後制御ワードa2（コマンド要
求）を発行し、制御ワードa3（コマンド転送）を
受けコマンドの実行に入る。コマンドの実行によ
りデータの送受に関連した制御ワードa4（データ
格納）、a5（データ要求）、a6（データ転送）が回
線制御アダプタ部５１と回線制御共通部４との間
でやりとりされる。コマンドの実行が終了する
と、制御ワードa7（ステータスワード格納）が回
線制御アダプタ部５１から回線制御共通部４へ転
送される。一連の動作が複数のコマンドワードで
指示される（チエイン動作）の場合でも、第３図
に示した制御ワードを回線制御アダプタ部５１と
回線制御共通部４との間で転送することにより実
現される。 The line control adapter unit 51 containing the address of the activated line 6 then issues a control word a 2 (command request), receives the control word a 3 (command transfer), and begins executing the command. By executing a command, control words a4 (data storage), a5 (data request), and a6 (data transfer) related to data transmission and reception are exchanged between the line control adapter section 51 and the line control common section 4. be done. When the execution of the command is completed, the control word a 7 (status word storage) is transferred from the line control adapter unit 51 to the line control common unit 4. Even when a series of operations is instructed by multiple command words (chain operation), this can be achieved by transferring the control words shown in FIG. 3 between the line control adapter section 51 and the line control common section 4. be done.
回線制御共通部４は起動時を除いてはすべて回
線制御アダプタ部５１から転送される制御ワード
により、その動作が決まる。例えば、コマンド要
求の制御ワードa2を受け付けた時は、制御ワード
a2で示されるコマンドアドレス（主記憶部１上の
コマンドワードのアドレスを示している）からコ
マンドワードを読出し、コマンド転送の制御ワー
ドa3を回線制御アダプタ部５１へ転送する。 The operation of the line control common unit 4 is determined by the control word transferred from the line control adapter unit 51 except at the time of startup. For example, when control word a 2 of a command request is received, the control word
The command word is read from the command address indicated by a2 (indicating the address of the command word on the main memory section 1), and the command transfer control word a3 is transferred to the line control adapter section 51 .
ここで、回線制御共通部４の特徴ある制御動作
を説明すると、回線制御共通部４は起動の制御ワ
ードa1を回線制御アダプタ部例えば５１に転送す
ると制御ワードa1に示す回線は実行中になつたこ
とを認識する。また、この回線からステータスワ
ード格納の制御ワードa7を受付け、かつその制御
ワードa7の制御情報ｃが特定の値であるときこの
回線は、実行中でなくなつたと認識する。回線制
御共通部４は各回線対応に実行中か否かを管理
し、回線制御アダプタ部５１からの制御ワードa2
〜a7の転送があつた時にこの制御ワードa2〜a7に
示される回線が実行中か否かを調べ、実行中であ
る場合は制御ワードで定まる方法で主記憶部１を
アクセスする。この回線が実行中でない場合には
不正な動作であり、その旨を処理部３へ報告する
とともに主記憶部１へのアクセスを抑止する。 Here, to explain the characteristic control operation of the line control common unit 4, when the line control common unit 4 transfers the startup control word a1 to the line control adapter unit, for example 51 , the line indicated by the control word a1 is running. Recognize what has become. Further, when a control word a7 storing a status word is accepted from this line, and the control information c of the control word a7 is a specific value, this line is recognized as being no longer in execution. The line control common unit 4 manages whether or not it is being executed for each line, and controls the control word a 2 from the line control adapter unit 51.
When the transfer of .about.a7 occurs, it is checked whether or not the line indicated by the control words a2 to a7 is being executed, and if it is being executed, the main storage section 1 is accessed by the method determined by the control word. If this line is not in operation, this is an illegal operation, and this fact is reported to the processing section 3 and access to the main storage section 1 is inhibited.
第４図は、回線制御共通部４の要部ブロツク構
成図である。第４図で、８は主記憶部１から主記
憶制御部２を介して読出したデータを保持するリ
ードレジスタ、９は主記憶部１のアクセスアドレ
スを保持するアドレスレジスタ、１０は主記憶制
御部２を介して主記憶部１へ書込むデータを保持
するライトレジスタ、１１は処理部３から起動時
に回線アドレスおよびコマンドアドレスが格納さ
れるコマンドレジスタ、１２は回線制御部アダプ
タ部５１〜５oへ転送する制御ワードを保持する
アウトレジスタ、１３は回線制御アダプタ部５１
〜５oからの制御ワードを保持するインレジス
タ、１４は制御ワード転送の動作中の回線アドレ
スを保持するラインアドレスレジスタ、１５は回
線対応に実行中か否かを記憶しているステータス
メモリ、１６は回線制御共通部４全体の制御を行
うコントロール部をそれぞれ示す。 FIG. 4 is a block diagram of main parts of the line control common section 4. As shown in FIG. In FIG. 4, 8 is a read register that holds data read from the main memory section 1 via the main memory control section 2, 9 is an address register that holds the access address of the main memory section 1, and 10 is a main memory control section. 2 is a write register that holds data to be written to the main storage unit 1 via 2; 11 is a command register in which a line address and command address are stored from the processing unit 3 at startup; 12 is a line control unit adapter unit 5 1 to 5 o Out register 13 holds the control word to be transferred to the line control adapter section 51
-5 In register that holds the control word from o ; 14 is a line address register that holds the line address during operation of control word transfer; 15 is a status memory that stores whether or not it is being executed for each line; 16 1A and 1B respectively indicate control units that control the entire line control common unit 4.
このような回路構成で、コントロール部１６
は、回線制御共通部４の状態および回線制御アダ
プタ部５１〜５oの選択、制御ワードの転送、処
理について制御し、処理部３からの起動指示がな
い場合は、複数の回線制御アダプタ部５１〜５o
の内順次１回の回線制御アダプタ部５１〜５oを
選択し（走査）、制御ワード転送の要求の有無を
調べ、制御ワード転送の要求があると制御ワード
の転送およびそれに付随する主記憶部１へのアク
セス等の制御を行う。ステータスメモリ１５は、
初期状態ではすべての回線が非実行中（実行中で
ない）を示す状態に設定されている。また、ライ
ンアドレスレジスタ１４は、起動の制御ワードa1
転送時にはコマンドレジスタ１１の回線アドレス
の内容が格納され、走査による制御ワード転送時
には選択された回線制御アダプタ部５１〜５oの
番号と制御ワード中の回線アドレスＡの結合され
たものが格納される。 With such a circuit configuration, the control section 16
controls the state of the line control common unit 4, selection of line control adapter units 51 to 5o , transfer of control words, and processing, and if there is no activation instruction from the processing unit 3, multiple line control adapter units 5 1 ~ 5 o
The line control adapter units 5 1 to 5 o are selected (scanned) one time in sequence, and the presence or absence of a control word transfer request is checked. If there is a control word transfer request, the control word transfer and associated main memory are performed. Controls access to section 1, etc. The status memory 15 is
In the initial state, all lines are set to a state indicating that they are not running (not running). The line address register 14 also contains the activation control word a 1
At the time of transfer, the contents of the line address of the command register 11 are stored, and at the time of control word transfer by scanning, the combination of the number of the selected line control adapter section 51 to 5o and the line address A in the control word is stored. Ru.
いま、処理部３からの起動指示時には、コマン
ドレジスタ１１で示される回線アドレスから、選
択すべき回線制御アダプタ部例えば５１が定まり
コントロール部１６は起動すべき回線制御アダプ
タ部５１を選択する。アウトレジスタ１２に回線
制御アダプタ部５１に転送すべき制御ワードa1
（起動）を設定し、回線制御アダプタ部５１へ制
御ワードa1を送出する。同時にラインアドレスレ
ジスタ１４で示されるステータスメモリ１５の１
エレメントを読出し、この読出内容からこの回線
が実行中でないことを調べた後、実行中の状態に
ステータスメモリ１５のエレメントを書替える。 Now, when the processing unit 3 issues an activation instruction, the line control adapter unit 51 to be selected is determined from the line address indicated in the command register 11, and the control unit 16 selects the line control adapter unit 51 to be activated. Control word a 1 to be transferred to line control adapter section 5 1 in out register 12
(startup) and sends the control word a1 to the line control adapter section 51 . 1 of the status memory 15 indicated by the line address register 14 at the same time.
After reading the element and checking from the read content that this line is not in progress, the element in the status memory 15 is rewritten to the state in which it is in progress.
また、回線制御アダプタ部５１〜５oを走査す
ることにより、コマンド要求の制御ワードa2がイ
ンレジスタ１３に転送された場合には、まずライ
ンアドレスレジスタ１４で示されるステータスメ
モリ１５の１エレメントを読出す。コントロール
部１６は、このエレメントの内容から回線が実行
中か非実行中かを調べる。非実行中である場合は
信号線１７で処理部３へその旨報告しこの制御ワ
ードa2に関する主記憶部１へのアクセスは、抑止
される。このエレメントが実行中である場合はイ
ンレジスタ１３に格納されている制御ワードのコ
マンドアドレスをアドレスレジスタ９にセツト
し、主記憶部１に主記憶制御部２を介して読出し
要求を行い、読出データがリードレジスタ８に格
納される。その後アウトレジスタ１２にコマンド
転送の制御ワードa3をセツトし、回線制御アダプ
タ部５１へ送出する。起動の制御ワードa1転送制
御以外は、他の制御ワードの転送時も同様に制御
されステータスメモリ１５の内容（実行中、非実
行中）が調べられ、非実行中の場合には、主記憶
部１へのアクセスが抑止される。 Furthermore, when the control word a 2 of the command request is transferred to the in-register 13 by scanning the line control adapter units 5 1 to 5 o , one element of the status memory 15 indicated by the line address register 14 is first transferred. Read out. The control unit 16 checks whether the line is in operation or not in operation based on the contents of this element. If it is not being executed, that fact is reported to the processing section 3 via the signal line 17, and access to the main storage section 1 regarding this control word a2 is inhibited. When this element is being executed, the command address of the control word stored in the in-register 13 is set in the address register 9, a read request is made to the main memory unit 1 via the main memory control unit 2, and the read data is is stored in the read register 8. Thereafter, a command transfer control word a3 is set in the out register 12 and sent to the line control adapter section 51 . Except for the control word A1 transfer control for startup, the transfer of other control words is controlled in the same way, and the contents of the status memory 15 (running, not running) are checked, and if not running, the main memory is Access to part 1 is inhibited.
また、ステータスワード格納の制御ワードa7の
処理時には、同様の手順でステータスメモリ１５
を調べた後、制御ワードa7の制御情報ｃが実行完
了を示している場合ステータスメモリ１５の対応
エレメントを非実行中とする。ステータスワード
格納の制御ワードa7処理に、制御情報ｃが実行完
了を示していない場合には、ステータスメモリ１
５の更新は行わない。これは、チエイン動作に対
する考慮である。 Also, when processing the control word a7 for status word storage, the status memory 15 is
After checking, if the control information c of the control word a7 indicates completion of execution, the corresponding element in the status memory 15 is set to non-execution. If control information c does not indicate completion of execution in control word a 7 processing for status word storage, status memory 1
5 will not be updated. This is a consideration for chain operation.
なお、チエイン動作については、ステータスメ
モリ１５の更新を制御ワードa7の制御情報ｃによ
らず、コマンド要求の制御ワードa2の回数と、ス
テータスワード格納の制御ワードa7の回数で制御
する方法もある。（チエイン動作時は、複数のコ
マンドワードを回線制御アダプタ部例えば５１が
必要とし、コマンドワードの先取りを許してい
る。）
以上説明したように本発明によれば、回線制御
共通部は回線対応にコマンド実行中か否かを管理
しコマンド実行中のみ、この回線からの、主記憶
部へのアクセスを許可するよう制御することとし
た。したがつて、回線制御アダプタ部の誤動作時
あるいは上位ユニツトとの制御時間のずれがある
場合にも誤つたデータを主記憶部から読出した
り、書込んだりすることを防止することができ、
主記憶部内のプログラムあるいはデータを破壊す
ることがない等の効果を有する。 Regarding the chain operation, there is a method in which the update of the status memory 15 is controlled not by the control information c of the control word a7 , but by the number of times of the control word a2 of command request and the number of times of the control word a7 of status word storage. There is also. (During chain operation, a plurality of command words are required by the line control adapter unit, for example, 51 , and the command words can be read in advance.) As explained above, according to the present invention, the line control common unit supports the line. We decided to control whether or not a command is currently being executed, and to allow access to the main memory from this line only while the command is being executed. Therefore, even if the line control adapter malfunctions or there is a lag in control time with the host unit, it is possible to prevent incorrect data from being read from or written to the main memory.
This has the advantage of not destroying programs or data in the main storage.
第１図は本発明一実施例の要部ブロツク構成
図。第２図はコマンドワード、ステータスワード
の構成図。第３図は制御ワードを示す図。第４図
は回線制御共通部の要部ブロツク構成図。
１……主記憶部、２……主記憶制御部、３……
処理部、４……回線制御共通部、５１〜５o……
回線制御アダプタ部、６……回線、８……リード
レジスタ、９……アドレスレジスタ、１０……ラ
イトレジスタ、１１……コマンドレジスタ、１２
……アウトレジスタ、１３……インレジスタ、１
４……ラインアドレスレジスタ、１５……ステー
タスメモリ、１６……コントロール部、１７……
信号線。
FIG. 1 is a block diagram of essential parts of an embodiment of the present invention. FIG. 2 is a configuration diagram of command words and status words. FIG. 3 is a diagram showing control words. FIG. 4 is a block diagram of the main parts of the line control common section. 1... Main memory unit, 2... Main memory control unit, 3...
Processing unit, 4... Line control common unit, 5 1 to 5 o ...
Line control adapter section, 6...Line, 8...Read register, 9...Address register, 10...Write register, 11...Command register, 12
...Out register, 13...In register, 1
4...Line address register, 15...Status memory, 16...Control section, 17...
Signal line.
Claims (1)
憶部と、端末装置が接続された外部回線を制御す
る複数の回線制御アダプタ部と、この回線制御ア
ダプタ部を共通に制御する回線制御共通部とを備
えた通信制御処理装置において、前記外部回線対
応にコマンドを実行中か否かを記憶する手段と、
この手段の記憶内容により回線がコマンドを実行
中でないことが識別されるときにはこの回線を制
御する回線制御アダプタ部からの要求に基づく主
記憶部へのアクセスを抑止するように制御する手
段とを含むことを特徴とする通信制御処理装置。1. A main storage unit that can store command words, a plurality of line control adapter units that control external lines to which terminal devices are connected, and a line control common unit that commonly controls these line control adapter units. means for storing whether or not a command is being executed for the external line in the communication control processing device;
means for controlling to inhibit access to the main storage unit based on a request from a line control adapter section that controls the line when it is determined that the line is not executing a command based on the memory content of the means. A communication control processing device characterized by:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56066707A JPS57182241A (en) | 1981-04-30 | 1981-04-30 | Communication controlling-processing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56066707A JPS57182241A (en) | 1981-04-30 | 1981-04-30 | Communication controlling-processing device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57182241A JPS57182241A (en) | 1982-11-10 |
| JPS6232830B2 true JPS6232830B2 (en) | 1987-07-16 |
Family
ID=13323666
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56066707A Granted JPS57182241A (en) | 1981-04-30 | 1981-04-30 | Communication controlling-processing device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57182241A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ES2405760T3 (en) | 2004-07-26 | 2013-06-03 | Honda Motor Co., Ltd. | Automatic throttle system for carburetor |
-
1981
- 1981-04-30 JP JP56066707A patent/JPS57182241A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57182241A (en) | 1982-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7234049B2 (en) | Computer system with NAND flash memory for booting and storage | |
| US7111134B2 (en) | Subsystem and subsystem processing method | |
| US5159671A (en) | Data transfer unit for small computer system with simultaneous transfer to two memories and error detection and rewrite to substitute address | |
| KR910005997B1 (en) | Apparatus and method for an operating system supervisor in a data processing system | |
| US20100169546A1 (en) | Flash memory access circuit | |
| EP0335812B1 (en) | Secondary processor initialization scheme | |
| US4956770A (en) | Method and device to execute two instruction sequences in an order determined in advance | |
| EP0287600B1 (en) | Method and device to execute two instruction sequences in an order determined in advance | |
| JPS6232830B2 (en) | ||
| JPS6319058A (en) | Memory device | |
| JPH11265283A (en) | Correction method for firmware in storage device, and storage device | |
| JP3131844B2 (en) | Terminal device and memory dump transfer method for terminal device | |
| JP2587468B2 (en) | Lock data setting device | |
| JPH11353120A (en) | Magnetic disk drive and backup method for write data | |
| JPS58154043A (en) | Information processor | |
| JPH0648453B2 (en) | Peripheral device initialization control method | |
| JPS6238746B2 (en) | ||
| JPH06139215A (en) | Controller with duplexed eeprom | |
| JPH0473177B2 (en) | ||
| JPS5987556A (en) | Parity check device | |
| JPS5985564A (en) | Disk controller | |
| JPH0315217B2 (en) | ||
| JPH0578052B2 (en) | ||
| JPS6226492B2 (en) | ||
| JPH0279151A (en) | Extension storage device |