JPS6230640U - - Google Patents

Description

【図面の簡単な説明】

第１図は本考案の一実施例を示すブロツク構成
図、第２図は第１図の回路動作を示すタイムチヤ
ートである。 １……サーマル型印字ヘツド、２……駆動回路
部、３……制御回路部、４……駆動電源、５……
印字手段用抵抗体、６……見本用抵抗体、７……
スイツチ回路、８……スイツチ回路、９……ＡＮ
Ｄゲート回路、１０……プログラマブルペリフエ
ラルインタフエース回路、１１……プログラマブ
ルタイマ／カウンタ回路、１２……ＣＰＵ、１３
……Ａ／Ｄコンバータ回路、１４〜１６……抵抗
器、１７〜２４……端子。

Claims (1)

【実用新案登録請求の範囲】
1. 印字範囲内に設けた印字手段用発熱素子として
   の複数の抵抗体を備えたサーマル型印字ヘツドと
   、複数の第１のスイツチ回路と該第１のスイツチ
   回路を開閉制御する複数のドツト情報信号の各々
   と印字クロツク信号との複数のゲート回路とを備
   えていて該ドツト情報信号と該印字クロツク信号
   はそれぞれ後記制御回路部に接続された駆動回路
   部と、ＣＰＵを中心としたマイクロコンピユータ
   システムにより構成されていて前記ドツト情報信
   号と前記印字クロツク信号とを制御する制御回路
   部と、駆動電源とにより構成されていて複数の印
   字手段用抵抗体と前記複数の第１のスイツチ回路
   とはそれぞれ前記駆動電源出力端子と接地間に直
   列に接続されているサーマル型印字ヘツド駆動装
   置において、前記印字手段用抵抗体と同一の特性
   を有し印字範囲外に設けた見本用発熱素子として
   の抵抗体を備えたことを含む前記サーマル型印字
   ヘツドと、第２のスイツチ回路を備えていて該第
   ２のスイツチ回路を開閉制御するサンプリングク
   ロツク信号は前記制御回路部に接続されたことを
   含む前記駆動回路部と、アナログ入力端子と基準
   電圧入力端子とを有するＡ／Ｄコンバータ回路を
   内蔵したＣＰＵを中心として前記抵抗体の抵抗値
   によつて定まる抵抗値を有する第１・第２及び第
   ３の抵抗器とを備えたマイクロコンピユータシス
   テムにより構成されていて前記サンプリングクロ
   ツク信号を制御することを含む前記制御回路部と
   、前記駆動電源とにより構成されており、前記見
   本用抵抗体と前記第２のスイツチ回路と前記第１
   の抵抗器とは前記駆動電源出力端子と接地間に直
   列に接続され、中間点は前記Ａ／Ｄコンバータ回
   路のアナログ入力端子に接続されており、前記第
   ２の抵抗器と前記第３の抵抗器とは前記駆動電源
   出力端子と接地間に直列に接続され、中間点は前
   記Ａ／Ｄコンバータ回路の基準電圧入力端子に接
   続されていることを含むことを特徴とするサーマ
   ル型印字ヘツド駆動装置。