JPS62297715A - High-resolution absolute value pulse coder - Google Patents

High-resolution absolute value pulse coder

Info

Publication number
JPS62297715A
JPS62297715A JP13918786A JP13918786A JPS62297715A JP S62297715 A JPS62297715 A JP S62297715A JP 13918786 A JP13918786 A JP 13918786A JP 13918786 A JP13918786 A JP 13918786A JP S62297715 A JPS62297715 A JP S62297715A
Authority
JP
Japan
Prior art keywords
increase
decrease
absolute value
signal
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13918786A
Other languages
Japanese (ja)
Inventor
Katsuo Kobari
小針 克夫
Yoshitaka Takekoshi
竹腰 吉孝
Mitsuyuki Taniguchi
満幸 谷口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fanuc Corp
Original Assignee
Fanuc Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fanuc Corp filed Critical Fanuc Corp
Priority to JP13918786A priority Critical patent/JPS62297715A/en
Publication of JPS62297715A publication Critical patent/JPS62297715A/en
Pending legal-status Critical Current

Links

Landscapes

  • Transmission And Conversion Of Sensor Element Output (AREA)

Abstract

PURPOSE:To improve the resolution by generating continuously a signal which indicates an increase or decrease having a period 1/N (N>1) that of a signal indicating the increase or decrease in value to be measured according to the increase or decrease in the value to be measured. CONSTITUTION:An increase/decrease detection part outputs the signal (a) which indicates the increase or decrease in the value to be measured every time the value to be measured reaches a specific discrete value. An absolute value counting part inputs and counts the signal (a) and stores its counted value. An interpolation signal generation part when inputting the signal (a) outputs continuously the signal (c) indicating the increase or decrease with the period 1/N (N>1) the period of the signal indicating the increase or decrease. A high- resolution absolute value counting part reads the stored value (b) out of the absolute value counting part and then inputs and counts the signal (c) in units 1/N units of the stored value (b), thereby outputting the sum of the both. Consequently, resolution which is almost N times is obtained.

Description

【発明の詳細な説明】 3、発明の詳細な説明 〔産業上の利用分野〕 本発明は、絶対値パルスコーダ、特に高分解能の絶対値
パルスコーダに関する。
Detailed Description of the Invention 3. Detailed Description of the Invention [Field of Industrial Application] The present invention relates to an absolute value pulse coder, and particularly to a high resolution absolute value pulse coder.

〔従来の技術、および、発明が解決しようとする問題点〕[Prior art and problems to be solved by the invention]

パルスコーダは主に数値制御(N C)等の移動物の精
密位置検出に用いられている。パルスコーダは一般に、
インクリメンタル形式のものとアブソリュート形式のも
のとがあるが、機構の簡単なインクリメンタル形式の機
構部を有し、実質的にアブソリュート形式のパルスコー
ダとして機能し得る絶対値パルスコーダが提案されてい
る(例えば、特願昭59−073868号、特願昭59
−073871号、特願昭59−073872号)。
Pulse coders are mainly used for precise position detection of moving objects, such as in numerical control (NC). Pulse coders are generally
There are incremental type and absolute type pulse coders, but an absolute value pulse coder has been proposed that has a simple incremental type mechanical part and can essentially function as an absolute type pulse coder (for example, a special Patent application No. 1983-073868, patent application No. 1983
-073871, Japanese Patent Application No. 59-073872).

第2図に、従来の絶対値パルスコーダ】の構成の概略を
示す。
FIG. 2 schematically shows the configuration of a conventional absolute value pulse coder.

検出部】1は第3図に示すように、a1測対象物の移動
に対応して回転する回転軸に固定され回転軸の回転と共
に回転する回転符号板111、該回転符号板をはさんで
対向的に設けられた発光素子112a、l12bおよび
受光素子113a、 113bを有している。回転符号
板111には円周に沿って透光部および遮光部が設けら
れており、回転符号板111の回転に伴って発光素子1
12a、 1I2bがらの射出光のうち回転符号板11
1の透光部を通過した光は、受光素子113a、ll3
bにおいて、90”位相のずれた人相およびB相信号と
なり、増巾器114a、114bを通して、90°位相
のずれた正弦波DA、D、として出力される。(第4図
(1)、  (2))ここでDA、DI各々の位相は、
該計測対象物の位置と1対1に対応している。回転符号
板1】1が正回転の場合は人相信号がB相信号より90
”進んでおり、逆回転の場合はA相信号がB相信号より
90”遅れている。(第4図(1)(2))  矩形パ
ルス発生回路12は、上記のDA、Dgを増巾し、矩形
パルスpA、p、として出力する。(第4図(1)絶対
値計数部13は、上記のPA、P■の位相差の正負によ
って、回転符号板111の回転方向、すなわち該計測対
象物の移動方向を検出し、該pA、pHの各々の立上り
、立下り毎に、回転符号板111が正回転の場合は計数
値を増加させ、逆回転の場合は計数値を減少させる。(
第4図(1)上記絶対値パルスコーダは、通常は数値制
御装置2の動作時に協働するから、数値制御装置2内の
電源から電源の供給を受ける。しかしながら数値制御装
置2を停止にすると電源も断となり、電源によっては該
パルスコーダは動作し得なくなる。
As shown in FIG. 3, the detection unit 1 includes a rotary code plate 111 that is fixed to a rotating shaft that rotates in response to the movement of the object to be measured, and rotates with the rotation of the rotating shaft; It has light emitting elements 112a, 112b and light receiving elements 113a, 113b which are provided oppositely. The rotation code plate 111 is provided with a light-transmitting part and a light-blocking part along the circumference, and as the rotation code plate 111 rotates, the light emitting element 1
Among the emitted light from 12a and 1I2b, the rotation code plate 11
The light that has passed through the transparent part 1 is transmitted to the light receiving element 113a, ll3.
At b, the human phase and B phase signals are generated with a 90° phase shift, and are output through amplifiers 114a and 114b as sine waves DA and D with a 90° phase shift. (Fig. 4 (1), (2)) Here, the phases of DA and DI are:
There is a one-to-one correspondence with the position of the object to be measured. Rotation code plate 1] If 1 is forward rotation, the human phase signal is 90% higher than the B phase signal.
In the case of reverse rotation, the A-phase signal lags the B-phase signal by 90''. (FIG. 4 (1) (2)) The rectangular pulse generation circuit 12 amplifies the above-mentioned DA and Dg and outputs them as rectangular pulses pA and p. (FIG. 4 (1) The absolute value counting unit 13 detects the rotational direction of the rotary code plate 111, that is, the moving direction of the measurement object, based on the sign of the phase difference between the above-mentioned PA and P■, At each rise and fall of pH, if the rotation code plate 111 is rotating in the forward direction, the count value is increased, and in the case of reverse rotation, the count value is decreased. (
FIG. 4(1) Since the absolute value pulse coder normally cooperates with the numerical control device 2 during operation, it receives power from the power source within the numerical control device 2. However, when the numerical control device 2 is stopped, the power is also cut off, and the pulse coder cannot operate depending on the power source.

ところが上記パルスコーダはアブソリュート形式の出力
信号を保証するため、電源の断によっても以前の状態を
絶対値計数部13に保持していなければならないばかり
でなく、数値制御装置2側停止中に移動物体が移動し回
転符号板111が回転した場合絶対値計数部13はその
移動に応じた値で計数値を更新しなければならない。こ
のため、電源と並列にバックアップ用のバッテリイ14
を設け、いずれかの電源が常時印加され、絶対値パルス
コーダとして作動し得るようにしている。
However, in order to guarantee output signals in absolute format, the above-mentioned pulse coder not only has to maintain the previous state in the absolute value counter 13 even if the power is turned off, but also requires that a moving object be detected while the numerical control device 2 is stopped. When the rotary code plate 111 moves and rotates, the absolute value counter 13 must update the count value with a value corresponding to the movement. For this reason, a backup battery 14 is connected in parallel with the power supply.
is provided so that one of the power sources is always applied, and it can operate as an absolute value pulse coder.

上述の従来の絶対値パルスコーダの分解能は、最高1μ
m程度であり、これ以上の高精度の計測は不可能であっ
た。
The resolution of the conventional absolute value pulse coder mentioned above is up to 1μ.
m, and measurement with higher precision than this was impossible.

本発明の目的は、従来の絶対値パルスコーダより一段高
い分解能を有する絶対値パルスコーダを提供することに
ある。
SUMMARY OF THE INVENTION An object of the present invention is to provide an absolute value pulse coder having a resolution that is one step higher than that of conventional absolute value pulse coders.

〔問題点を解決するための手段〕[Means for solving problems]

上述の目的を達成するために、本発明は、計測対象値の
増減に応じて、該計測対象値が、所定の離散的な値に達
する毎に、該計測対象値の増減を示す信号を出力する増
減検出部、 該増減検出部からの該増減を示す信号を計数し、記憶す
る絶対値計数部、 Nを1より大きい数として、該増減検出部からの該増減
を示す信号と対応して、該増減を示す信号の1/Nの周
期を有する増減を示す信号を連続的に発生する内挿信号
発生部、 該絶対値計数部の該記憶内容を読み出し、該読み出し終
了直後から該内挿信号発生部の出力信号を該記憶内容の
計数単位の1/Nの単位で計数して、両者の和を出力す
る高分解能絶対値計数部、を具備する、高分解能絶対値
パルスコーダを提供する。
In order to achieve the above object, the present invention outputs a signal indicating an increase or decrease in the measurement target value every time the measurement target value reaches a predetermined discrete value in accordance with the increase or decrease in the measurement target value. an increase/decrease detector that counts and stores signals indicating the increase/decrease from the increase/decrease detector; an absolute value counter that counts and stores signals indicating the increase/decrease from the increase/decrease detector; , an interpolation signal generation unit that continuously generates a signal indicating increase/decrease having a period of 1/N of the signal indicating increase/decrease, reads out the memory contents of the absolute value counting unit, and starts the interpolation immediately after the reading is finished. A high-resolution absolute value pulse coder is provided, which includes a high-resolution absolute value counting section that counts the output signal of a signal generation section in units of 1/N of the counting unit of the stored contents and outputs the sum of both.

〔作 用〕[For production]

本発明による高分解能絶対値パルスコーダの主な構成要
素と、それらの間の関係を第1図に示す。
FIG. 1 shows the main components of a high-resolution absolute value pulse coder according to the present invention and the relationships among them.

増減検出部は、計測対象値が、所定の離散的な値に達す
る毎に、該計測対象値の増減を示す信号aを出力する。
The increase/decrease detection section outputs a signal a indicating an increase/decrease in the measurement target value every time the measurement target value reaches a predetermined discrete value.

絶対値計数部は、該増減検出部からの該増減を示す信号
aを入力し、これを計数して記憶する。
The absolute value counting section inputs the signal a indicating the increase/decrease from the increase/decrease detecting section, counts and stores it.

内挿信号発生部は、該増減検出部からの該増減を示す信
号を入力すると、Nを1より大きい数として、該増減を
示す信号の周期の1/Nの周期を有する、増減を示す信
号Cを連続的に出力する。
When the interpolation signal generating section receives the signal indicating the increase/decrease from the increase/decrease detecting section, the interpolation signal generating section generates a signal indicating the increase/decrease having a period of 1/N of the period of the signal indicating the increase/decrease, where N is a number larger than 1. Output C continuously.

高分解能絶対値計数部は、該絶対値計数部の記憶値すを
読み出し、次に該内挿信号発生部の出力信号Cを入力し
て、該記憶値の単位の1/Nの単位で、計数し、両者の
和を出力する。
The high-resolution absolute value counting section reads out the stored value of the absolute value counting section, then inputs the output signal C of the interpolation signal generating section, and calculates the value in units of 1/N of the units of the stored values. Count and output the sum of both.

〔実施例〕〔Example〕

本発明の一実施例の構成を第5図に示す。1′で示す破
線内の部分は、第2図の1で示した、従来の絶対値パル
スコーダと基本的に同じである。
The configuration of one embodiment of the present invention is shown in FIG. The portion within the broken line indicated by 1' is basically the same as the conventional absolute value pulse coder indicated by 1 in FIG.

1′の中のABS  LS113’は、第2図における
絶対値計数部13に対応し、PA、P、で示される、位
相が90°ずれた2つの矩形パルス(第4図のPA、P
Iと同様)の立上り、立下り(増減を示す信号)を人力
して、PA、Ps両者の立上り、立下りを、該ABS 
 LSI13’内に具備するカウンタ(図示せず)にお
いて計数し、記憶する。該ABS  LS113’に数
値制御装置2′ (以下NCと略称する。)より、読み
出し命令が下されると、該ABS  LS113’は、
上記の記憶された計数データを、本実施例では、第6図
(1)に示すように4バイトに分けてPAτ。
The ABS LS 113' in 1' corresponds to the absolute value counting section 13 in FIG.
The rise and fall (signal indicating increase/decrease) of PA and Ps (same as I) are manually controlled, and the rise and fall of both PA and
It is counted and stored in a counter (not shown) provided in the LSI 13'. When the numerical control device 2' (hereinafter abbreviated as NC) issues a read command to the ABS LS 113', the ABS LS 113'
In this embodiment, the above stored count data is divided into 4 bytes and stored as PAτ as shown in FIG. 6(1).

Ps?+のラインを用いて、第5図に示すLSI(#2
) 4へ転送する。
Ps? Using the + line, connect the LSI (#2
) Transfer to 4.

ところが、一般に、上記の4バイト計数データ転送中に
も、該計測対象物は移動して、PA、PRの立上り、ま
たは立下りの形で、該ABSLS113’へ増減を示す
信号が入力される。このとき、該ABS  LS113
’は、その内部に、上記の計数値を記憶する部分とは別
に具備する、メモリ(図示せず)内に、該入力した各増
減を示す信号が有する情報(各PA、PIの立上り、立
下り、及びそれらの位相の前後関係)を蓄積する。
However, generally, even during the transfer of the 4-byte count data, the object to be measured moves, and a signal indicating an increase or decrease is input to the ABSLS 113' in the form of a rising or falling edge of PA or PR. At this time, the ABS LS113
' is provided internally in a memory (not shown) separate from the part that stores the above-mentioned count values, and stores information (rising, rising, rising, and the context of their phases).

前述の4バイトに分けた計数データ転送が終了すると、
該ABS  LS113’は、次に、上記のメモリ内に
畜積された、上記の情報を再び90”位相のずれた2つ
の矩形パルスの立りりおよび立下り(増減を示す信号)
の形で、ptto 、 pHoのラインより該LSI 
 (#2)4へ転送する。(第6図(2)) この転送中にも、一般に該計測対象物は移動して、PA
、pH17)立上り、立下りが、ABS  LSI13
’内の該メモリに畜積されるが、上記の転送速度の方が
、P A、  P aの入力の速度よりも、十分速いの
で、やがて該メモリ内に畜積された情報がすべて転送さ
れる。この時点で、該ABSLS I 13 ’からの
データ転送は終了する。
When the count data transfer divided into 4 bytes is completed,
The ABS LS 113' then converts the above information stored in the memory into the rising edge and falling edge (signal indicating increase/decrease) of two rectangular pulses with a phase shift of 90''.
In the form of ptto, pHo lines, the LSI
(#2) Transfer to 4. (Figure 6 (2)) During this transfer, the measurement target generally moves and the PA
, pH17) The rise and fall are ABS LSI13
However, since the above transfer speed is sufficiently faster than the input speed of P A and P a, eventually all the information stored in the memory will be transferred. Ru. At this point, data transfer from the ABSLS I 13' ends.

これ以降該ABS  LS113’は、次の読出し命令
を受取るまで、前述のカウンタでPA、pHの入力の計
数を続ける一方、PAOおよびPm’i5出力からは、
それぞれPaおよびP、の入力をそのまま出力する。(
第6図(3))また、ここで、第5図に示されているA
BS  LS113’からLSI(#2)4への他の出
力TRDTおよびCUNTは、上述の4バイト計数デー
タ転送および該メモリ内の畜積信号転送に関する制御信
号であって、第6図に示すように、TRDTは、上述の
4バイト計数データ転送の間「1」であって他の時期は
「0」であり、他方CUNTは、上述の4バイト計数デ
一タ転送開始時から後に続く該メモリ畜積信号の転送が
終了するまでの間「1」であって、他の時期は「0」で
ある。
From now on, the ABS LS 113' continues to count the inputs of PA and pH using the counter described above until it receives the next read command, while from the outputs of PAO and Pm'i5,
The inputs of Pa and P are output as they are. (
FIG. 6(3)) Also, here, A shown in FIG.
Other outputs TRDT and CUNT from the BS LS113' to the LSI (#2) 4 are control signals for the above-mentioned 4-byte counting data transfer and accumulation signal transfer in the memory, as shown in FIG. , TRDT is "1" during the above-mentioned 4-byte counting data transfer and is "0" at other times, while CUNT is "1" during the above-mentioned 4-byte counting data transfer, and CUNT is "1" during the above-mentioned 4-byte counting data transfer. It is "1" until the transfer of the product signal is completed, and is "0" at other times.

次に内挿回路3の機能を第7図に示す。第7図(1)お
よび(2)に示すように、本実施例において用いられる
内挿回路3は、90°位相のずれた2つの正弦波DA 
、  DB  (第3図に示す、検出部11′の出力で
、第4図に従来の絶対値パルスコーダについて示したも
のに同じ。)の波高値から、その時点での位相、および
、該計測対象値の増減の方向、すなわち、本実施例では
、計測対象物の移動の方向を検知して、第7図(1)お
よび(3)に示すような対応で、該DA、Dgの周期の
周期の−)に等しい位相だけ、DA、Dgが進行したと
き、(つまり、該位相の増加に対応する、Da、I)s
の波高値を検出したとき)、第7図(3)で示す、90
°位相のずれた2つの矩形パルス、FPa、FpHの立
上り、または立下りを1つ出力する。(ここで90°と
はF])a、FPuの周期を360°としたときのもの
である。)ここで、該FPAとFPIの位相の関係は、
P、とPgの位相の関係と同じになるようにする。
Next, the function of the interpolation circuit 3 is shown in FIG. As shown in FIGS. 7(1) and (2), the interpolation circuit 3 used in this embodiment uses two sine waves DA with a 90° phase shift.
, DB (the output of the detection unit 11' shown in Fig. 3, which is the same as that shown for the conventional absolute value pulse coder in Fig. 4), the phase at that point, and the measurement target. The direction of increase/decrease in value, that is, in this embodiment, the direction of movement of the measurement target is detected, and the period of the period of DA, Dg is determined in response as shown in FIG. 7 (1) and (3). When DA, Dg advances by a phase equal to -), (that is, corresponding to the increase in phase, Da, I)s
90 as shown in Figure 7 (3).
Outputs two phase-shifted rectangular pulses, one rising edge or one falling edge of FPa, FpH. (Here, 90° is F]) a, when the period of FPu is 360°. ) Here, the phase relationship between the FPA and FPI is:
The phase relationship between P and Pg should be the same.

従って、D、、DBに対応するPA、Pttのある立上
りまたは、立下りと次の立下りまたは立上りとの間で、
常にN個のFPA、FPIの立上り、立下りが出力され
る。すなわちFPA、FPIは、■ Ptt、Psの1/Nの周期を有する。
Therefore, between a certain rising edge or falling edge of PA and Ptt corresponding to D, DB and the next falling edge or rising edge,
The rising and falling edges of N FPA and FPI are always output. That is, FPA and FPI have a period of 1/N of Ptt and Ps.

前に従来の技術の説明で述べたように、DA、DIの位
相は、計測対象物の位置(一般に計測対象値)に1対l
に対応するので、上記の内挿回路3′の機能についての
説明から、該FPA、FPIの立上り、立下りが、従来
P、、Plの立上り、立下りに対応していた計測対象値
の間をN等分した値に対応して出力されることがわかる
As mentioned earlier in the explanation of the conventional technology, the phases of DA and DI are 1:1 relative to the position of the measurement object (generally the measurement object value).
Therefore, from the above explanation of the function of the interpolation circuit 3', it can be seen that the rise and fall of FPA and FPI are between the measurement target values that conventionally corresponded to the rise and fall of P, , Pl. It can be seen that the output corresponds to the value obtained by dividing the value into N equal parts.

また、これらの計測対象値のN等分された値は、入力正
弦波DA、DIの波高値を基に位相を求める上記の方法
により、Da、Dsの周期の変化、すなわち、該計測対
象値の変化速度に影響されない。
In addition, the values obtained by dividing these measurement target values into N equal parts are determined by the above method of determining the phase based on the peak values of the input sine waves DA and DI, and the changes in the periods of Da and Ds, that is, the measurement target values. is not affected by the rate of change of

ところで、本実施例における内挿回路3では、N=10
である。
By the way, in the interpolation circuit 3 in this embodiment, N=10
It is.

LSI  (#2)4は、前述の制御信号、T” RD
T=1.CUNT=1のときは、ABS  LS113
′よりPAOおよびPIIOとして出力される、前述の
4バイト計数データをそのままPAXおよびPBXより
出力し、ドライバ5を通して該数値制御装置2′へ送信
する。
LSI (#2) 4 is the aforementioned control signal, T”RD
T=1. When CUNT=1, ABS LS113
The above-mentioned 4-byte count data output as PAO and PIIO from PAX and PBX are output as they are from PAX and PBX, and sent to the numerical control device 2' through driver 5.

次に、TRDT=0.CUNT=1となったときのLS
I  (#2)4の入力PAτ、P80と出力P AX
 + P 1lllの関係を第8図に示す。
Next, TRDT=0. LS when CUNT=1
I (#2) 4 input PAτ, P80 and output PAX
+P 1llll relationship is shown in FIG.

P’Ao + P m?i’の増減を示す信号(位相が
90°ずれた2つの矩形波の立上り、立下りが入力され
ると、LSI  (#2)4は、第8図に示すように1
つの該増減を示す信号の入力に対して後述の数値制御装
置(NC)2’におけるNカウント(前述のように本実
施例では10カウント)に相当する、互いに90°位相
のずれた矩形パルスの立上り、立下りを送信する。
P'Ao + P m? When a signal indicating an increase/decrease in i' (rising and falling of two rectangular waves whose phases are shifted by 90 degrees) is input, LSI (#2) 4 outputs 1 as shown in FIG.
Rectangular pulses with a phase shift of 90° are generated corresponding to N counts (10 counts in this example as described above) in the numerical control device (NC) 2', which will be described later, in response to the input of signals indicating the increase and decrease. Send rising and falling signals.

次に、TRDT=0、CUNT=0となった状態では、
LSI  (#2)4は、第6図(3)においてrXJ
で、そして第9図(1)および(2)で、それぞれrX
J、rYJで示す、paoまたはPa1rの最初の矩形
波の立上りまたは立下りを入力した時点で、pAoとP
moのパルスの位相が、どちらが進んでいるかを検出し
て、PIGよりPAiの位相が進んでいるときには、第
9図(2)に示すように、まず、lOカウントに相当す
る、増減を示す信号(A相の位相がB相より90°進ん
だ2つの矩形パルスの立上り、立下り)をP AX +
 P IKとして出力し、次に、該P AO* P 8
0の最初の矩形波の立上りまたは立下り(第9図の「Y
」)に対応する出力以降の、該内挿回路3の出力FP、
Next, when TRDT=0 and CUNT=0,
LSI (#2) 4 is rXJ in FIG. 6 (3)
and in Figure 9 (1) and (2), rX
At the moment when the first rise or fall of the square wave of pao or Pa1r, indicated by J, rYJ, is input, pAo and P
It is detected which one of the mo pulses is leading in phase, and when the PAi phase is ahead of the PIG, as shown in FIG. (The rising and falling edges of two rectangular pulses in which the phase of A phase is 90° ahead of that of B phase) is P AX +
output as P IK, then the P AO* P 8
0 first rise or fall of the square wave (“Y” in Figure 9)
”), the output FP of the interpolation circuit 3 after the output corresponding to
.

FPIをそのまま、PAIl、P□として出力する。Output FPI as is as PAIl and P□.

逆にPAoまたはPmciの最初の矩形波の立上り、ま
たは立下りを入力してPAirよりPm?iの位相が進
んでいるとき(第6図(3)および第9図(1)のr 
X J)には、第9図(1)に示すように、該rXJO
点に対応する出力以降の、該内挿回路3の出力FPA、
FpHをそのまま、PAX、P□として出力する。
Conversely, input the rising or falling edge of the first rectangular wave of PAo or Pmci and calculate Pm? from PAir. When the phase of i is leading (r in Fig. 6 (3) and Fig. 9 (1)
As shown in FIG. 9 (1), the rXJO
The output FPA of the interpolation circuit 3 after the output corresponding to the point,
Output FpH as is as PAX, P□.

数値制御装置f(NC)2’は、ドライバ5を経由して
、上述のLSI(#2)4の出力を受信する。
The numerical control device f(NC) 2' receives the output of the above-mentioned LSI (#2) 4 via the driver 5.

NC2’では、まず最初に送られて来た4ハイドの計数
データを1μmの単位で読み込む。
NC2' first reads the 4-hyde count data sent in units of 1 μm.

NC2’では、上記の4バイトの計数データの読み込み
を終了すると、FAX、PBXとして、次に、前述のA
BS  LS113’のメモリ畜積信号に対応する、第
8図で示した、互いに90°位相のずれた2つの矩形波
が人力され、NC2’では、第8図に示すようにこれら
の2つのパルスの立上り、立下りを検出する毎に、B相
よりA相の位相が進んでいるときは、+IA相よりB相
の位相が進んでいるときは、−1とカウントする。なお
、このときNC2’では0.1μm単位で読み込む。゛
上記のABS  LSIの該メモリ畜積信号に対応する
信号の転送が終わると、LSI  (#2)4では、T
RDT=O,C0NT=0となったことに対応して第9
図で示すPAX、PIIXが送信されるが、NC2’で
は、引き続きこのpAx、Paxについても、上記の第
8図で示した信号の場合と同様にO,1μm単位で計数
する。
When NC2' finishes reading the 4-byte counting data, it then sends the above A as FAX and PBX.
Two rectangular waves with a phase shift of 90 degrees from each other, shown in FIG. 8, corresponding to the memory accumulation signal of BS LS113' are input manually, and NC2' outputs these two pulses as shown in FIG. Each time the rising or falling of is detected, if the A phase is ahead of the B phase, and if the B phase is ahead of the +IA phase, it is counted as -1. Note that at this time, the NC2' reads in units of 0.1 μm.゛When the transfer of the signal corresponding to the memory accumulation signal of the above ABS LSI is completed, in LSI (#2) 4, T
In response to RDT=O, C0NT=0, the ninth
Although PAX and PIIX shown in the figure are transmitted, the NC 2' continues to count these pAx and Pax in units of 0.1 μm as in the case of the signals shown in FIG. 8 above.

そして、NC2’において、これらの0.1μm単位の
計数値を先の1μm単位で読み込んだ4バイトの計数デ
ータに加算して、求める高分解能(0,1μm)絶対値
が得られる。
Then, in NC2', these count values in units of 0.1 μm are added to the 4-byte count data read in units of 1 μm earlier to obtain the desired high-resolution (0.1 μm) absolute value.

本実施例における高分解能パルスコーダは、その絶対値
パルスコーダ1′の部分に前に述べた従来の絶対値パル
スコーダ(第2図1)と同様のバソテリバソクアソプ1
4′を具備している(第5図1’)ので、NC電源を切
っても、1μm単位の計数データは、常に絶対値パルス
コーダ1′のABS  LS113’内のカウンタに保
持されているので、NC電源を一旦切って再度電源を入
れ位置測定を行う際にも、従来のインクリメンタル形式
のパルスコーダのように面倒な初期位置調整の必要がな
い。また、内挿回路3の説明で述べた理由により、計測
対象値の変化速度に影響されないという利点をも有して
いる。
The high-resolution pulse coder in this embodiment has a bathoteribus assop 1 in its absolute value pulse coder 1' portion, which is similar to the conventional absolute value pulse coder (FIG. 2 1) described above.
4' (Fig. 5 1'), even if the NC power is turned off, the count data in units of 1 μm is always held in the counter in the ABS LS 113' of the absolute value pulse coder 1'. Even when the NC power is turned off and then turned on again to measure the position, there is no need for troublesome initial position adjustment unlike in conventional incremental pulse coders. Furthermore, for the reason stated in the explanation of the interpolation circuit 3, it also has the advantage of not being affected by the rate of change of the value to be measured.

〔効 果〕〔effect〕

本発明による絶対値パルスコーダによれば、Nを1より
大きい数として、上記従来の絶対値パルスコーダに比較
してN倍の分解能を得ることができる。
According to the absolute value pulse coder according to the present invention, when N is a number larger than 1, it is possible to obtain a resolution N times higher than that of the above-mentioned conventional absolute value pulse coder.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、本発明による高分解能絶対値パルスコーダの
主な構成要素と、それらの間の関係を示す構成図、 第2図は、従来の絶対値バルスコーダの構成の概略を示
す図、 第3図は、第2図及び第5図の絶対値バルスコーダlお
よび1′の検出部11および11’の構成を示す図、 第4図は、第2図及び第5図の絶対値パルスコーダlお
よび1′における信号波形と計数の時期を示す図で、(
1)は、回転符号板が正方向に回転する場合、(2)は
、負方向に回転する場合について示す図、 第5図は、本発明の実施例における高分解能絶対値パル
スコーダの構成の概略を示す図、第6図は、第5図の構
成におけるABSLS113’からのデータ及び信号の
転送に関わる信号の時間的経過を示す図、 第7図は、第5図の高分解能絶対値バルスコーダにおけ
る内挿回路の機能をDA Dおの位相差が正の場合につ
いて示す図、 第8図は、本発明の第5図の実施例におけるLsl  
(#2)4が、ABS  LS113’から転送された
メモリ畜積信号の立上り又は立下りの入力毎に、次のN
Cでの10カウントに相当する信号を出力する様子の一
例を、(1)〜(4)ではB相よりA相の位相が進んで
いる場合について、(5)〜(8)ではA相よりB相の
位相が進んでいる場合について示す図、そして、 第9図は、第5図の実施例におけるLSI(#2)の、
4バイト計数データ転送、およびメモリ畜積信号転送終
了後の最初のPA’iiまたはPm’ii入力に対する
、出力FAXおよびP□を、(1)ではA相よりB相の
位相が進んでいる場合について、(2)では、B相より
A相の位相が進んでいる場合について示す図である。 (符号の説明) lおよび1′・・・絶対値パルスコーダ(分解能1μm
) 2および2′・・・数値制御装置(N C)3・・・内
挿回路 4・・・LSI(#2) 5・・・ドライバ 11および11′・・・検出部 12および12′・・・矩形パルス出力回路13・・・
絶対値計数部 13’・・・ABS  LSl 14および14′・・・バソテリバソクアソプ111・
・・回転符号板 112aおよび112b・・・発光素子113aおよび
113b・・・受光素子114aおよび114b・・・
増巾器 115・・・発光素子用電源 O−・増減を示す信号 b−m−絶対値計数データ信号 C−・aの増減を示す信号に対応して出力される。 aの信号の周期の1の周期を有する増減を示す信号列 第2図 (1) Bo:Ot「−m−(2) 椿1(5)FkC
,“0− (6) Fko:O−1f−10カウント 
          −10カウント(7)P、(11
,1〜、。−1−丁一一一第8図 手続補正書(自発) 昭和61年9月2′:/日 特許庁長官 黒 [JJ  明 雄 殿1、事件の表示 昭和61年特許願第139187号 2、発明の名称 高分解能絶対値パルスコーダ 3、補正をする者 事件との関係  特許出願人 名称 ファナック株式会社 4、代理人 住所 〒105東京都港区虎)門−丁目8番10号5、
補正の対象 図面(第8図) 6、補正の内容 図面(第8図)を別紙のとおり補正する。 7、添付書類の目録 補正図面(第8図)         1通(1)培o
−>7  (2)輸1 (5)PAQ=o     (6) FkQ:O−1r
(7) 、、、1(8)、1.o−t−一一第8図
FIG. 1 is a block diagram showing the main components of a high-resolution absolute value pulse coder according to the present invention and the relationship between them. FIG. 2 is a diagram showing an outline of the configuration of a conventional absolute value pulse coder. The figure shows the configuration of the detection units 11 and 11' of the absolute value pulse coders l and 1' in FIGS. 2 and 5, and FIG. 4 shows the configuration of the absolute value pulse coders l and 1 in FIGS. This is a diagram showing the signal waveform and counting timing at ′.
1) is a diagram showing the case when the rotary code plate rotates in the positive direction, and (2) is a diagram showing the case when the rotary code plate rotates in the negative direction. FIG. FIG. 6 is a diagram showing the time course of signals related to the transfer of data and signals from the ABSLS 113' in the configuration of FIG. 5, and FIG. FIG. 8 is a diagram showing the function of the interpolation circuit when the phase difference between DA and D is positive.
(#2) 4, every time the memory accumulation signal transferred from the ABS LS113' rises or falls, the next N
An example of how a signal corresponding to 10 counts in C is output is shown in (1) to (4) when the A phase is ahead of the B phase, and in (5) to (8) when the A phase is ahead of the A phase. A diagram showing the case where the B phase is advanced, and FIG. 9 shows the LSI (#2) in the embodiment of FIG.
Output FAX and P□ in response to the first PA'ii or Pm'ii input after 4-byte counting data transfer and memory accumulation signal transfer are completed. In (1), when phase B is ahead of phase A. (2) is a diagram showing a case where the phase of the A phase is ahead of the phase of the B phase. (Explanation of symbols) l and 1'... Absolute value pulse coder (resolution 1 μm
) 2 and 2'... Numerical control device (NC) 3... Interpolation circuit 4... LSI (#2) 5... Drivers 11 and 11'... Detection units 12 and 12'. ...Rectangular pulse output circuit 13...
Absolute value counting section 13'...ABS LSL14 and 14'...Basoteribasokuasop 111.
...Rotational code plates 112a and 112b...Light emitting elements 113a and 113b...Light receiving elements 114a and 114b...
Amplifier 115: Power supply for light emitting element O-, signal b-m indicating increase/decrease, absolute value count data signal C-, output in response to signal indicating increase/decrease a. Signal sequence showing an increase/decrease with a period of 1 of the period of the signal a (1) Bo:Ot"-m-(2) Tsubaki1(5)FkC
, “0- (6) Fko: O-1f-10 counts
-10 counts (7) P, (11
,1~,. -1-Douichiichi Figure 8 Procedural Amendment (Voluntary) September 2', 1985: / Japan Patent Office Commissioner Kuro [JJ Akio 1, Indication of Case 1986 Patent Application No. 139187 2, Name of the invention: High-resolution absolute value pulse coder 3, Relationship with the person making the amendment Patent applicant name: FANUC Co., Ltd. 4 Address of agent: 8-10-5, Toramon-chome, Minato-ku, Tokyo 105
Drawing to be amended (Figure 8) 6. Contents of amendment The drawing (Figure 8) will be amended as shown in the attached sheet. 7. Attached document inventory correction drawing (Figure 8) 1 copy (1) Culture o
->7 (2) Export 1 (5) PAQ=o (6) FkQ:O-1r
(7),,,1(8),1. ot-11 Figure 8

Claims (1)

【特許請求の範囲】 1、計測対象値の増減に応じて、該計測対象値が、所定
の離散的な値に達する毎に、該計測対象値の増減を示す
信号を出力する増減検出部、該増減検出部からの該増減
を示す信号を計数し、記憶する絶対値計数部、 Nを1より大きい数として、該増減検出部からの該増減
を示す信号と対応して、該増減を示す信号の1/Nの周
期を有する増減を示す信号を連続的に発生する内挿信号
発生部、 該絶対値計数部の該記憶内容を読み出し、該読み出し終
了直後から該内挿信号発生部の出力信号を該記憶内容の
計数単位の1/Nの単位で計数して、両者の和を出力す
る高分解能絶対値計数部、を具備する、高分解能絶対値
パルスコーダ。 2、該増減検出部が、該計測対象値に1対1に対応する
位相を有する正弦波を出力する部分を具備する、特許請
求の範囲第1項記載の高分解能絶対値パルスコーダ。 3、該内挿信号発生部が、該増減検出部内の正弦波出力
の位相を検出して、該位相が、該正弦波出力の周期の1
/4N進む毎に、該1/Nの周期を有する。増減を示す
信号を出力する特許請求の範囲第2項記載の高分解能絶
対値パルスコーダ。 4、該増減を示す信号が、位相のずれた2つの並行する
信号を具備し、該2つの信号の位相差の正負が該増減に
対応する、特許請求の範囲第1項。 第2項、または第3項記載の高分解能絶対値パルスコー
ダ。
[Claims] 1. An increase/decrease detection unit that outputs a signal indicating an increase/decrease in the measurement target value every time the measurement target value reaches a predetermined discrete value in accordance with the increase/decrease in the measurement target value; an absolute value counting unit that counts and stores the signal indicating the increase/decrease from the increase/decrease detector, where N is a number larger than 1, and indicates the increase/decrease in correspondence with the signal indicating the increase/decrease from the increase/decrease detector; An interpolation signal generation section that continuously generates a signal indicating an increase/decrease having a period of 1/N of the signal, reads out the memory contents of the absolute value counting section, and outputs the output of the interpolation signal generation section immediately after the reading is finished. A high-resolution absolute value pulse coder comprising a high-resolution absolute value counting section that counts signals in units of 1/N of the counting unit of the stored content and outputs the sum of both. 2. The high-resolution absolute value pulse coder according to claim 1, wherein the increase/decrease detection section includes a portion that outputs a sine wave having a phase corresponding one-to-one to the measurement target value. 3. The interpolation signal generation section detects the phase of the sine wave output in the increase/decrease detection section, and the phase is 1 of the period of the sine wave output.
Every time /4N advances, the period is 1/N. A high-resolution absolute value pulse coder according to claim 2, which outputs a signal indicating an increase or decrease. 4. Claim 1, wherein the signal indicating the increase/decrease comprises two parallel signals with a phase shift, and the positive/negative of the phase difference between the two signals corresponds to the increase/decrease. The high-resolution absolute value pulse coder according to item 2 or 3.
JP13918786A 1986-06-17 1986-06-17 High-resolution absolute value pulse coder Pending JPS62297715A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13918786A JPS62297715A (en) 1986-06-17 1986-06-17 High-resolution absolute value pulse coder

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13918786A JPS62297715A (en) 1986-06-17 1986-06-17 High-resolution absolute value pulse coder

Publications (1)

Publication Number Publication Date
JPS62297715A true JPS62297715A (en) 1987-12-24

Family

ID=15239580

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13918786A Pending JPS62297715A (en) 1986-06-17 1986-06-17 High-resolution absolute value pulse coder

Country Status (1)

Country Link
JP (1) JPS62297715A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH032621A (en) * 1989-05-31 1991-01-09 Japan Servo Co Ltd Absolute value encoder apparatus
WO2000052426A1 (en) * 1999-02-26 2000-09-08 Mitsubishi Denki Kabushiki Kaisha Absolute value encoder

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH032621A (en) * 1989-05-31 1991-01-09 Japan Servo Co Ltd Absolute value encoder apparatus
WO2000052426A1 (en) * 1999-02-26 2000-09-08 Mitsubishi Denki Kabushiki Kaisha Absolute value encoder
US6323786B1 (en) 1999-02-26 2001-11-27 Mitsubishi Denki Kabushiki Kaisha Absolute-value encoder device

Similar Documents

Publication Publication Date Title
US4050747A (en) Digital wheel speed circuit arranged to compensate for dimensional irregularities of sensor rotor member
EP2065682B1 (en) Angle-measuring device with an absolute-type disk capacitive sensor
GB2119592A (en) Pulse-counting method and apparatus
JPS63118903A (en) Pulse encoder
JPS62297715A (en) High-resolution absolute value pulse coder
JPS6213602B2 (en)
SE421727B (en) DEVICE FOR CONTINUOUS SADING OF A VARIOUSLY WIDE AREA VARIABLE FREQUENCY OF A HEAD GENERATOR AND DIGITAL CONTROL SYSTEM INCLUDING A SOUND DEVICE
JPS5967458A (en) Digital speed detection system
JPH0354363B2 (en)
US4095157A (en) Digital servomechanism control system
US3626247A (en) Angular velocity measurement apparatus
US4157507A (en) Electronic system for detecting direction of motion
JPS64612Y2 (en)
US3278928A (en) Position encoding apparatus
JPS60178302A (en) Position detector
JPH05188067A (en) Servo motor speed detecting device
ES414061A1 (en) Turbine speed controlling valve operation
SU769492A1 (en) Raster interpolator
JPH01212314A (en) Signal processing circuit of measuring device
JPH01250723A (en) Encoder
SU699535A1 (en) Shaft angular position-to-code converter
SU1288736A1 (en) Angular velocity-to-digital converter
JPS60218027A (en) Encoder
JPS62152016A (en) Industrial robot
SU1307340A1 (en) Instrument transducer of angular velocity