JPS62296635A - Data transmission system - Google Patents

Data transmission system

Info

Publication number
JPS62296635A
JPS62296635A JP61140533A JP14053386A JPS62296635A JP S62296635 A JPS62296635 A JP S62296635A JP 61140533 A JP61140533 A JP 61140533A JP 14053386 A JP14053386 A JP 14053386A JP S62296635 A JPS62296635 A JP S62296635A
Authority
JP
Japan
Prior art keywords
station
clock signal
data
relay station
interruption
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61140533A
Other languages
Japanese (ja)
Inventor
Yoshio Hamaguchi
濱口 芳夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61140533A priority Critical patent/JPS62296635A/en
Publication of JPS62296635A publication Critical patent/JPS62296635A/en
Pending legal-status Critical Current

Links

Landscapes

  • Dc Digital Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

PURPOSE:To decrease the restoration recovery time by generating a specific data corresponding to the interruption of a clock signal from a sending station by a relay station and sending the data to a reception station so as to discriminate it properly as to whether the interruption of the clock signal resides in the relay station or the sending station. CONSTITUTION:The encoder 20 of the relay station uses a shaped clock signal from a shaping circuit 17 to encode a data signal and sends the result to the reception station via a driver 21. On the other hand, if the clock signal 109 is interrupted, a clock signal interruption detecting circuit 16 sends a clock interruption detecting signal to a multiplexer 19. The multiplexer 19 selects a specific data inputted from a specific data generating circuit 18 in place of a data signal sent from the decoder 15 and sends the result to the reception station via the encoder 20 and the driver 21. Thus, the reception station discriminates it accurately as to whether the interruption of clock signal exists in the transmission station or the relay station.

Description

【発明の詳細な説明】 発明の詳細な説明 【産業上の利用分野〕 本発明はデータ伝送方式に関し、特に、中継局において
検出される送信局からのクロック信号断を、対応する受
信局に通知するように構成されるデータ伝送方式に関す
る。
[Detailed Description of the Invention] Detailed Description of the Invention [Field of Industrial Application] The present invention relates to a data transmission system, and in particular, to a method for notifying a corresponding receiving station of a clock signal disconnection from a transmitting station detected at a relay station. The present invention relates to a data transmission method configured to.

r従来の技術〕 従来、この種のデータ伝送方式においては、伝送スパン
に対応して送信局と受信局との間に中継局が設けられて
おり、送信局からのデータ信号は、前記中継局により中
継されて受信局に伝送されている。
rPrior Art] Conventionally, in this type of data transmission system, a relay station is provided between a transmitting station and a receiving station corresponding to a transmission span, and a data signal from the transmitting station is transmitted to the relay station. The signal is relayed by the receiver and transmitted to the receiving station.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上述した従来のデータ伝送方式においては、仮に送信局
における障害によりクロック信号断が生じても、受信局
においては勿論そのクロック信号断を検出して、前記送
信局における障害を識別することが不可能であり、また
、前記クロック信号断の障害が前記、送信局において発
生したのか、または中継局において発生したのか、の識
別もできないという欠点がある。
In the conventional data transmission system described above, even if a clock signal interruption occurs due to a failure at the transmitting station, it is of course impossible for the receiving station to detect the clock signal interruption and identify the failure at the transmitting station. Moreover, there is a drawback that it is not possible to identify whether the failure of the clock signal interruption occurred at the transmitting station or at the relay station.

(、問題点を解決するための手段〕 本発明のデータ伝送方式は、送信局、受信局におよび中
継局により形成されるデータ伝送系において、前記中継
局には、前記送信局から受信されるデータにおけるクロ
ック信号断を検出する手段と、前記クロック信号断に対
応して特定データを前記受信局に送出する手段と、を備
え、前記受信局には、前記中継局から受信されるデータ
におけるクロック信号断を検出する手段と、前記特定デ
ータの受信を検出する手段と、を備えて構成される。
(Means for Solving the Problems) The data transmission system of the present invention provides a data transmission system formed by a transmitting station, a receiving station, and a relay station, in which the relay station receives data from the transmitting station. means for detecting a clock signal disconnection in data; and means for transmitting specific data to the receiving station in response to the clock signal disconnection; The apparatus includes means for detecting signal interruption and means for detecting reception of the specific data.

〔実施例゛1 次に、本発明について図面を参照して説明する。[Example 1 Next, the present invention will be explained with reference to the drawings.

第1図は本発明によるデータ伝送系の一実施例のシステ
ム・ブロック図、第2図、第3図および第4図は、それ
ぞれ本実施例における送信局、受信局および中継局の要
部を示すブロック図である6第1図において、送信局1
から中継局2に対しては、データ信号101とクロック
信号102は、並列形態の形で別個に伝送されるが、中
継局2から受信局3に対しては、両信号は合体されて直
列形態の(データ信号十クロック信号)103として伝
送される。第2図に示されるように、送信局1において
は、データ信号およびクロック信号を含む並列送信デー
タ104は、並直列変換回路4において直列送信データ
105に変換され、エンコーダ5に入力される。エンコ
ーダ5においては、直列送信データ105はエンコード
され、データ信号106およびクロック信号1.07に
分蘭されて出力されて、それぞれドライハロおよび7を
介して中継局2に伝送される。
FIG. 1 is a system block diagram of an embodiment of a data transmission system according to the present invention, and FIGS. 2, 3, and 4 show the main parts of a transmitting station, a receiving station, and a relay station, respectively, in this embodiment. In FIG. 6, which is a block diagram shown in FIG.
From relay station 2 to relay station 2, data signal 101 and clock signal 102 are transmitted separately in parallel form, but from relay station 2 to receiving station 3, both signals are combined and transmitted in series form. (data signal + clock signal) 103. As shown in FIG. 2, in the transmitting station 1, parallel transmission data 104 including a data signal and a clock signal is converted into serial transmission data 105 in a parallel-to-serial conversion circuit 4, and is input to an encoder 5. In the encoder 5, the serial transmission data 105 is encoded, divided into a data signal 106 and a clock signal 1.07, output, and transmitted to the relay station 2 via the dry halo and 7, respectively.

第4図に示される中継局2においては、送信局1から分
離されて並列形態にて送られてくるデータ信号108お
よびクロック信号100は、それぞれレシーバ13およ
び14に入力され、それらのレシーバ出力は、データ信
号はデコーダ15に、クロック信号はデコーダ]5 ク
ロ・・P/侶号PIi1j!出回路16および整形回路
17に入力される。正常な状態においては、デコーダ1
5においてデータ信号はデコードされ、マルチプレクサ
19を介してエンコーダ20に入力される。エンコーダ
20においては、整形回路17より送られてくる整形さ
れたクロック信号を用いてデータ信号はエンコードされ
、ドライバ21を介してクロック信号とともに受信局3
に送られてくるクロック信号109が「断」の場合には
、クロック信号断検出回路16において「クロック信号
断−1が検出され、クロック断検出信号がマルチプレク
サ19に送られる。マルチプレクサ19においては、前
記クロック断検出信号の入力に対応して、デコーダ15
から送られてくるデータ信号の代りに、特定データ発生
回路18より入力される特定データが選択されて、エン
コーダ20およびドライバ21を介して受信局3に送出
される。
In the relay station 2 shown in FIG. 4, a data signal 108 and a clock signal 100, which are separated from the transmitting station 1 and sent in parallel, are input to receivers 13 and 14, respectively, and their receiver outputs are , the data signal is sent to the decoder 15, and the clock signal is sent to the decoder] 5 Kuro...P/Municipal PIi1j! It is input to an output circuit 16 and a shaping circuit 17. Under normal conditions, decoder 1
At 5, the data signal is decoded and input to an encoder 20 via a multiplexer 19. In the encoder 20, the data signal is encoded using the shaped clock signal sent from the shaping circuit 17, and sent to the receiving station 3 along with the clock signal via the driver 21.
When the clock signal 109 sent to is "OFF", the clock signal disconnection detection circuit 16 detects "clock signal disconnection -1", and the clock disconnection detection signal is sent to the multiplexer 19. In the multiplexer 19, In response to the input of the clock interruption detection signal, the decoder 15
Instead of the data signal sent from the specific data generating circuit 18, specific data input from the specific data generating circuit 18 is selected and sent to the receiving station 3 via the encoder 20 and driver 21.

第3図に示される受信局3においては、レシーバ8を介
して受信されるデータ信号およびクロック信号はデコー
ダ9に入力され、デコーダ9においてデータ信号108
とクロック信号109とに分離され、直並列変換回路1
1に送られる。直並列変換回路11においては、データ
信号108およびクロック信号109は並列形態の受信
データに変換され、所定の処理作用を介して出力される
In the receiving station 3 shown in FIG.
and a clock signal 109, and the serial/parallel conversion circuit 1
Sent to 1. In the serial-to-parallel conversion circuit 11, the data signal 108 and the clock signal 109 are converted into parallel received data, and outputted through a predetermined processing operation.

しかしながら、中継局2により受信局3にデータ+4!
を嘱 2′]、だ) が伝送される過程において「クロック信号断」となる場
合には、中継局2がら送られてくる筈のクロック信号の
抽出は不可能となり、デコーダ9には付随して設けられ
ているクロック信号断検出回1?1iIOにおいてrク
ロック信号断」が検出される。
However, relay station 2 sends data +4 to receiving station 3!
If the clock signal is interrupted during the transmission process, it becomes impossible to extract the clock signal that should have been sent from the relay station 2, and the decoder 9 In the clock signal disconnection detection circuit 1?1iIO provided at

また、送信局1から中継局2にデータが伝送される過程
における「クロック信号断」の場合においては、直並列
変換回路11に付随して設けられている特定データ検出
回路12において、中継局2の特定データ発生回路18
より出力される前記特定データが検出されて、[クロッ
ク信号断Jが認識される。すなわち、「クロック信号断
」の場合に、受信局3においては、その要因が送信局1
にあるのか、または中継局2にあるのがの識別を適確に
行うことができる。   ′ 〔発明の効果〕 以上説明したように、本発明は、中継局内に、送信局に
おけるクロック信号断に対応して特定データを生成して
受信局に送出するための特定データ発生手段を設けるこ
とにより、受信局において、ハ6一 クロック信号断が送信局によるものが、または中継局に
よるものかを適確に識別することができるという効果が
ある。この識別状態により、クロック信号断の障害時に
、障害要因の分別が促進され、復旧回復時間が短縮され
るという効果も期待される。
In addition, in the case of "clock signal disconnection" during the process of transmitting data from the transmitting station 1 to the relay station 2, the specific data detection circuit 12 provided in conjunction with the serial/parallel conversion circuit 11 detects the specific data generation circuit 18
The specific data output from the clock signal is detected, and the clock signal interruption is recognized. In other words, in the case of a "clock signal disconnection", the receiving station 3 knows that the cause is the transmitting station 1.
It is possible to accurately identify whether it is located at the relay station 2 or at the relay station 2. [Effects of the Invention] As explained above, the present invention provides specific data generation means in a relay station for generating specific data and transmitting it to a receiving station in response to a clock signal disconnection at a transmitting station. This has the effect that the receiving station can accurately identify whether the C61 clock signal interruption is caused by the transmitting station or the relay station. This identification state is expected to facilitate identification of the cause of the failure in the event of a failure due to clock signal interruption, and is also expected to shorten recovery time.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明によるデータ伝送系の一実施例のシステ
ム・ブロック図、第2図、第3図および第4図は、それ
ぞれ送信局、受信局および中継局の要部を示すブロック
図である。 図において、1・・・・・・送信局、2・・・・・・中
継局、3・・・・・・受信局、4・・・・・・並直列変
換回路、5.20・・・・・・エンコーダ、6.7.2
1・・・・・・ドライバ、8.13.14・・・・・・
レシーバ、9.15・・・・・・デコーダ、10.16
・・・・・・クロック信号断検出回路、11・・・・・
・直並列変換回路、12・・・・・・特定データ検出回
路、筋1図 筋2田
FIG. 1 is a system block diagram of an embodiment of a data transmission system according to the present invention, and FIGS. 2, 3, and 4 are block diagrams showing main parts of a transmitting station, a receiving station, and a relay station, respectively. be. In the figure, 1... transmitting station, 2... relay station, 3... receiving station, 4... parallel to serial conversion circuit, 5.20... ...Encoder, 6.7.2
1... Driver, 8.13.14...
Receiver, 9.15... Decoder, 10.16
...Clock signal disconnection detection circuit, 11...
・Serial-to-parallel conversion circuit, 12...Specific data detection circuit, line 1 diagram line 2 field

Claims (1)

【特許請求の範囲】[Claims] 送信局、受信局および中継局により形成されるデータ伝
送系において、前記中継局には、前記送信局から受信さ
れるデータにおけるクロック信号断を検出する手段と、
前記クロック信号断に対応して特定データを前記受信局
に送出する手段と、を備え、前記受信局には、前記中継
局から受信されるデータにおけるクロック信号断を検出
する手段と、前記特定データの受信を検出する手段と、
を備えることを特徴とするデータ伝送方式。
In a data transmission system formed by a transmitting station, a receiving station, and a relay station, the relay station includes means for detecting clock signal interruption in data received from the transmitting station;
means for transmitting specific data to the receiving station in response to the clock signal disconnection; the receiving station includes means for detecting a clock signal disconnection in data received from the relay station; means for detecting reception of the
A data transmission method characterized by comprising:
JP61140533A 1986-06-16 1986-06-16 Data transmission system Pending JPS62296635A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61140533A JPS62296635A (en) 1986-06-16 1986-06-16 Data transmission system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61140533A JPS62296635A (en) 1986-06-16 1986-06-16 Data transmission system

Publications (1)

Publication Number Publication Date
JPS62296635A true JPS62296635A (en) 1987-12-23

Family

ID=15270881

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61140533A Pending JPS62296635A (en) 1986-06-16 1986-06-16 Data transmission system

Country Status (1)

Country Link
JP (1) JPS62296635A (en)

Similar Documents

Publication Publication Date Title
EP0264879B1 (en) A fault detection signal transmission system
JPS62296635A (en) Data transmission system
JPS6278935A (en) Monitor system for repeating transmission line
JP2848229B2 (en) Receiver circuit
JPS5927647A (en) Data transmitter
JPH03112240A (en) Line fault detecting method
JPS58182342A (en) Controlling and processing device of loop line
JP2562140B2 (en) Wireless signal transmission system
JPS615645A (en) Data transmission method
JP2576539B2 (en) I / O signal monitoring circuit
JP2004104410A (en) Differential transmission line apparatus
JPS63278436A (en) Multi-frame synchronizing system
JPH10313328A (en) Communication system
JPH0234215B2 (en)
JPS61230451A (en) Data transmission system
JPH0443744A (en) Fault detection circuit
JPH11266282A (en) Complementary signal inverted connection correcting circuit
JPS59122279A (en) Facsimile device
JPS5991752A (en) Switching system of transmission speed
JPS5989053A (en) Synchronism error detector
JPH0685770A (en) Defect detection system for transmission standby circuit
JPH02174328A (en) Line control processor
JPH03136531A (en) Data transmission system
JPS592461A (en) Virtual synchronism preventing system
JPH05252207A (en) Data transfer system