JPS62295294A - 磁気バブルメモリ素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３、発明の詳細な説明 〔概　要〕 メジャーマイナ構成の磁気バブルメモリ素子であって、
各マイナループに対し複数個のレプリケートゲートとそ
れに対応した数の続出メジャラインとを設けることによ
り例えば情報の読み取りのためのアクセス時間を短かく
し、磁気バブルメモリ素子の高書度化を可能とする。

〔産業上の利用分野〕

本発明は電子計算装置等の記憶装置として用いられる磁
気バブルメモリ素子に関する。

磁気バブルメモリ素子は、例えばガドリニウム・ガリウ
ム・ガーネットの単結晶基板の上に液相エピタキシャル
成長法により磁性ガーネットの薄膜を形成し、その上°
にパーマロイ等の軟磁性薄、又はイオン注入法によりバ
ブル転送路を形成したものであり、ジェネレータにより
情報に従って発生させたバブルを転送路に導き、そのパ
ターンにバブルがある場合を“１”、ない場合を“０”
として情報を記憶させ、読み出しは、これをディテクタ
に逗いて読み出すようになっている。そしてこの情報の
書き込み、読み出しを迅速に行なうために情弗格給部を
多数のループに分けてメジャーマイナ構成とすることが
行なわれている。

〔従来の技術〕

第３図は従来のメジセーマイナ構成のテ５１気バブルメ
モリ素子を示す図である。これはジェネレータ４で情報
に従って発生されたバブルが書き込み用メジャーライン
１に送り出され、１ペ一ジ分が並んだときに、複数のマ
イナループ２　（第３図では１個のみ図示）にそれぞれ
接続されている書き込み機能部５　（スワップゲート又
はトランスファゲート）の−斉動作により各ループに転
送される。

１ペ一ジ分の書き込みが終れば次の１ペ一ジ分の情報が
前記の動作を繰返してマイナループに書き込まれる。読
み出しは、リード機能部（レプリケートゲート）６から
１ペ一ジ分の情報が一斉に読み出し用メジャーライン３
に送り出され、ディテクタ７で順次バブルの有無が検出
され情報が読み出されるようになっている。

〔発明が解決しようとする問題点〕

ところで磁気バブルメモリ素子で高密度化を達成スルに
は２つの方法がある。その一つはマイナループ数を増す
ことであり、他の一つは１マイナループのビット長を増
加させることである。しかし、前者はマイナループ数の
増加に伴なってそれだけゲートの数が増加し、その結果
ゲート抵抗が増加し消費電力が大きくなるという問題が
ある。

また後者ではビット長の増大に伴い情報の読み書きのた
めのアクセス時間が長くなるという欠点を有している。

本発明はこのような点に鑑みて創作されたもので、マイ
ナループ数を増加することなくかつアクセス時間を増大
させることなく簡易な構成で高密度化を実現することを
目的とする。

〔問題点を解決するための手段〕

上記の目的を達成するために本発明によれば各マイナル
ープに各々が夫々の続出メジャラインに接続される複数
個のレプリケートゲートが設けられる。

〔作　用〕

本発明では、各マイナループの情報を複数個のレプリケ
ートゲートで読み出すため読み出しに関しては、１個の
マイナルーブをレプリケートゲートの数に対応する数の
複数個のマイナループと見なすことができる。したがっ
てゲート電圧の増加やアクセス時間の増加を伴うことな
く高密度化を計ることができる。

〔実施例〕

以下、本発明の好ましい実施例につき説明する。

第１図に示す如く本発明によればｎ個の各マイナループ
２に対し、夫々複数個（図示実施例では２個）のレプリ
ケートゲート６（６Ａ、６Ｂ）が設けられ、各レプリケ
ートゲート６は各々の読み出し用メジャーライン３（３
Ａ、３Ｂ）を介して夫々のディテクタ７（７Ａ、７Ｂ）
に連結される。

このようにすることによりバブルＢが例えばライナルー
プ２内の図示の位置にあると仮定すると従来はレプリケ
ートゲート６Ａのみから読み出し用メジャーライン３Ａ
に送られていたものを本発明によればレプリケートゲー
ト６Ｂからメジャーライン３Ｂに送られるのでその読み
出し用アクセス時間が大幅に短縮される。

このアクセス時間はレプリケートゲート６の数を増やす
程短縮されるということは電力ｑされよう。

何となればバブルは最も近接したレプリケートゲートか
ら転出されるからである。従って、各々マイナループの
ビット長を従来と同一とすれば読みリケードゲートの数
）になり、またアクセス時間を従来と同一とすれば各マ
イナループのビット長あるいはループ数を最大限ｍ倍し
たものに相当する。この関係は第２図と第４，５図とを
比較すれば一層明瞭となる。

第２図は第１図の配置構造を簡略化して示すもので、ア
クセス時間りを従来と同一にし、各マイナループのビッ
ト長を従来よりも２倍にして全ビット数を従来の２倍（
２ｎａ）にした場合を示す。

スワップゲート５は従来と同様に各マイナル−１２に対
し１個ずつ設けられるので全体ではｎ個である。但し本
発明によればレプリケートゲート６は上述の如く各マイ
ナループ２に対し２個ずつ設けられるので全体では２ｎ
個となる。

第４図はマイナループ数を２倍（２ｎ（固）にすること
により本発明と同一のビット数２ｎａを確保するように
した従来技術を示すもので、これによれば各マイナルー
プのビット長はａのままであるのでアクセス時間ｔは本
発明と同様である。しかしながら全ループ数が本発明の
２倍となっているので、レプリケートゲート数並びにス
ワップゲート数が２倍（２ｎ個）となり、従ってゲート
抵抗及び消費電力の増大という欠点を伴うことは前述の
通りである。

第５図はマイナループ数を増やす代りに各マイナループ
のビット長を２倍（２ａ）にすることによりビット数を
２倍（２ｎａ）にした従来技術を示すもので、これによ
ればスワップゲート及びレプリケートゲートの数は増大
しないが平均アクセス時間が本発明の２倍（２ｔ）とな
る。

いずれにしろ全ビット数を２倍にするためには本発明に
対し従来技術ではマイナループ数を２倍にするか各マイ
ナループのビット長を２倍にするかのいずれかであり、
いずれも前述した如き欠点を有する。

また換言すれば、即ち全ビット数を従来と同一にする場
合には本発明では第４図の場合に比しスワップゲートが
半分になり、また第５図の場合と比べると、アクセス時
間が半分になる。

尚、本発明において付設される第２番月以降のレプリケ
ートゲートは各マイナループのループ距離で見てあまり
近接しないように適当な間隔をもって配設するのが好ま
しい。例えば２個のレプリケートゲートを設ける場合に
はループ距離を略２分する位置に２個設ければよい。

〔発明の効果〕

以上述べたように、本発明によれば、極めて簡易な構成
でマイナループ数あるいはアクセス時間を増大させるこ
となくメモリの高密度化が実現でき、実用的に極めて有
効である。

【図面の簡単な説明】

第１図は本発明の実施例を示す図、 第２図は第１図の配置構造を簡略化して示す図、第３図
は従来のメジャーマイナ構成の磁気バブルメモリ素子を
示す図、 第４図及び第５図は従来技術における磁気バブルメモリ
素子の全ビット数を増大させるための２つの方法を説明
するための図である。 １・・・書き込み用メジャーライン、 ２・・・マイナループ、 ３Ａ、３Ｂ・・・読み出し用メジャーライン、４・・・
ジェネレータ、　　　５・・・書き込み機能部、６Ａ、
６Ｂ・・・読み出し機能部、 ７Ａ、７Ｂ・・・ディテクタ。

Claims (1)

【特許請求の範囲】
1. 複数個のマイナループを有するメジャマイナループ構成
   の磁気バブルメモリ素子であって、各マイナループには
   各々が夫々の読出メジャラインに接続される複数個のレ
   プリケートゲートが設けられることを特徴とする磁気バ
   ブルメモリ素子。