JPS62274735A - Tape carrier type package mountable in hole - Google Patents
Tape carrier type package mountable in holeInfo
- Publication number
- JPS62274735A JPS62274735A JP61117367A JP11736786A JPS62274735A JP S62274735 A JPS62274735 A JP S62274735A JP 61117367 A JP61117367 A JP 61117367A JP 11736786 A JP11736786 A JP 11736786A JP S62274735 A JPS62274735 A JP S62274735A
- Authority
- JP
- Japan
- Prior art keywords
- package
- pga
- tape carrier
- hole
- carrier type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 239000004020 conductor Substances 0.000 claims description 18
- 239000004033 plastic Substances 0.000 abstract description 14
- 238000000034 method Methods 0.000 abstract description 7
- 229910000679 solder Inorganic materials 0.000 abstract description 3
- 239000004065 semiconductor Substances 0.000 description 16
- 229920005989 resin Polymers 0.000 description 14
- 239000011347 resin Substances 0.000 description 14
- 238000007789 sealing Methods 0.000 description 11
- 238000005516 engineering process Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000002950 deficient Effects 0.000 description 4
- 238000003780 insertion Methods 0.000 description 4
- 230000037431 insertion Effects 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 239000004593 Epoxy Substances 0.000 description 3
- 239000002131 composite material Substances 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 239000010949 copper Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 239000002023 wood Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000012776 electronic material Substances 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 235000012771 pancakes Nutrition 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Abstract
Description
【発明の詳細な説明】
３、発明の詳細な説明
〔産業上の利用分野〕
本発明は半導体パッケージに関し、特に、例えばテープ
キャリアとプラスチックビングリノドアレイどの組合せ
のどと（、面付は実装するタイプのパッケージと孔挿着
実装するタイプのパッケージとの組合せよりなる半導体
パッケージに関ｊる。[Detailed Description of the Invention] 3. Detailed Description of the Invention [Field of Industrial Application] The present invention relates to a semiconductor package, and in particular, the present invention relates to a semiconductor package, in particular, for example, a combination of a tape carrier and a plastic binder node array. It relates to a semiconductor package consisting of a combination of a type package and a hole insertion type package.
テープキャリアとかフィルムキャリアとかＴＡＢ （Ｔ
ａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）とか呼
ばれている形式のパッケージがある。このパッケージは
いわゆるフィルムキャリア方式によって製造され、ワイ
ヤレスボンディングとテープによる連続組立とを組合せ
た方式で、例えばその−例は、適宜幅のフィルムテープ
上に張着しだ銅箔をホットエツチングし、あらかじめつ
くったリードフレームと半導体チップ上の金（Ａｕ）バ
ンプを熱圧着でボンディングし、樹り旨をコートし、フ
ィルムテープから切断分離して成る。Tape carrier, film carrier, TAB (T
There is a package in a format called ``ape Automated Bonding''. This package is manufactured using the so-called film carrier method, which combines wireless bonding and continuous assembly using tape. The produced lead frame and gold (Au) bumps on the semiconductor chip are bonded by thermocompression bonding, coated with wood, and cut and separated from the film tape.
このパッケージは、プリント基板などの実装基板の導体
面に平面付けするようになっており、当該実装基板の孔
に挿入することは出来ない。This package is designed to be attached flat to the conductor surface of a mounting board such as a printed circuit board, and cannot be inserted into a hole in the mounting board.
一方、パッケージの一形態として、Ｐ ＧＡ （Ｐ １
ｎＧｒｉｄ Ａｒｒａｙ）タイプのパッケージがある。On the other hand, as a form of package, PGA (P 1
nGrid Array) type package.
このＰＧＡパッケージの特徴は、工１０（入出力）ピン
数の多いことであり、かかる外部取り出しピン数が多く
ても、また、プリント基板などの実装基板への接続が容
易であるという利点がある。このＰＧＡパッケージにつ
いては、セラミックタイプのものもあるが、近時、ガラ
スエポキシ基板を使用したプラスチックタイプのＰＧＡ
も開発されてきている。このプラスチックＰＧＡの一例
は、その裏面から垂直方向にアウターリードを出したガ
ラスエポキシ基板に半導体チップを固着し、該チップの
ポンディングパッドと前記基板の導体部とをコネクタワ
イヤによりワイヤボンディング後に、樹脂をボッティン
グして半導体素子などの封止を行って成る。当該ＰＧＡ
パッケージではその構造上、前記導体部などを形成する
メタライズ配線が単純化され、短くできるので配線抵抗
やキャパシタンスが小さくなるなどの利点があり、相当
数のゲートを有するゲートアレイのパンケージの主流と
なっている。しかし、このプラスチックＰＧＡパッケー
ジは、マルチチップ化か困難であり、マルチに半導体チ
ップを搭載後に、樹脂をボッティングして封止を行ない
、テスティングしたときに、一つの当該チップの不良に
より全てが不良となされてしまう。なお、テープキャリ
アについて述べた文献の例として、（株）工業調査会１
９８０年１月１５日発行ｒＩＣ化実装技術ｊｐ１０７〜
１１３゜ｐ１４３〜１４４およびｐ１７５があり、また
、ＰＧＡパッケージについて述べた文献の例として、（
株）工業調査会発行「電子材料Ｊ１９８２年８月号９５
２〜５７、同１９８４年８月号ｐｓｏ〜８８がある。A feature of this PGA package is that it has a large number of input/output pins, and even with a large number of external lead-out pins, it also has the advantage of being easy to connect to a mounting board such as a printed circuit board. . Regarding this PGA package, there is a ceramic type, but recently, a plastic type PGA using a glass epoxy substrate is available.
has also been developed. An example of this plastic PGA is that a semiconductor chip is fixed to a glass epoxy substrate with outer leads extending vertically from the back side, and the bonding pads of the chip and the conductor part of the substrate are wire-bonded using a connector wire, and then the resin is bonded. It is made by botting and sealing semiconductor elements, etc. The PGA
Due to the structure of the package, the metallized wiring that forms the conductor parts, etc., can be simplified and shortened, which has the advantage of reducing wiring resistance and capacitance, and has become the mainstream for gate array pancages that have a considerable number of gates. ing. However, it is difficult to make this plastic PGA package into a multi-chip device, and when testing after mounting multiple semiconductor chips and sealing them with resin, a single defective chip caused all of the chips to fail. It will be considered defective. In addition, as an example of literature that describes tape carriers, Kogyo Kenkyukai Co., Ltd. 1
Published January 15, 1980 rIC implementation technology jp107~
113゜p143-144 and p175, and examples of literature mentioning PGA packages include (
“Electronic Materials J August 1982 issue 95, published by Kogyo Choshokai Co., Ltd.
2-57, and the August 1984 issue pso-88.
（１）本発明は、ＴＡＢバッケ−２をプリント基板など
の実装基板の孔に挿入実装可能にする技術を提供するこ
とを目的とし、かかる挿入実装可能な構造としてＳくこ
とにより、ＴＡＢパッケージを孔実装したいという要求
に対してはかかる構造物を提供し、一方、従来通り面付
実装を望む場合にはＴＡＢパッケージとして供する、二
面の形態を可能とする技術を提供することを目的とする
。(1) The purpose of the present invention is to provide a technology that enables insertion and mounting of the TAB bag 2 into a hole in a mounting board such as a printed circuit board, and by creating a structure that allows such insertion and mounting, the TAB package can be mounted. The purpose of the present invention is to provide such a structure in response to a request for hole mounting, and to provide a technology that enables a two-sided structure, which can be provided as a TAB package if conventional surface mounting is desired. .
（２）本発明は、プラスチックＰＧＡパッケージ番、て
おいて、マルチチップ化を可能とし、ＴＡＢの段階でテ
ィスティングを行ない、良品のみをプラスチックＰＧＡ
パッケージに実装することにより歩留を向上できる技術
を提供することを目的とする。(2) The present invention enables multi-chip production by specifying the plastic PGA package number, performs tasting at the TAB stage, and selects only good products from the plastic PGA package.
The purpose is to provide technology that can improve yield by implementing it in packages.
（３）本発明は、パッケージの複合化により、各パッケ
ージの長所を備えたものを提供することを目的とする。(3) An object of the present invention is to provide a package that has the advantages of each package by combining packages.
本発明の前記ならびにそのほかの目的と新規な特徴は、
木切細省の記述および添付図面からあきらかになるであ
ろう。The above and other objects and novel features of the present invention include:
This will become clear from the description of the wood cut detail and the attached drawings.
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。A brief overview of typical inventions disclosed in this application is as follows.
すなわち、本発明では、例えば、ＴＡＢパッケージとプ
ラスチックＰＧＡパッケージとを接続した構造のパッケ
ージとしたものである。That is, in the present invention, the package has a structure in which, for example, a TAB package and a plastic PGA package are connected.
これにより、プラスチックＰＧＡパッケージのアウター
リードを利用して、プリント基板の孔にアウターリード
を挿入して実装（プラグイン実装）可能となる。すなわ
ち、ＴＡＢパッケージがプリント基板挿入実装が可能と
なる。This makes it possible to use the outer leads of the plastic PGA package and insert the outer leads into the holes of the printed circuit board for mounting (plug-in mounting). That is, the TAB package can be mounted on a printed circuit board.
そして、標準品のＴＡＢパンケージをディスクリート品
としてテスト済で保管しておき、客先からの注文に応じ
て、ＴＡＢパンケージを上記のごとく孔実装したいとい
つ要望に対しては上記複合パッケージを供することがで
き、一方、面付実装のままという要望に対しては、既に
テスト済のＴＡＢパッケージをそのまま供することがで
きる。Then, the standard TAB package is tested as a discrete product and stored, and in response to an order from a customer, the above composite package is provided in response to a request for hole mounting of the TAB package as described above. On the other hand, in response to a request for surface-mounted mounting, a TAB package that has already been tested can be provided as is.
また、ＴＡＢパッケージの段階で、テスティングし、良
品のみをプラスチックＰＧＡパッケージに実装すること
によりマルチチップ化後の歩留も向上し、もちろんマル
チチップ化も可能となる。Furthermore, by testing at the TAB package stage and mounting only good products on plastic PGA packages, the yield after multi-chip production is improved and, of course, multi-chip production becomes possible.
さらに、ＴＡＢパッケージについては、半田付けなどに
よりプリント基板に実装するに、加熱下におかれる。Ｔ
ＡＢパンケージは封止が一般にボッティング樹脂により
行われるのでその耐湿性はプラスチックモールド（トラ
ンスファーモールド）に劣る。上記加熱下に行われたと
きに、ＴＡＢバノケージはその封止樹脂にクラックを生
じ易いが、プラスチックＰＧＡパッケージと組み合せる
ことにより、かかるクラックの発生を防止できろ。また
、プラスチックＰＧＡパッケージの複合によりビン数を
増大でき多ピン化をより一層促進できろ。Furthermore, when the TAB package is mounted on a printed circuit board by soldering or the like, it is heated. T
Since the AB pancage is generally sealed with a botting resin, its moisture resistance is inferior to that of a plastic mold (transfer mold). When subjected to the above-mentioned heating, the TAB vanocage tends to cause cracks in its sealing resin, but by combining it with a plastic PGA package, such cracks can be prevented. Also, by combining plastic PGA packages, the number of bins can be increased and the number of pins can be further promoted.
次に、本発明を、図面に示す実施例に基づいて説明する
。Next, the present invention will be explained based on embodiments shown in the drawings.
第１図は、テープキャリアタイプパノケージ１を、基体
２の裏面よりアウターリード３を垂設したＰＧＡパッケ
ージ４に、前記テープキャリアタイプバノケージ１の封
止樹脂部５より引き出しされた導体部６を、当該ＰＧＡ
パッケージの導体部７に半田などにより接続して、組込
んで成る、本発明の一実施例を示す。FIG. 1 shows a tape carrier type panocage 1 attached to a PGA package 4 having outer leads 3 hanging from the back surface of a base 2, and a conductor portion pulled out from the sealing resin portion 5 of the tape carrier type panocage 1. 6 to the relevant PGA
An embodiment of the present invention is shown, which is assembled by connecting to the conductor portion 7 of the package by soldering or the like.
ＰＧＡパッケージ４のアウターリード３は適宜スルーホ
ールによる導体部８により当該導体部７と導通している
。The outer lead 3 of the PGA package 4 is electrically connected to the conductor part 7 through a conductor part 8 formed by a through hole as appropriate.
テープキャリアパッケージ１は、２０人パンケージ４の
キャビティ９内に収納されている。この実施例では当該
テープキャリアパッケージｌは浮いた形になっているが
、当該ＰＧＡパッケージ４のキャピテイ９内にすきまな
く収納されてもよい。The tape carrier package 1 is housed in a cavity 9 of a 20-person pan cage 4. In this embodiment, the tape carrier package l has a floating shape, but it may be housed in the cavity 9 of the PGA package 4 without any gaps.
テープキャリアパッケージ１は、周知のテープキャリア
方式により製造することができる。第３図は、テープ１
０のデバイスホール１１に突出したフィンガーリード（
導体部）６に、半導体素子１２を実装してなる一例平面
図を示す。なお、同図、にて、１３はスプロケットホー
ルで、これを利用してテープ送りと位置合せを行ないつ
つ、半導体１２の連続的な組立を行なう。このフィンガ
ーリード６により、半導体素子１２のバンプ１４と接続
し、当該組立を行なう工程はインナーリードボンディン
グ工程といわれ、次いで、所望により樹脂封止が行われ
、封止樹脂部５を形成し、テープ１０からの切断などが
行われて、テープキャリアパッケージ１を得ろことがで
きろ。The tape carrier package 1 can be manufactured by a well-known tape carrier method. Figure 3 shows tape 1
The finger lead protruding into the device hole 11 of 0 (
A plan view of an example in which a semiconductor element 12 is mounted on a conductor portion 6 is shown. In the figure, reference numeral 13 denotes a sprocket hole, which is used to feed and align the tape while continuously assembling the semiconductors 12. The process of connecting the finger leads 6 to the bumps 14 of the semiconductor element 12 and performing the assembly is called an inner lead bonding process. Next, resin sealing is performed as desired to form a sealing resin part 5, and a tape Cutting etc. from 10 can be performed to obtain the tape carrier package 1.
ＰＧＡパッケージ４のアウターリード３は格子状に多数
配設され、メタライズ部１５により、基板２に取付けら
れている。A large number of outer leads 3 of the PGA package 4 are arranged in a grid pattern and attached to the substrate 2 by metallized parts 15.
第２図は本発明の他の実施例を示す断面図で、第１図と
共通する符号は同一の機能を示す（以下も同じ）。この
実施例は、テープキャリアパッケージにおいて、前記実
施例の封止樹脂部５形成前の半導体素子組立品を用い、
該半導体素子組立品１６の導体部６を、前記と同様のＰ
ＧＡパッケージ４の導体部７に半田などＫより接続した
後に、半導体素子１２’Ｐこれら導体部６と導体部７の
ボンディング部などを樹脂により封止したもので、当該
封止闇指＄１７は、例えば樹す旨をボッティングするＣ
とにより形成することかできる。FIG. 2 is a sectional view showing another embodiment of the present invention, in which the same symbols as in FIG. 1 indicate the same functions (the same applies below). This example uses the semiconductor element assembly before forming the sealing resin part 5 of the previous example in a tape carrier package,
The conductor portion 6 of the semiconductor element assembly 16 is
The semiconductor element 12'P is connected to the conductor part 7 of the GA package 4 by solder or the like, and then the bonding part between the conductor part 6 and the conductor part 7 is sealed with resin. , for example, C to bott that it will be planted.
It can be formed by
第４図は、ＰＧＡパッケージ４に、テープキャリアパン
ケージ１をマルチ（６個で例示）に搭載して成る例を示
す。また、第５図は紀４図Ａ−Ａ線断面図乞示す。FIG. 4 shows an example in which a PGA package 4 is equipped with multiple tape carrier pancakes 1 (six pieces are illustrated). Moreover, FIG. 5 shows a sectional view taken along the line A--A in FIG. 4.
テープキャリアパッケージ１のテープ（フィルム）１０
は例えばポリイミド系合成樹脂により構成される。フィ
ンガーリード（導体部）６は、例えば銅（Ｃｕ）ｖこよ
り構成され、例えばエツチング技術により形成すること
ができる。当該パッケージの封止樹脂部５は、例えばエ
ポキシ樹脂により構成ｊることができる。Tape (film) 10 in tape carrier package 1
is made of, for example, polyimide-based synthetic resin. The finger leads (conductor portions) 6 are made of copper (Cu), for example, and can be formed by, for example, etching technology. The sealing resin portion 5 of the package can be made of, for example, epoxy resin.
バンプ１２は例えばＡｕバンプにより構成されろ。半導
体素子（チップ）１２は、例えばシリコン単結晶基板か
ら成り、周知の技術によってこのチップ内には多数の回
路素子が形成され、１つの回路機能が与えられている。The bump 12 may be composed of, for example, an Au bump. The semiconductor element (chip) 12 is made of, for example, a silicon single crystal substrate, and a large number of circuit elements are formed within this chip using well-known techniques to provide one circuit function.
回路素子の具体例は、例工ばＭＯＳトランジスタから成
り、これらの回路素子によって、例えば論理回路および
メモリの回路機能が形成されている。A specific example of the circuit elements is, for example, a MOS transistor, and these circuit elements form the circuit functions of, for example, a logic circuit and a memory.
ＰＧＡパッケージ４０基板２は例えばガラスエポキシ基
板により構成されている。The PGA package 40 substrate 2 is made of, for example, a glass epoxy substrate.
本発明によればＰＧＡパッケージ４のアウターリード３
を利用して、プリント基板などの実装基板の孔に該アウ
ターリード３を挿入して実装することができた。すなわ
ち、テープキャリアパッケージ１が実装基板に孔実装が
可能となった。According to the present invention, the outer leads 3 of the PGA package 4
Using this, the outer lead 3 could be inserted into a hole in a mounting board such as a printed circuit board and mounted. That is, the tape carrier package 1 can be mounted on a mounting board through holes.
第１図に示すようなテープキャリアパッケージ１を用意
しておき、これ罠つきテスティングを行ない、良品（標
準品）を準備しておく。テープキャリアパノケージ１に
つき、孔実装の要望があったときはＰＧＡパッケージ４
に組込みし、第１図に示すような構造の複合パッケージ
として供する。A tape carrier package 1 as shown in FIG. 1 is prepared, and a trap test is performed on it to prepare a good product (standard product). For each tape carrier panocage, if there is a request for hole mounting, 4 PGA packages
It is assembled into a composite package with a structure as shown in Fig. 1.
一方、面付は実装の要望があったときは、テスティング
完の良品テープキャリアパッケージ１をそのまま供する
。すなわち、かかる構造の複合パッケージの提案により
二面の要求に答えろことかできる。On the other hand, when there is a request for imposition, a non-defective tape carrier package 1 that has been tested is provided as is. In other words, by proposing a composite package with such a structure, it is possible to meet two demands.
また、このテープキャリアバ、ケージ１のマルチチップ
化に際しては、良品のみを、ＰＧＡパッケージ４に搭載
丁れば、ワイヤボンディング方式のごとく、−の不良が
全ての不良にならなくて済むし、また、従来のプラスチ
ックＰＧＡパッケージは、その構造上、またその製造上
マルチチップ化が困難であったが、本発明では、樹脂封
止されたテープキャリアパッケージ１をマルチにＰＧＡ
パッケージ４に搭載すればマルチチップ化が容易である
。さらに、テープキャリアパッケージ１はＰＧＡパッケ
ージ４のアウターリード３により、プリント基板などの
実装基板に孔実装するので、半田リフローなどによる封
止樹脂部のクラックが防止され、また、ＰＧＡパッケー
ジ４にはアウターリード３を多数垂設する方式なのでピ
ン数を増加できる。In addition, when making this tape carrier bar and cage 1 multi-chip, if only non-defective products are mounted on the PGA package 4, negative defects do not become all defects, as is the case with the wire bonding method. However, in the present invention, the tape carrier package 1 sealed with resin can be used as a multi-chip PGA package in the conventional plastic PGA package due to its structure and manufacturing.
If it is mounted on the package 4, multi-chip implementation is easy. Furthermore, since the tape carrier package 1 is hole-mounted on a mounting board such as a printed circuit board using the outer leads 3 of the PGA package 4, cracks in the sealing resin part due to solder reflow etc. are prevented. The number of pins can be increased because a large number of leads 3 are provided vertically.
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。Although the invention made by the present inventor has been specifically explained above based on Examples, it goes without saying that the present invention is not limited to the above Examples and can be modified in various ways without departing from the gist thereof. Nor.
以上本発明を主としてＰＧＡパッケージとの組合せる場
合について述べたが、ＤＩＬ （デュアル・イン・ライ
ン）パッケージのごとき、他の挿入実装タイプのパンケ
ージにテープキャリアパッケージを組込んでもよい。Although the present invention has mainly been described above in combination with a PGA package, the tape carrier package may also be incorporated into other insertion-mount type pancages such as a DIL (dual-in-line) package.
ＸＭにおいて開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明てれは、下記のとＫりであ
る。A brief explanation of the effects obtained by typical inventions disclosed in XM is as follows.
すなわち、本発明によれば、テープキャリアパッケージ
にあっても、挿入実装が可能になった。That is, according to the present invention, insertion mounting is possible even in a tape carrier package.
４、図面の簡単な説明 ゛
第１図は本発明の実施例を示す断面図、第２図は本発明
の他の実施例を示す断面図、第３図はテープキャリアの
一例平面図、第４図はマルチチップ化の一例平面図、第
５図は第４図Ａ−Ａ線断面図である。4. Brief description of the drawings ゛Fig. 1 is a sectional view showing an embodiment of the present invention, Fig. 2 is a sectional view showing another embodiment of the invention, Fig. 3 is a plan view of an example of a tape carrier, FIG. 4 is a plan view of an example of multi-chip formation, and FIG. 5 is a sectional view taken along the line A--A in FIG.
】・・・テープキャリアパッケージ、２・・・基板、３
・・・アウターリード、４・・・ＰＧＡパッケージ、５
・・・封止樹脂部、６・・・導体部、７・・・導体部、
８・・・導体部、９・・・キャビティ、１０・・・テー
プ、１１・・・デバイスホール、１２・・・半導体素子
、１３・・・スプロケットホール、１４・・・バンブ、
１５・・・メタライズ部、１６・・・半導体素子組立品
、１７・・・封止ｉＭ脂部。]...Tape carrier package, 2...Substrate, 3
...Outer lead, 4...PGA package, 5
... Sealing resin part, 6... Conductor part, 7... Conductor part,
8... Conductor portion, 9... Cavity, 10... Tape, 11... Device hole, 12... Semiconductor element, 13... Sprocket hole, 14... Bump,
15... Metallized part, 16... Semiconductor element assembly, 17... Sealing iM resin part.
代理人 弁理士 小 川 勝 男 １第 ３ 図 第 ４ 図Agent Patent Attorney Masaru Ogawa 1st 3rd figure Figure 4
Claims (1)
の導体部を、少なくとも基板とアウターリードとから成
り、該アウターリードが実装基板に設けられた実装用孔
に挿着できる形式のパッケージ本体の導体部と接続して
成ることを特徴とする孔実装可能なテープキャリアタイ
プパッケージ。 ２、パッケージ本体が、アウターリードを当該パッケー
ジ本体から垂直に出したピングリッドアレイタイプパッ
ケージである、特許請求の範囲第１項記載の孔実装可能
なテープキャリアタイプパッケージ。[Scope of Claims] 1. The conductor portion of one or more tape carrier type packages is composed of at least a substrate and an outer lead, and the outer lead can be inserted into a mounting hole provided in a mounting board. A hole-mountable tape carrier type package characterized by being connected to the conductor part of the package body. 2. The hole-mountable tape carrier type package according to claim 1, wherein the package body is a pin grid array type package in which the outer leads extend vertically from the package body.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61117367A JPS62274735A (en) | 1986-05-23 | 1986-05-23 | Tape carrier type package mountable in hole |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61117367A JPS62274735A (en) | 1986-05-23 | 1986-05-23 | Tape carrier type package mountable in hole |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62274735A true JPS62274735A (en) | 1987-11-28 |
Family
ID=14709908
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61117367A Pending JPS62274735A (en) | 1986-05-23 | 1986-05-23 | Tape carrier type package mountable in hole |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62274735A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5241133A (en) * | 1990-12-21 | 1993-08-31 | Motorola, Inc. | Leadless pad array chip carrier |
| US5668406A (en) * | 1994-05-31 | 1997-09-16 | Nec Corporation | Semiconductor device having shielding structure made of electrically conductive paste |
| JP2007095996A (en) * | 2005-09-29 | 2007-04-12 | Oki Electric Ind Co Ltd | Semiconductor device |
-
1986
- 1986-05-23 JP JP61117367A patent/JPS62274735A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5241133A (en) * | 1990-12-21 | 1993-08-31 | Motorola, Inc. | Leadless pad array chip carrier |
| US5668406A (en) * | 1994-05-31 | 1997-09-16 | Nec Corporation | Semiconductor device having shielding structure made of electrically conductive paste |
| JP2007095996A (en) * | 2005-09-29 | 2007-04-12 | Oki Electric Ind Co Ltd | Semiconductor device |
| JP4568202B2 (en) * | 2005-09-29 | 2010-10-27 | Ｏｋｉセミコンダクタ株式会社 | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6878570B2 (en) | Thin stacked package and manufacturing method thereof | |
| US5942795A (en) | Leaded substrate carrier for integrated circuit device and leaded substrate carrier device assembly | |
| US6175149B1 (en) | Mounting multiple semiconductor dies in a package | |
| US5872399A (en) | Solder ball land metal structure of ball grid semiconductor package | |
| US5262927A (en) | Partially-molded, PCB chip carrier package | |
| US7432583B2 (en) | Leadless leadframe package substitute and stack package | |
| US6297547B1 (en) | Mounting multiple semiconductor dies in a package | |
| US20020030259A1 (en) | Semiconductor chip package having a semiconductor chip with center and edge bonding pads and manufacturing method thereof | |
| JPH06224246A (en) | High multiterminal package for semiconductor element | |
| JP3837215B2 (en) | Individual semiconductor device and manufacturing method thereof | |
| US6486551B1 (en) | Wired board and method of producing the same | |
| KR100587081B1 (en) | Semiconductor package with improved thermal emission property | |
| JP2001189402A (en) | Semiconductor device and manufacturing method therefor | |
| JP2002198482A (en) | Semiconductor device and manufacturing method thereof | |
| KR100292036B1 (en) | Method for fabricating semiconductor package and semiconductor package thereof | |
| US20020182773A1 (en) | Method for bonding inner leads of leadframe to substrate | |
| JPS62274735A (en) | Tape carrier type package mountable in hole | |
| JPH04144142A (en) | Semiconductor device | |
| JPH10270623A (en) | Lead frame for ball grid array, semiconductor device using the same and manufacture thereof | |
| JP3466354B2 (en) | Semiconductor device | |
| JP2907195B2 (en) | Method for manufacturing semiconductor device | |
| JPS60254646A (en) | Semiconductor device | |
| KR100247641B1 (en) | Package and method of manufacturing the same | |
| KR100308116B1 (en) | chip scale package and method for fabricating the same | |
| JPS58134450A (en) | Semiconductor device and manufacture thereof |