JPS62271151A - Automatic testing system for computer main body - Google Patents

Automatic testing system for computer main body

Info

Publication number
JPS62271151A
JPS62271151A JP61116767A JP11676786A JPS62271151A JP S62271151 A JPS62271151 A JP S62271151A JP 61116767 A JP61116767 A JP 61116767A JP 11676786 A JP11676786 A JP 11676786A JP S62271151 A JPS62271151 A JP S62271151A
Authority
JP
Japan
Prior art keywords
test
execution
error
execution control
computer main
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61116767A
Other languages
Japanese (ja)
Inventor
Toru Koshiba
小柴 徹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61116767A priority Critical patent/JPS62271151A/en
Publication of JPS62271151A publication Critical patent/JPS62271151A/en
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

PURPOSE:To make the test job efficient by omitting the execution of a test item whose normality for test execution is confirmed already in restarting the automatic test after the fault processing thereby reducing the test execution time. CONSTITUTION:In detecting an error for a test item Iik corresponding to a test program TPi, a test execution control program 5 revises an execution status corresponding to the test item Iik into 'NG' depending on an error end message and restores a test execution control table after the revision into an external storage device 4. Further, the test execution control program 5 outputs an error message to an operation device 3 to inform a fault detection to the operator. In receiving an error message, the operator stops the system to apply fault removal processing corresponding to the content of the error, and starts the said test execution again after the cause of the error is eliminated. Only the test item where the execution status of the test execution control table is confirmed to be unexecuted is selected as the execution object in this case.

Description

【発明の詳細な説明】 λ 発明の詳細な説明 〔産業上の利用分野〕 本発明はコンピュータ本体自動試験方式に関し、特に試
験途中における障害処理後の試験実行制御に関する。
Detailed Description of the Invention [lambda] Detailed Description of the Invention [Field of Industrial Application] The present invention relates to an automatic computer test system, and particularly to test execution control after troubleshooting during a test.

〔従来の技術〕[Conventional technology]

従来、この種のコンピュータ本体の自動試験実行制御に
おいては、被試験コンピュータ本体に対応してあらかじ
め設定された一連の試験項目を試験プログラム群を用い
て自動的に実行し、実1″f途中で障害が検出されると
、システムを停止させ障害内容に応じた障害処理が行い
、障害処理後の試験実行再開は、再度最初の試験項目か
ら試験実行をやり直すことが通常行なわれていた。
Conventionally, in automatic test execution control for this type of computer, a series of test items preset for the computer under test are automatically executed using a group of test programs, and When a fault is detected, the system is stopped and fault handling is performed depending on the fault details, and the test execution is usually restarted from the first test item again after the fault processing is completed.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

このような従来方式においては、障害処理後の試験再開
時に、最初の試験項目から再度実行をやり直し、既に試
験実行結果の正常性が確認されている試験項目を再度実
行することになるため、大規模システムでは試験時間が
長くかかり試験コストを増大させる要因となっている。
In such conventional methods, when restarting the test after troubleshooting, the execution is restarted from the first test item, and the test items whose test execution results have already been confirmed to be normal are re-executed, resulting in a large In large-scale systems, testing takes a long time, which is a factor that increases testing costs.

〔問題点を解決するための手段〕[Means for solving problems]

本発明の試験方式は、被試験コンピュータ本体装置試験
用I/O装置及び試験用外部記憶装置で構成されあらか
じめ設定された一連の試験項目を試験プログラム群を用
いて自動的に試験するコンピュータ本体自動試験方式に
おいて、試験プログラムの実行履歴を外部記憶装置に記
録する手段と、試験実行途中に検出された障害に対する
障害処理後の試験実行の再開に際して、実行履歴に基づ
いて必要な試験プログラム、試験項目のみを選択し実行
する手段とを設けたことを特徴とする〔実施例〕 次に、本発明について図面を参照して説明する。
The test method of the present invention consists of a computer under test, an I/O device for testing, and an external storage device for testing, and a computer system that automatically tests a series of preset test items using a group of test programs. In the test method, there is a means for recording the execution history of the test program in an external storage device, and a test program and test items that are necessary based on the execution history when restarting the test execution after troubleshooting for a failure detected during the test execution. [Example] Next, the present invention will be described with reference to the drawings.

第1図は本発明の一実施例を示すコンピュータ本体試、
*システム構成図である。
FIG. 1 shows a computer main body sample showing an embodiment of the present invention.
*This is a system configuration diagram.

本試験システムは、被試験体であるコンピュータ本体装
置1と、試験用のI/O装肚2−1.2−2゜・・・2
−j 操作装置3、及び外部記憶装f4から構成される
。コンピュータ本体装置1には、試験実行制御プログラ
ム5と試験プログラム群TPi(i;1〜n)が格納さ
れるようになりている。
This test system consists of a computer main unit 1 which is a test object, and I/O equipment 2-1.2-2゜...2 for testing.
-j Consists of an operating device 3 and an external storage device f4. The computer main unit 1 stores a test execution control program 5 and a test program group TPi (i; 1 to n).

このような、コンピュータ本体試験システム構成忙おい
てコンピュータ本体自動試験は次のように行われる。
With such a computer main body testing system configuration, the computer main body automatic test is performed as follows.

操作装置3より、コンピュータ本体装置1に対する自動
試験の開始がオペレータによす指示されると、外部記憶
装置4より試験実行制御プロブラム5がコンピュータ本
体装f、1にロードされる。
When the operating device 3 instructs the operator to start an automatic test on the computer main unit 1, the test execution control program 5 is loaded from the external storage device 4 into the computer main unit f,1.

試験実行制御プログラム5は、第3図に示すフローチャ
ートのように実行される。先ず外部記憶装置4にあらか
じめ格納されている第2図に示すような試験実行制御表
を読出しいテップ■)、木表に指定される試験プログラ
ムTPi(i=1〜m)を外部記憶装置4よりロードし
て(ステップ■)その実行を起動する(ステップ■)。
The test execution control program 5 is executed as shown in the flowchart shown in FIG. First, read out the test execution control table as shown in FIG. 2, which is stored in advance in the external storage device 4. (Step ■) and start its execution (Step ■).

第2図における実行ステータスでGOは当該試験項目I
ikの試験が正常に終了したこと、 NG¥′i異常終
了したこと、−は未実行であることをそれぞれ示す。こ
のとき、試験実行制御プログラム5は’rpi(i=i
〜n)に対応する試験項目I i k (k=1〜n′
)に対し実行ステータスを確認しくステップ訟未実行で
あれば試験パラメータρ*k(k=1〜n′)を設定し
たうえで試験プログラムTPi  を起動する。
In the execution status in Figure 2, GO is the relevant test item I.
ik indicates that the test has ended normally, NG\'i indicates that it has ended abnormally, and - indicates that it has not been executed. At this time, the test execution control program 5 'rpi(i=i
~n) corresponding to the test item I i k (k=1~n'
), and if the step procedure has not been executed, test parameters ρ*k (k=1 to n') are set and the test program TPi is started.

試験プログラムTPi  は第4図に示すフローチャー
)K従って、試験項目Iik  を実行しくステップ◎
)、正常終了なら正常終了メツセージを生成しくステッ
プO)、また異常終了なら異常終了メツセージを生成し
て(ステップ[相])、試験実行制御プログラムのステ
ップ■へ戻る(ステップ@)。
The test program TPi is a flowchart shown in Fig. 4).Therefore, the test item Iik is executed in steps ◎
), if it ends normally, generates a normal end message (step O), and if it ends abnormally, generates an abnormal end message (step [phase]), and returns to step (2) of the test execution control program (step @).

ステップ■で試験項目Iikの実行終了が確認されると
正常終了の場合には′GO″を試験実行制御表の実行ス
テータスに書き込み(ステップ■)、次の試験項目It
(kat)を実行する。以下、Ii(]c=nilまで
の試験項目を実行し、正常終了が確認されると、試験実
行制御プログラム5はステップ■〜ステップ■を繰シ返
して試験プログラムTPi+xTPI +鵞*・・・、
TP、を外部記憶装置4より順次ロードし同様に実行す
る。
When the completion of execution of test item Iik is confirmed in step ■, if it is a normal completion, 'GO'' is written to the execution status of the test execution control table (step ■), and the next test item It
Execute (kat). Hereinafter, the test items up to Ii(]c=nil are executed, and when normal completion is confirmed, the test execution control program 5 repeats steps ■ to step ■ to create the test program TPi+xTPI+Goose*...,
TP, are sequentially loaded from the external storage device 4 and executed in the same manner.

ここでTP、に対応する試験項目11にで異常が検出さ
れた場合、試験実行制御プログラム5は、ステップ[相
]で生成された異常終了メツセージによ如、当該試験項
目11kに対応する実行ステータス”NG1に更新し、
更新後の試験実行制御表を外部記憶装置4にリストアす
る(ステップ■)。更に試験実行制御プログラム5は、
操作装置3に対してエラーメツセージを出力し、異常検
出をオペレーターに通知する(ステップ■)。
Here, if an abnormality is detected in the test item 11 corresponding to TP, the test execution control program 5 updates the execution status corresponding to the test item 11k according to the abnormal end message generated in step [phase]. “Updated to NG1,
The updated test execution control table is restored to the external storage device 4 (step ■). Furthermore, the test execution control program 5
An error message is output to the operating device 3 to notify the operator of the detected abnormality (step ■).

オペレータは、エラーメツセージを受は取るとシステム
を停止させ、障害内容に応じた障害処理を行い、障害要
因を除去した後再び前述の試験実行を起動する。このと
きの試験実行は前述の試験実行プロセスと全く同様にし
て行われ、試験実行制御表の実行スターテスが未実行で
あることを確認された試験項目のみが実行対象として選
択される。
When the operator receives an error message, the operator stops the system, performs trouble handling according to the nature of the trouble, and after removing the cause of the trouble, restarts the above-mentioned test execution. The test execution at this time is performed in exactly the same manner as the test execution process described above, and only test items whose execution status in the test execution control table is confirmed to be unexecuted are selected as execution targets.

全試験プログラムの実行終了が確認されると、試験実行
制御プログラムは、その旨をオペレータへ通知しくステ
ップ■)、試験実行制御表に初期値を設定して外部記憶
装置4ヘリスドアする(ステップ■)。
When the completion of execution of all test programs is confirmed, the test execution control program notifies the operator to that effect (Step ■), sets initial values in the test execution control table, and loads the external storage device 4 (Step ■). .

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明は、障害処理後の自動試験の
再開に対して、既に試験実行の正常性が確認されている
試験項目についての実行を省略することにより、試験実
行時間の短縮を可能とし、試験作業の効率化が図れると
いう効果がある。
As explained above, the present invention makes it possible to shorten the test execution time by omitting the execution of test items for which the normality of the test execution has already been confirmed when restarting the automatic test after troubleshooting. This has the effect of increasing the efficiency of testing work.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一宍り植列    −−一マットを示
し、第3図は試験実行制御プログラムのフローチャート
を示し、第4図は試験プログラムの70−チャートを示
す。 1・・・・・・コンピュータ本体装置、2−1.2−2
.〜2−j・・・・・・I/O装置、3・・・・・・操
作装置、4・・・・・・外部記憶装置、5−・・・・・
試験実行制御プログラム、′fJf図 箭2図 ′T3 3 図
FIG. 1 shows a single mat of the present invention, FIG. 3 shows a flowchart of a test execution control program, and FIG. 4 shows a 70-chart of the test program. 1... Computer main unit, 2-1.2-2
.. ~2-j... I/O device, 3... Operation device, 4... External storage device, 5-...
Test execution control program, 'fJfFigure 2'T3 3 Figure

Claims (1)

【特許請求の範囲】 被試験コンピュータ本体装置、試験用I/O装置及び試
験用外部記憶装置で構成されあらかじめ設定された一連
の試験項目を試験プログラム群を用いて自動的に試験す
るコンピュータ本体自動試験方式において、 前記試験プログラムの実行履歴を前記試験用外部記憶装
置に記録する手段と、試験実行途中に検出された障害に
対する障害処理後の試験実行の再開に際して前記実行履
歴を読出し参照することにより既に正常性が確認された
試験項目の実行を省略し必要な試験プログラム、試験項
目のみを選択し実行する手段とを設けたことを特徴とす
るコンピュータ本体自動試験方式。
[Scope of Claims] A computer main body automatic system comprising a computer main unit under test, a test I/O device, and a test external storage device that automatically tests a series of test items set in advance using a test program group. In the test method, means for recording the execution history of the test program in the test external storage device, and reading and referring to the execution history when restarting the test execution after handling a failure detected during the test execution. An automatic test method for a computer main body, characterized in that a means for selecting and executing only a necessary test program and test items is provided, omitting the execution of test items whose normality has already been confirmed.
JP61116767A 1986-05-20 1986-05-20 Automatic testing system for computer main body Pending JPS62271151A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61116767A JPS62271151A (en) 1986-05-20 1986-05-20 Automatic testing system for computer main body

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61116767A JPS62271151A (en) 1986-05-20 1986-05-20 Automatic testing system for computer main body

Publications (1)

Publication Number Publication Date
JPS62271151A true JPS62271151A (en) 1987-11-25

Family

ID=14695226

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61116767A Pending JPS62271151A (en) 1986-05-20 1986-05-20 Automatic testing system for computer main body

Country Status (1)

Country Link
JP (1) JPS62271151A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01318122A (en) * 1988-06-20 1989-12-22 Fujitsu Ltd Method for testing electronic computer
JPH0934744A (en) * 1995-07-21 1997-02-07 Nec Commun Syst Ltd Micro-diagnostic method for duplex device
JP2023024762A (en) * 2019-06-14 2023-02-16 Jfeエンジニアリング株式会社 Method, device, and computer program for automatically testing control software

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01318122A (en) * 1988-06-20 1989-12-22 Fujitsu Ltd Method for testing electronic computer
JPH0934744A (en) * 1995-07-21 1997-02-07 Nec Commun Syst Ltd Micro-diagnostic method for duplex device
JP2023024762A (en) * 2019-06-14 2023-02-16 Jfeエンジニアリング株式会社 Method, device, and computer program for automatically testing control software

Similar Documents

Publication Publication Date Title
JPS62271151A (en) Automatic testing system for computer main body
CN110245127A (en) A kind of data migration method based on Row control
JPS62190543A (en) Control system for quick restoration from trouble of communication system
JPS63204438A (en) Device test system
JPH10289129A (en) Task scheduler for debugging
JPS62177633A (en) Automatic restart processing system for inspection package job
JPH02122335A (en) Test method for ras circuit
JPH0581065A (en) Self diagnostic method for programmable controller system
JPH0287247A (en) Maintenance diagnosing system for input and output processor
JPH05143395A (en) Diagnostic program execution system and log information display system to be used for the execution system
JP2928139B2 (en) Test program traveling device
JP3126473B2 (en) How to set up a computer system
JPH02159654A (en) Program restarting system
JPS62284440A (en) Software resource maintenance system for terminal equipment
JPS62126443A (en) Test execution system based upon simulation
JPS6346457B2 (en)
JPH03225434A (en) Job reactuation system
JPH01163842A (en) Input/output device fault testing system
JPS62256599A (en) File replacing system in electronic exchange
JPH0730651A (en) Diagnostic system
JPS62256049A (en) Test system for computer system
JPS62221042A (en) Automatic restoring system for diagnosis of fault
JPS63250741A (en) Reloading processing system
JPS61101845A (en) Test system of information processor
JPH04124735A (en) System starting system