JPS62264748A - Data processor - Google Patents
Data processorInfo
- Publication number
- JPS62264748A JPS62264748A JP61108124A JP10812486A JPS62264748A JP S62264748 A JPS62264748 A JP S62264748A JP 61108124 A JP61108124 A JP 61108124A JP 10812486 A JP10812486 A JP 10812486A JP S62264748 A JPS62264748 A JP S62264748A
- Authority
- JP
- Japan
- Prior art keywords
- data
- buffer
- terminal
- transfer procedure
- blocks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 51
- 239000000872 buffer Substances 0.000 claims abstract description 22
- 230000005540 biological transmission Effects 0.000 claims abstract description 10
- 230000000903 blocking effect Effects 0.000 claims abstract description 7
- 238000004891 communication Methods 0.000 claims description 13
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
Landscapes
- Small-Scale Networks (AREA)
- Communication Control (AREA)
Abstract
Description
【発明の詳細な説明】
〔概要〕
非同期時分割多重方式のローカルエリアネットワーク(
以下LANと称す)にてデータ転送手順に依存しないデ
ータ通信を行う為に、ネットワーク制御部とデータ端末
又はコンピュータ間に用いるデータ処理装置において、
コンピュータ又はデータ端末からのデータをデータ転送
手順のデータブロックより短い一定長のブロックに分割
して、該ネットワーク制御部に転送するようにすること
で、遅延を少なく又データの揺らぎをなくし、少ないソ
フトで既存のコンピュータのソフトウェアを変更しなく
ともデータ通信を可能にしたデータ処理装置である。[Detailed Description of the Invention] [Summary] An asynchronous time division multiplexing local area network (
In order to perform data communication that does not depend on the data transfer procedure over a LAN (hereinafter referred to as LAN), the data processing device used between the network control unit and the data terminal or computer converts data from the computer or data terminal into a data block of the data transfer procedure. By dividing the blocks into shorter, fixed-length blocks and transmitting them to the network control unit, delays are reduced and data fluctuations are eliminated, allowing data communication to be performed with less software and without changing existing computer software. This is the data processing device that made it possible.
本発明は、非同期時分割多重方式のLANにて、既存の
コンピュータのソフトウェアを変更しなくともデータ通
信を可能にする為に、ネットワーク制御部とデータ端末
又はコンピュータ間に用いるデータ転送手順に依存しな
いデータ通信を行う為のデータ処理装置の改良に関する
。The present invention does not depend on the data transfer procedure used between a network control unit and a data terminal or computer in order to enable data communication without changing existing computer software in an asynchronous time division multiplexed LAN. This invention relates to improvements in data processing devices for data communications.
第3図に示す如く、コンピュータ20とデータ端末(コ
ンピュータでもよい)27〜29との通信を行う通信方
式としては、モデム21〜26を用いて行う方式がある
が、これは伝送路30,31.32が多数必要でありシ
ステムとして高価になるので、非同期時分割多重方式の
LANを利用してデータ転送手順に依存しないデータ通
信を行うことが出来るようにすれば、既存のコンピュー
タ及びデータ端末を変更することなくシステムを安価に
出来るのでこの方式が検討されている。As shown in FIG. 3, as a communication method for communicating between the computer 20 and the data terminals (which may also be computers) 27 to 29, there is a method using modems 21 to 26; Since a large number of .32 is required and the system is expensive, it would be possible to use an asynchronous time division multiplexing LAN to perform data communication that does not depend on the data transfer procedure, which would make it possible to replace existing computers and data terminals. This method is being considered because the system can be made inexpensive without any changes.
非同期時分割多重方式のLANは、伝送速度がIMbp
s以上と高速であり、端末に送信すべきメソセージがあ
る時にのみ伝送路の使用権を割り付けるもので、メソセ
ージブロックに相手と自分のアドレスをつけパケット化
し、任意の相手との通信を可能にしたものである。The transmission speed of an asynchronous time division multiplexed LAN is IMbp.
It is faster than s and allocates the right to use the transmission path only when there is a message to be sent to the terminal. It attaches the address of the other party and itself to the message block and turns it into a packet, making it possible to communicate with any other party. This is what I did.
この方式は同期時分割多重方式に比し、伝送路をより有
効に利用出来、間欠的な計算機データを短時間に送信出
来るのでデータ通信には有効である。Compared to the synchronous time division multiplexing method, this method is effective for data communication because it can use transmission paths more effectively and can transmit intermittent computer data in a short time.
この様な非同期時分割多重方式のLANには、1985
年にISO及びI EEEの802.3にて標準化され
たキャリアセンス・マルチプルアクセス・コリジヨンデ
ィテクション方式(以下C8MAZCD方式と称す)と
か802.4にて標準化されたトークンバス方式とか8
02.5にて標準化されたトークンリング方式等がある
。This type of asynchronous time-division multiplexing LAN includes the 1985
The carrier sense multiple access collision detection method (hereinafter referred to as the C8MAZCD method), which was standardized in ISO and IEEE 802.3 in 2008, and the token bus method, which was standardized in 802.4.
There is a token ring method standardized in 02.5.
これを用いた1例のシステムを図を用いて説明する。An example of a system using this will be explained using a diagram.
第4図に示す如<C3MA/CD方式のバス形LANを
利用し、既存のコンピュータのソフトウェアを生かし、
コンピュータ20とデータ端末27〜29間のデータ通
信を可能とする為には、1本のバス33に接続された、
網のプロトコル制御を行うネットワーク制御部1とデー
タ端末27〜29又はコンピュータ20間に、ハイレベ
ルデータリンク制御手順(以下HDLC手順と称す)。As shown in Figure 4, by using a C3MA/CD type bus type LAN and making use of existing computer software,
In order to enable data communication between the computer 20 and the data terminals 27 to 29, a bus 33 is connected to the
A high-level data link control procedure (hereinafter referred to as HDLC procedure) is performed between the network control unit 1 that performs network protocol control and the data terminals 27 to 29 or the computer 20.
同期式によるベーシックモード制御手順(以下BSC手
順と称す)、調歩同期で無手順の制御手順(以下TTY
手順と称す)等のデータ転送手順に依存しない伝送速度
が300bps〜14.4Kb p’ sのL A N
の伝送速度より溝かに遅いデータ通信を可能にするデー
タ処理装置3を設けて行うことになる。Synchronous basic mode control procedure (hereinafter referred to as BSC procedure), start-stop synchronization non-procedure control procedure (hereinafter referred to as TTY)
LAN with a transmission speed of 300bps to 14.4Kbp's that does not depend on data transfer procedures such as
This is accomplished by providing a data processing device 3 that enables data communication that is much slower than the transmission speed of .
このデータ処理装置3としては、少ないソフトウェアで
、且つデータの遅延が少なく又データの揺らぎのないも
のであることが望ましい。It is desirable that the data processing device 3 uses a small amount of software, has little data delay, and has no data fluctuation.
〔従来の技術と発明が解決しようとする問題点〕第5図
は従来例のデータ処理装置3を中心としたブロック図で
ある。[Prior Art and Problems to be Solved by the Invention] FIG. 5 is a block diagram mainly showing a conventional data processing device 3. As shown in FIG.
図中1は網のプロトコル制御を行うネットワーク制御部
、2−4はデータ端末、3゛はデータ処理装置、4゛は
端末インターフェース部、5はバッファ、8はインター
フェース部、9はシステムバス、10はマイクロプロセ
ツサ、11は制御用のプログラムを持つROM、12は
RAM、13はLANのプロトコル制御を行うLAN制
御回路、14はローカルバス、15は両方からアクセス
出来るRAM、16はESC手順対応回路、17はHD
L C手順対応回路、18はTTY手順対応回路を示
す。In the figure, 1 is a network control unit that controls the network protocol, 2-4 is a data terminal, 3 is a data processing device, 4 is a terminal interface unit, 5 is a buffer, 8 is an interface unit, 9 is a system bus, 10 is a microprocessor, 11 is a ROM with a control program, 12 is a RAM, 13 is a LAN control circuit that controls the LAN protocol, 14 is a local bus, 15 is a RAM that can be accessed from both sides, and 16 is an ESC procedure compatible circuit. , 17 is HD
LC procedure compatible circuit; 18 indicates a TTY procedure compatible circuit;
この場合は、データ処理装置3゛には、夫々のデータ転
送手順に対応した回路であるBSC手順対応回路16.
HDLC手順対応回路17.TTY手順対応回路18を
持ち、システムのデータ転送手順が例えばESC手順で
あれば、データ端末2−4はBSC手順対応回路16を
持つ端末インターフェース部4゛に接続する。In this case, the data processing device 3' includes a BSC procedure compatible circuit 16. which is a circuit corresponding to each data transfer procedure.
HDLC procedure compatible circuit 17. If the data transfer procedure of the system is, for example, the ESC procedure, the data terminal 2-4 is connected to the terminal interface unit 4' having the TTY procedure compatible circuit 18, and has the BSC procedure compatible circuit 16.
勿論コンピュータの場合もデータ転送手順に対応した回
路のある端末インターフェース部に接続することは言う
までもない。Of course, in the case of a computer, it goes without saying that it is connected to a terminal interface section that has a circuit that supports the data transfer procedure.
このようにすると、インターフェース部8にてデータ端
末2−4よりサンプリングにより抽出したデータはバッ
ファ5に納められ、BSC手順対応回路16を経てバス
9を介し、ネットワーク制両部1のRAM15に送られ
、マイクロプロセッサ10の制御によりLAN制御回路
13を介してバスに送出される。In this way, the data sampled from the data terminal 2-4 by the interface unit 8 is stored in the buffer 5, passed through the BSC procedure compatible circuit 16, and sent to the RAM 15 of the network control unit 1 via the bus 9. , are sent to the bus via the LAN control circuit 13 under the control of the microprocessor 10.
バスよりの入力データはネットワーク制御部1のRAM
15を介してデータ処理装置3゛に送られ、データ処理
装置3”ではバス9を介してBSC手順対応回路16を
経て端末インターフェース部4°のバッファ5に送られ
、インターフェース部8を介してデータ端末2−4に送
られる。Input data from the bus is stored in the RAM of network control unit 1.
15 to the data processing device 3'', where it is sent to the buffer 5 of the terminal interface section 4° via the BSC procedure compatible circuit 16 via the bus 9, and the data is sent via the interface section 8. It is sent to terminal 2-4.
このようにして、非同期時分割多重方式のLANにてデ
ータ転送手順に依存しないデータ通信が行われるが、何
れの手順の場合も可変長の一般的には2にバイト〜4に
バイト程度の長さのデータブロック単位でパケット化し
て送信するので、データブロック長が長く、これを送信
側受信側共に一旦バソファ5にためて送信するのでデー
タの遅延が大きく又可変長であるので遅延時間に差が生
じ揺らぎが生じる問題点がある。In this way, data communication that does not depend on the data transfer procedure is performed in an asynchronous time division multiplexing LAN, but in any procedure, the length is variable, generally about 2 to 4 bytes. Since the data block is packetized and transmitted in units of data blocks, the length of the data block is long, and since both the transmitting and receiving sides store this in the bath sofa 5 and transmit it, the data delay is large, and since the length is variable, there is a difference in delay time. There is a problem in that fluctuations occur.
これ等が大きいとコンピュータのソフトウェアをこれに
対応するように変更せねばならなくなり、これでは既存
のシステムをその侭非同期時分割多重方式のLANに適
応することは出来なくなる。If these are large, the computer software must be changed to accommodate them, and the existing system cannot be adapted to the asynchronous time division multiplexed LAN.
これを防ぐ為に、データ転送手順全てをデータ処理装置
内で解釈して通信する方式が考えられるが、これでは大
量のソフトウェアが必要となり高価になる問題点がある
。In order to prevent this, a method has been considered in which the entire data transfer procedure is interpreted and communicated within the data processing device, but this method requires a large amount of software and has the problem of being expensive.
上記問題点は、第1図の原理ブロック図に示す如<、イ
ンターフェース部8にて、コンピュータ又はデータ端末
2からのサンプリングにより抽出したデータをバッファ
5に納める時データを一定長のブロックに分割するデー
タブロッキング部6を持つ端末インターフェース部4と
、該バッファ5をデータ端末の伝送速度に応じた間隔で
スキャンし、該バッファ5のデータブロックを該ネット
ワーク制御部1に転送するインターバル制御部7とで構
成された本発明のデータ処理装置3にて解決される。The above problem is solved as shown in the principle block diagram of FIG. A terminal interface section 4 having a data blocking section 6 and an interval control section 7 that scans the buffer 5 at intervals according to the transmission speed of the data terminal and transfers data blocks in the buffer 5 to the network control section 1. This problem is solved by the data processing device 3 of the present invention configured.
本発明によれば、端末インターフェース部4のインター
フェース部8にてデータ端末又はコンピュータ2からの
サンプリングにより抽出したデータを、データ転送手順
に関係なく、データブロッキング部6にて、データ転送
手順のデータブロック長より遥かに短い一定長のブロッ
クに分割して、バッファ5に納め、これを遅滞なく伝送
するようインターバル制御部7にてデータ端末の伝送速
度に応じた間隔でスキャンし、該バッファ5のデータブ
ロックを該ネットワーク制御部1に転送するようにする
ので、遅延は非常に少なくなり又一定長であるので揺ら
ぎを生ずることもなく、既存のコンピュータのソフトウ
ェアを変更しなくてもよく、又ソフトウェアの量も非常
に少なくなる。According to the present invention, the data extracted by sampling from the data terminal or computer 2 by the interface section 8 of the terminal interface section 4 is processed into data blocks of the data transfer procedure by the data blocking section 6 regardless of the data transfer procedure. The data in the buffer 5 is divided into blocks of a constant length, which is much shorter than the original length, and stored in the buffer 5.The data in the buffer 5 is scanned by the interval control unit 7 at intervals according to the transmission speed of the data terminal so that the blocks are transmitted without delay. Since the block is transferred to the network control unit 1, the delay is very small, and since the length is constant, there is no fluctuation, and there is no need to change the existing computer software. The amount will also be very small.
第2図は本発明のデータ処理装置を中心としたブロック
図である。FIG. 2 is a block diagram mainly showing the data processing device of the present invention.
図中2−1.2−2.2−3はデータ端末、3はデータ
処理装置、4−1 4−2.4−3は内容は同じ端末イ
ンターフェース部、6はデータブロッキング部、7はイ
ンターバル制御部を示し尚企図を通じ同一符号は同一機
能のものを示す。In the figure, 2-1.2-2.2-3 is a data terminal, 3 is a data processing device, 4-1 4-2.4-3 is a terminal interface section with the same contents, 6 is a data blocking section, and 7 is an interval The same reference numerals indicate the same functions throughout the invention.
第2図で第5図の場合と異なる点は、第5図の各手順対
応回路16〜18を用いず、何れの手順の場合もデータ
端末(又はコンピュータ)2−1゜2−2.2−3が例
えば3個あれば、端末インターフェース部4−1.4−
2.4−3に接続する点と、例えばデータ端末2−1よ
りインターフェース部8にてサンプリングにより抽出し
たデータをバッファ5に納める時、データブロッキング
部6にてデータ転送手順のデータブロック長より温かに
短い例えば1〜10バイトの一定長のブロックに分割し
て、納めるようにし、インターバル制御部7にて、デー
タ端末2−1〜2−3の伝送速度に対応して遅滞なくデ
ータブロックが転送出来る間隔で、バス9を介して端末
インターフェース部4−1〜4−3のバッファ5をスキ
ャンし、バッファ5に納められているデータブロックを
遅滞なくネットワーク制御部1のRAM15に転送する
ようにした点である。The difference between FIG. 2 and FIG. 5 is that the circuits 16 to 18 corresponding to each procedure in FIG. 5 are not used, and the data terminal (or computer) 2-1, 2-2, For example, if there are three -3s, the terminal interface section 4-1.4-
2.4-3 and, for example, when data extracted from the data terminal 2-1 by sampling at the interface unit 8 is stored in the buffer 5, the data block length of the data transfer procedure is set at the data blocking unit 6. The interval control unit 7 transfers the data blocks without delay in accordance with the transmission speed of the data terminals 2-1 to 2-3. The buffers 5 of the terminal interface units 4-1 to 4-3 are scanned at possible intervals via the bus 9, and the data blocks stored in the buffers 5 are transferred to the RAM 15 of the network control unit 1 without delay. It is a point.
このようにして送られた一定長のデータブロックは相手
側のコンピュータ又はデータ端末に送られデータ転送手
順のデータブロックとなりデータ通信が行われる。The data block of a certain length sent in this way is sent to the other party's computer or data terminal, and becomes a data block for a data transfer procedure, and data communication is performed.
このように、データ端末2−1よりサンプリングにより
抽出したデータはデータ転送手順のデータブロック長よ
り溝かに短い一定長のデータブロックに分割してバッフ
ァ5に納められ、送信されるので、どのデータ転送手順
のデータ端末の場合でも同様に処理出来、又短いデータ
ブロック単位でバッファ5に納め伝送するので遅延は少
なくなり、又一定長であるので揺らぎもなく、既存のコ
ンピュータのソフトウェアを変更することなく、スルな
いソフトウェアで非同期時分割多重方式のLANに適応
出来る。In this way, the data extracted by sampling from the data terminal 2-1 is divided into data blocks of a fixed length, which is much shorter than the data block length of the data transfer procedure, and is stored in the buffer 5 and transmitted. It can be processed in the same way even in the case of a data terminal in the transfer procedure, and since it is stored in the buffer 5 in short data blocks and transmitted, there is less delay, and since it is a fixed length, there is no fluctuation, and existing computer software can be changed. It can be applied to an asynchronous time division multiplexed LAN with simple software.
以上詳細に説明せる如く本発明によれば、少ないソフト
ウェアで、いかなるデータ転送手順の場合でも、既存の
コンピュータのソフトウェアを変更することなく、非同
期時分割多重方式のL A Nに適用してデータ通信を
行うことが出来る効果がある。As explained in detail above, according to the present invention, data communication can be performed by applying it to an asynchronous time division multiplexed LAN using less software and without changing existing computer software in any data transfer procedure. It has the effect of allowing you to do this.
ロック図、
第3図は1例のモデムを用いるシステムのブロック図、
第4図は1例のLANを用いるシステムのブロック図、
第5図は従来例のデータ処理装置を中心としたブロック
図である。
図において、
1はネットワーク制御部、
2はデータ端末又はコンピュータ、
2−1〜2−4はデータ端末、
3.3゛はデータ処理装置、
4.4−1.4−2.4−3.4” は端末インターフ
ェース部、
5はバッファ、
6はデータブロッキング部、
7はインターバル制御部、
8はインターフェース部、
9はシステムバスを示す。
も発日月の浮子ゼフ゛口・ンフ咥
りヒ 1 圀
丞亦口月の矢ぶヒゲ1Jのデーノ処理較量と中lじと(
氏ブロッ2に千 2 (2)
イL小りコ力デー7対2理若Jに1甲、覧ヒ(辷)゛ロ
ツフ圀矛 5 にFigure 3 is a block diagram of an example of a system using a modem; Figure 4 is a block diagram of an example of a system using a LAN; Figure 5 is a block diagram centered on a conventional data processing device. be. In the figure, 1 is a network control unit, 2 is a data terminal or computer, 2-1 to 2-4 are data terminals, 3.3 is a data processing device, 4.4-1.4-2.4-3. 4" is the terminal interface section, 5 is the buffer, 6 is the data blocking section, 7 is the interval control section, 8 is the interface section, and 9 is the system bus. The amount of deno processing and the middle part of the Yabuhige 1J of the month of 亞亦口 (
Mr. Block 2 to 1,000 2 (2) IL Korikoriko Day 7 to 2 Riwa J to 1 A, look at ゛Rotsuf Kuniku 5
Claims (1)
てデータ転送手順に依存しないデータ通信を行う為に、
網のプロトコル制御を行うネットワーク制御部(1)と
データ端末又はコンピュータ(2)間に用いるデータ処
理装置(3)において、 インターフェース部(8)にて、コンピュータ又はデー
タ端末(2)からのデータをサンプリングしバッファ(
5)に納める時該データを一定長のブロックに分割する
データブロッキング部(6)を持つ端末インターフェー
ス部(4)と、 該バッファ(5)をデータ端末の伝送速度に応じた間隔
でスキャンし、該バッファ(5)のデータブロックを該
ネットワーク制御部(1)に転送するインターバル制御
部(7)とで構成されたことを特徴とするデータ処理装
置。[Claims] In order to perform data communication independent of data transfer procedures in an asynchronous time division multiplex local area network,
In a data processing device (3) used between a network control unit (1) that controls network protocols and a data terminal or computer (2), an interface unit (8) processes data from the computer or data terminal (2). Sample and buffer (
5) a terminal interface unit (4) having a data blocking unit (6) that divides the data into blocks of a certain length when storing the data; and a terminal interface unit (4) that scans the buffer (5) at intervals according to the transmission speed of the data terminal; A data processing device comprising: an interval control section (7) that transfers data blocks in the buffer (5) to the network control section (1).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61108124A JPS62264748A (en) | 1986-05-12 | 1986-05-12 | Data processor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61108124A JPS62264748A (en) | 1986-05-12 | 1986-05-12 | Data processor |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62264748A true JPS62264748A (en) | 1987-11-17 |
Family
ID=14476538
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61108124A Pending JPS62264748A (en) | 1986-05-12 | 1986-05-12 | Data processor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62264748A (en) |
-
1986
- 1986-05-12 JP JP61108124A patent/JPS62264748A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5524113A (en) | ATM switch interface | |
US5590124A (en) | Link and discovery protocol for a ring interconnect architecture | |
US5241541A (en) | Burst time division multiplex interface for integrated data link controller | |
US5280477A (en) | Network synchronous data distribution system | |
CA1280217C (en) | Method and apparatus for utilization of dual latency stations for performance improvement of token ring networks | |
KR950035193A (en) | Computer network and how to communicate voice and data information | |
JP3130928B2 (en) | Switching element and control method thereof | |
WO1998014015A9 (en) | A method and apparatus for having multiple virtual paths in one serial i/o controller channel | |
US6275549B1 (en) | Methods and apparatus for synchronizing a clock | |
US6687260B1 (en) | Apparatus and methods for flow control of non-isochronous data | |
JPS62264748A (en) | Data processor | |
JP3676917B2 (en) | Multiprocessor switch and communication method thereof | |
JPS62261250A (en) | Mechanism for facilitating exchange of data and non-encoded information in communication network | |
US6970460B2 (en) | Multiplexing apparatus | |
JP3475899B2 (en) | Data processing method of packet switch device receiver | |
JPH0621925A (en) | Communication control system for multiplex transmission line | |
KR0183346B1 (en) | Dma control apparatus in bisdn interface device | |
JPH03258132A (en) | Communication terminal equipment | |
JP2756002B2 (en) | Frame transmission method for local area network | |
KR950022481A (en) | Packet Structure and Processing Method in Base Station Packet Router | |
JPH01116858A (en) | Data communication equipment | |
KR100250485B1 (en) | High speed packet switching device of frames between nodes | |
JPS63250243A (en) | Data communication processing system | |
JPS6365730A (en) | Reception side reservation communication system | |
JPH0215743A (en) | On-line monitoring system for ring type lan |