JPS62258509A - Gain variable type amplifier - Google Patents

Gain variable type amplifier

Info

Publication number
JPS62258509A
JPS62258509A JP8930086A JP8930086A JPS62258509A JP S62258509 A JPS62258509 A JP S62258509A JP 8930086 A JP8930086 A JP 8930086A JP 8930086 A JP8930086 A JP 8930086A JP S62258509 A JPS62258509 A JP S62258509A
Authority
JP
Japan
Prior art keywords
current
transistor
voltage
emitter
equation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8930086A
Other languages
Japanese (ja)
Other versions
JPH0554724B2 (en
Inventor
Kazutoshi Sasaki
佐々木 三利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Ten Ltd
Original Assignee
Denso Ten Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Ten Ltd filed Critical Denso Ten Ltd
Priority to JP8930086A priority Critical patent/JPS62258509A/en
Publication of JPS62258509A publication Critical patent/JPS62258509A/en
Publication of JPH0554724B2 publication Critical patent/JPH0554724B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Control Of Amplification And Gain Control (AREA)

Abstract

PURPOSE:To improve the S/N and to suppress the generation of distortion by inserting a diode having a forward resistance changed in response to the same forward current as to that of an equivalent emitter resistance of a differential transistor(TR) to the emitter of the TR. CONSTITUTION:Diodes D1, D2 having the forward resistance changed in response to the same forward current as the equivalent emitter resistor of the differential TRs Q4, Q5 are inserted respectively to the emitters of the TRs Q4, Q5. A noise voltage Vn is expressed in equation I. An output noise voltage Von2 at an output terminal 10 is expressed in equation II. Captions re4, re5 are equivalent emitter resistances of the TRs Q4, Q5, captions re6, re7 are forward resistors of the diodes D1, D2, and captions Vn1, Vn2 are noise voltages of the TRs Q4, Q5. Then the gain of the voltage Von2 with respect to the voltages Vn1, Vn2 is decreased by the resistors re6, re7. Thus, the S/N is improved and the generation of distortion is suppressed.

Description

【発明の詳細な説明】 技術分野 本発明は、直流電圧によって利得を制御することができ
る利得可変形増幅器に関する。
TECHNICAL FIELD The present invention relates to a variable gain amplifier whose gain can be controlled by direct current voltage.

背景技術 典型的な先行技術の等価回路は、第4図に示されている
。振幅変調受信機などにおいて高周波または中間周波増
幅を行なうために、この利得可変形増幅器が用いられる
。信号電圧viは、入力端子1からトランジスタQ3に
与えられて信号電流■iに変換される。この信号電流I
iは、入力端子2゜3に与えられる直流電圧によって制
御される差動トランジスタQ1.Q2に分流されろ、ト
ランジスタQ2には直列抵抗Reが接続され、このトラ
ンジスタQ2のフレフタは出力端子4となっている。第
4U41こおいて参照符rel 、 re21土、トラ
ンジスタQ1.Q2の等価エミッタ抵抗であり、Vnl
、vn2はそれぞれトランジスタQ 1 、Q 2の雑
音電圧を等価的に示す。
BACKGROUND ART A typical prior art equivalent circuit is shown in FIG. This variable gain amplifier is used to perform high frequency or intermediate frequency amplification in amplitude modulation receivers and the like. The signal voltage vi is applied from the input terminal 1 to the transistor Q3 and is converted into a signal current i. This signal current I
i is a differential transistor Q1.i controlled by a DC voltage applied to input terminal 2.3. A series resistor Re is connected to the transistor Q2, and the left side of the transistor Q2 serves as an output terminal 4. 4U41, reference numerals rel, re21, transistor Q1. is the equivalent emitter resistance of Q2, and Vnl
, vn2 equivalently represent the noise voltages of the transistors Q 1 and Q 2, respectively.

端子2.3とトランジスタQ 1 、Q 2のベースに
与えられる電圧Vc を制御すること−によって、電流
Iiを分流し、抵抗Rcに流れる出力電流Ioを滅貨さ
せ、利得を変化している。
By controlling the voltage Vc applied to the terminal 2.3 and the bases of the transistors Q 1 and Q 2 , the current Ii is shunted, the output current Io flowing through the resistor Rc is diverted, and the gain is changed.

このような先行技術では、トランジスタQl。In such prior art, the transistor Ql.

Q2の雑音電圧vnl l vn2によってS/N比が
劣化するという問題がある。すなわち、差動トランジス
タQl、Q2全体として発生する雑音電圧vnは vn=I−丁四耳一璽         ・・・(1)
となり、このときの出力雑音電圧Vonは第1a式%式
% このS/N比の劣化は、雑音電圧V11に対する利得が
高いためである。
There is a problem that the S/N ratio deteriorates due to the noise voltage vnl l vn2 of Q2. In other words, the noise voltage vn generated by the differential transistors Ql and Q2 as a whole is vn = I - 4 ears... (1)
The output noise voltage Von at this time is expressed by Equation 1a (%). This deterioration of the S/N ratio is due to the high gain with respect to the noise voltage V11.

この問題を解決するための他の先行技術は、第5図に示
されている。この先行技術では、IIq述の出力雑音電
圧Vonを下げるためにトランジスタQ1、Q2のエミ
ッタに抵抗Rをそれぞれ挿入している。第5図では、f
jS4図の先行技術に対応する部分には同一の参照様を
付す。この先行技術によれば、出力端子4における出力
雑音電圧V on 1は、第2式で示されるとおりとな
る6但し、Vnは、第1式で示されるとおりである。
Another prior art technique for solving this problem is shown in FIG. In this prior art, resistors R are inserted into the emitters of transistors Q1 and Q2, respectively, in order to lower the output noise voltage Von mentioned in IIq. In Figure 5, f
jS4 The same reference numerals are given to the parts corresponding to the prior art in FIG. According to this prior art, the output noise voltage V on 1 at the output terminal 4 is as shown in the second equation6, where Vn is as shown in the first equation.

これによって雑音電圧vnに対する利得を低下して、出
力雑音電圧Vonlを低下し、S/N比を改善すること
ができる。
As a result, the gain for the noise voltage vn can be lowered, the output noise voltage Vonl can be lowered, and the S/N ratio can be improved.

発明が解決すべき問題点 このような第5図に示された先行技術では、抵抗Rを差
動トランジスタQ1.Q2のエミッタに挿入することに
よって、歪みが増加するという新たな問題が生じる。こ
の歪は、トランジスタQ3に流れる電流■1に対する抵
抗Reを流れる出力電流ro、つまり端子2,3に与え
られる電圧Vcによるオフセット電流Icが電流11に
よってどのように変化するかを考えればよい。
Problems to be Solved by the Invention In the prior art shown in FIG. 5, the resistor R is connected to the differential transistor Q1 . By inserting it into the emitter of Q2, a new problem arises: increased distortion. This distortion can be determined by considering how the output current ro flowing through the resistor Re with respect to the current 1 flowing through the transistor Q3, that is, how the offset current Ic due to the voltage Vc applied to the terminals 2 and 3 changes depending on the current 11.

ここで1電圧VcJこより若手力トランノスタQl。Here, 1 voltage VcJ is more than the young power trannosta Ql.

Q2に流れる電流比をJとすると、電流比Jは第3式で
示される。
Assuming that the current ratio flowing through Q2 is J, the current ratio J is expressed by the third equation.

一’、l1l=J−1i           ・・・
(4)I i2 =(1−J )・■1       
・・・(5)また電流Icは第6式で表わされる。
1', l1l=J-1i...
(4) I i2 = (1-J)・■1
(5) Also, the current Ic is expressed by the sixth equation.

rel = K 1 / I i+         
  ・=(7)re2=に2/  丁 i2     
                    ・・値 8
 )Ii1+l12=Ii         ・・・(
9)K 1 、K 2はトランジスタQ 1 、Q 2
によって決まる定数であり、通常は25°Cにおいて約
26−Vである。参照群Ii1.Ii2は差動トランジ
スタQll Q2に流れる電流である。したがって第1
0式が成立する。
rel=K1/Ii+
・=(7) re2=ni2/ Ding i2
...value 8
)Ii1+l12=Ii...(
9) K 1 and K 2 are transistors Q 1 and Q 2
is a constant determined by the voltage, typically about 26-V at 25°C. Reference group Ii1. Ii2 is a current flowing through the differential transistor QllQ2. Therefore, the first
Equation 0 holds true.

Ic       Vc Ii  (2R+rel+re2)・Ii・・・(10
) この第10式によれば、抵抗Rを挿入することによって
電流Icは電流Iiによって影ツを受け、換3すると、
歪みを生じることになる。
Ic Vc Ii (2R+rel+re2)・Ii...(10
) According to this 10th equation, by inserting the resistor R, the current Ic is affected by the current Ii, and if you convert 3,
This will cause distortion.

本発明の目的は、S/N比を改善し、しかも歪みの発生
を抑制するようにした利得可変形増幅器を提供すること
である。
An object of the present invention is to provide a variable gain amplifier that improves the S/N ratio and suppresses the occurrence of distortion.

問題点を解決するための手段 本発明は、信号電圧を電流に変換するトランジスタと、
その信号電流を直流電圧によって制御1される差動トラ
ンジスタにより分流制御して利得を可変する増幅器にお
いて、前記差動トランジスタの各エミッタにそのトラン
ジスタの等価エミッタ抵抗と同じ順方向電流に応じて変
化する順方向抵抗を持つグイオードを挿入した事を特徴
とする利得可変形増幅器である。
Means for Solving the Problems The present invention provides a transistor for converting a signal voltage into a current;
In an amplifier in which the gain is varied by branching control of the signal current by a differential transistor controlled by a DC voltage, a forward current that is the same as the equivalent emitter resistance of the transistor is applied to each emitter of the differential transistor. This is a variable gain amplifier characterized by the insertion of a guiode with forward resistance.

作  用 本発明に従えば、各差動トランジスタのエミッタに直列
にグイオードを挿入し、このグイオードは差動トランジ
スタの等価エミッタ抵抗と同じ順方向電流に応じて変化
する順方向抵抗を有している。これによって出力′S音
電圧に対する利得を低下してS/N比を向上することが
可能になる。また歪みの発生を抑制することが可能−と
なる。
According to the present invention, a giode is inserted in series with the emitter of each differential transistor, and this giode has a forward resistance that varies according to the forward current, which is the same as the equivalent emitter resistance of the differential transistor. . This makes it possible to reduce the gain for the output 'S sound voltage and improve the S/N ratio. Furthermore, it becomes possible to suppress the occurrence of distortion.

実施例 第1図は、本発明の一天施例の電気回路図である。入力
端子7には増幅されるべき7.流111号が与。
Embodiment FIG. 1 is an electrical circuit diagram of an embodiment of the present invention. The input terminal 7 has 7.0 to be amplified. Flow No. 111 is given.

乏られる。この入力端子7の信号電圧は、トランジスタ
Q6によって電流に変換される。トランジスタQ6には
直列に抵抗REが接続される。トランジスタQ6による
信号電流Iiは、入力端子8゜9に与えられる直流電圧
Vcによって制御される差動トランジスタQ4.Q5に
よって分流制御される。差動トランジスタQ 41 Q
 5のうちの1つのトランジスタQ5には直列に抵抗R
eが接続すれる。このトランジスタQ5と抵抗Reとの
接続点は、出力端子10となっている。差動トランジス
タQ4.Q5の特性は近tスしている。差動トランジス
タQ 4 、Q 5には、直列にダイオードD1tD2
が順方向に接続される。
be scarce. This signal voltage at input terminal 7 is converted into a current by transistor Q6. A resistor RE is connected in series to the transistor Q6. The signal current Ii from the transistor Q6 is applied to the differential transistor Q4. Diversion control is performed by Q5. Differential transistor Q 41 Q
A resistor R is connected in series to one of the transistors Q5.
e is connected. The connection point between the transistor Q5 and the resistor Re is an output terminal 10. Differential transistor Q4. The characteristics of Q5 are close to each other. A diode D1tD2 is connected in series to the differential transistors Q4 and Q5.
are connected in the forward direction.

第2図は第1図に示された実施例の等価回路図である。FIG. 2 is an equivalent circuit diagram of the embodiment shown in FIG.

参照符re4.resは、トランジスタQ4゜Q5の等
価エミッタ抵抗をそれぞれ示す、参照符reG、re7
は、ダイオードD 1 、D 2の順方向電流に応じて
変化する順方向抵抗を示す、参照符vnltvn21±
、それぞれトランジスタQ4.Q5の雑音電圧を示す。
Reference mark re4. res are reference symbols reG and re7, which indicate the equivalent emitter resistance of transistors Q4 and Q5, respectively.
denotes the forward resistance that varies depending on the forward current of the diodes D 1 , D 2 with the reference vnltvn21±
, respectively transistor Q4. The noise voltage of Q5 is shown.

差動トランジスタQ4.Q5全体として発生する2I音
電圧vnは、第1式のとおりとなり、このとき出力端子
10における出力雑音電圧Von2は第11式で示され
るとおりである。
Differential transistor Q4. The 2I sound voltage vn generated as a whole of Q5 is as shown in the first equation, and at this time, the output noise voltage Von2 at the output terminal 10 is as shown in the eleventh equation.

この第11式から出力雑音電圧Von2は、前述の先行
技術に関連して述べた第1式に比べてreGtre7に
より雑音電圧vnl+vn2に対する利得が小さくなる
。このようにして出力雑音電圧を低下してS/N比を向
上することができる。
From this 11th equation, the gain of the output noise voltage Von2 with respect to the noise voltage vnl+vn2 is smaller due to reGtre7 than in the 1st equation described in connection with the prior art described above. In this way, the output noise voltage can be reduced and the S/N ratio can be improved.

差動トランジスタQ4.Q5の等価エミッタ抵抗re4
.re5は次のとおりとなる。
Differential transistor Q4. Equivalent emitter resistance re4 of Q5
.. re5 is as follows.

re4 = K 4 / I i4         
 =i12)res = K 5 / I is   
       −(13)K4.に5は、トランジスタ
Q 4 、Q 5によって定まる定数であり、前述のよ
うに25°Cにおいて通常的26−■である。
re4 = K4 / Ii4
= i12) res = K 5 / I is
-(13)K4. 5 is a constant determined by the transistors Q 4 and Q 5, and is typically 26-■ at 25°C as described above.

ダイオードDi、D2の順方向電流に応じて変化する順
方向抵抗re6.re7は、次のように表わされる。
Forward resistance re6. which changes depending on the forward current of the diodes Di and D2. re7 is expressed as follows.

re6 = K G / I i4         
  ・=(14)re7 = K 7 / I i 5
          − (15)ここでK G 、K
 7は、ダイオードD 1 、D 2によって定まる値
であり、トランジスタの場合と同じ値である。
re6 = K G / I i4
・=(14)re7=K7/Ii5
- (15) where K G , K
7 is a value determined by the diodes D 1 and D 2 and is the same value as in the case of a transistor.

入力端子8.9に与えられろ電圧Vcによるオフセット
電流Icは次のようになる。
The offset current Ic due to the voltage Vc applied to the input terminal 8.9 is as follows.

・・・(16) ここでトランジスタQ4.Q5に流れる電流比を前述の
先イ〒技術で述べた第3式、第4式および第5式と同様
におくと、電流Ii1:対する電流Icは次のとおりで
ある。
...(16) Here, transistor Q4. If the current ratio flowing through Q5 is set as in the third, fourth, and fifth equations described in the above-mentioned prior art, the current Ii1 to current Ic is as follows.

この第17式から、電流Icは電流Iiに上って影響を
受けず、したがって歪みを生じないことがわかる。この
ようにして歪みの発生を抑制することが可能となる。
From this 17th equation, it can be seen that the current Ic is not affected by the current Ii and therefore does not cause distortion. In this way, it is possible to suppress the occurrence of distortion.

本発明に従う利得可変形増幅器は、第3図における受信
機において用いることができる。この受信機ではアンテ
ナ12からの高周波信号が高周波増幅回路13において
増幅され、高周波増幅自動利得制御回路14を介して混
合回路15に与えられる。混合回路15には、局部発信
回路16からの局部発信信号が与えられる。こうして得
られる中間周波12号は、中間周波増幅自動利得制御回
路171こおいてづ9幅され、この上うlこしてスーパ
ーヘテロゲイン方式で受信が行なわれる。回路17かC
)の出力は、検波回路18によって検波され、増幅回路
19によって増幅され、スピーカ20によって音響化さ
れる。検波回路18からの出力は、ローパスフィルタ2
1に与えられて音響信号が遮断され、受信電界強度に対
応した直流電圧がライン22に導出される。このライン
2−2からの電圧は、自動利得制a1増幅回路23にす
3いて増幅され、ライン24を介して回路14.17に
与えられる。
A variable gain amplifier according to the invention can be used in the receiver in FIG. In this receiver, a high frequency signal from an antenna 12 is amplified in a high frequency amplification circuit 13 and provided to a mixing circuit 15 via a high frequency amplification automatic gain control circuit 14. A local oscillation signal from a local oscillation circuit 16 is applied to the mixing circuit 15 . The intermediate frequency No. 12 obtained in this way is amplified by nine times by an intermediate frequency amplification automatic gain control circuit 171, and then received in a superhetero gain method. Circuit 17 or C
) is detected by the detection circuit 18, amplified by the amplifier circuit 19, and made into sound by the speaker 20. The output from the detection circuit 18 is passed through the low-pass filter 2
1, the acoustic signal is cut off, and a DC voltage corresponding to the received electric field strength is led out to line 22. The voltage from line 2-2 is amplified by automatic gain control a1 amplifier circuit 23 and applied via line 24 to circuit 14.17.

第1図およびm2図に示された実施例は、この回路14
.17において使用され、入力端子8,9にはライン2
4からの直流電圧が与えられ、これによって自動利得制
御が達成される。
The embodiment shown in FIG. 1 and FIG.
.. 17, and input terminals 8 and 9 are connected to line 2.
A DC voltage from 4 is applied, thereby achieving automatic gain control.

本発明は、受信機の自動利得制御のために用いられるだ
けでなく、その他の用途において広範囲に実施すること
ができる。
The invention is not only used for automatic gain control of receivers, but can also be implemented in a wide range of other applications.

効  果 以上のように本発明によれば、差動トランジスタのエミ
ッタに、そのトランジスタの等価エミッタ抵抗と同じ順
方向電流に応じて変化する順方向抵抗を有するダイオー
ドを挿入したので、S/N比を改善し、しかも歪みの発
生を抑制することが可能となる。
Effects As described above, according to the present invention, a diode having a forward resistance that changes in accordance with the forward current, which is the same as the equivalent emitter resistance of the differential transistor, is inserted in the emitter of the differential transistor, so that the S/N ratio can be improved. It is possible to improve this and suppress the occurrence of distortion.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例の電気回路図、第2図は第1
図に示された実施例の等価回路図、第3図は本発明に従
う利得可変形増幅器が関連して実施される受信はのブロ
ック図、第4図は先行技術の等価回路図、第5図は他の
先行技術の等価回路図である。 ? 、8.9  ・・・入力端子、10・・・出力端子
、Q4゜Q5・・・ffl!)ランノスタ、Q6・・・
トランジスタ、D 1 、D 2・・・ダイオード、R
E、Re・・・抵抗代理人  弁理士 四教 圭一部 第1図 ■ 第2 図 ■ 第 4図 ■
Figure 1 is an electrical circuit diagram of one embodiment of the present invention, and Figure 2 is the electrical circuit diagram of one embodiment of the present invention.
FIG. 3 is a block diagram of a reception system implemented in conjunction with the variable gain amplifier according to the present invention, FIG. 4 is an equivalent circuit diagram of the prior art, and FIG. 5 is an equivalent circuit diagram of the embodiment shown in the figure. is an equivalent circuit diagram of another prior art. ? , 8.9...Input terminal, 10...Output terminal, Q4゜Q5...ffl! ) Lannostar, Q6...
Transistor, D1, D2...diode, R
E, Re... Resistance agent Patent attorney Shikyo Keiichi Figure 1■ Figure 2■ Figure 4■

Claims (1)

【特許請求の範囲】[Claims] 信号電圧を電流に変換するトランジスタと、その信号電
流を直流電圧によつて制御される差動トランジスタによ
り分流制御して利得を可変する増幅器において、前記差
動トランジスタの各エミッタにそのトランジスタの等価
エミッタ抵抗と同じ順方向電流に応じて変化する順方向
抵抗を持つダイオードを挿入したことを特徴とする利得
可変形増幅器。
In an amplifier that includes a transistor that converts a signal voltage into a current, and a differential transistor that controls the signal current by a DC voltage to control the shunt flow to vary the gain, each emitter of the differential transistor is connected to the equivalent emitter of that transistor. A variable gain amplifier characterized by inserting a diode with a forward resistance that changes according to the same forward current as the resistance.
JP8930086A 1986-04-17 1986-04-17 Gain variable type amplifier Granted JPS62258509A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8930086A JPS62258509A (en) 1986-04-17 1986-04-17 Gain variable type amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8930086A JPS62258509A (en) 1986-04-17 1986-04-17 Gain variable type amplifier

Publications (2)

Publication Number Publication Date
JPS62258509A true JPS62258509A (en) 1987-11-11
JPH0554724B2 JPH0554724B2 (en) 1993-08-13

Family

ID=13966817

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8930086A Granted JPS62258509A (en) 1986-04-17 1986-04-17 Gain variable type amplifier

Country Status (1)

Country Link
JP (1) JPS62258509A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009260972A (en) * 2008-04-18 2009-11-05 St Microelectronics Sa Variable gain rf amplifier

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009260972A (en) * 2008-04-18 2009-11-05 St Microelectronics Sa Variable gain rf amplifier

Also Published As

Publication number Publication date
JPH0554724B2 (en) 1993-08-13

Similar Documents

Publication Publication Date Title
CA1143813A (en) Transceiver for full-duplex transmission of digital signals on a single line
CN100477499C (en) Power amplifier with bias voltage control
JP2000201114A (en) High speed differential type photoelectric receiver
EP1763922A1 (en) Amplifier circuit with automatic gain correction
US4742565A (en) Radio receiver with field intensity detector
EP0491488A1 (en) Low distortion, low noise, amplifier
JP3636569B2 (en) Optical transmission equipment
US6917788B2 (en) Wireless communications system having variable gain mixer
GB2358532A (en) AC voltage amplifier using current mode stages
CN1067194C (en) Output stage of operational amplifier suitable for mounting on substrate and method of amplifying therewith
US20050007198A1 (en) Power amplifier module
JPS62258509A (en) Gain variable type amplifier
US7103341B2 (en) Harmonic circuit for improving linearity
US6812686B2 (en) Method of forming an RF detector and structure therefor
US6906584B1 (en) Switchable gain amplifier having a high-pass filter pole
JPH08130428A (en) Variable gain amplifier
EP1049249A1 (en) Variable gain amplifiers
US6359518B1 (en) Signal level adjusting circuit using coupling stage for preventing variation from resulting in each operating point of first amplifying stage and second amplifying stage
JP3239563B2 (en) Light receiving circuit for AV optical space transmission
US5838198A (en) Gain control for parallel-arranged differential pairs
US20030030480A1 (en) Low noise analog multiplier utilizing nonlinear local feedback elements
US6594474B1 (en) Controlled-gain power amplifier device, in particular for radio-frequency circuits applied to cellular mobile telephony
JPS61147611A (en) Agc circuit
JPS58194414A (en) Agc circuit
JPH0414902A (en) Mixer agc circuit

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees