JPS6225363A - Electronic calculator - Google Patents

Electronic calculator

Info

Publication number
JPS6225363A
JPS6225363A JP16517185A JP16517185A JPS6225363A JP S6225363 A JPS6225363 A JP S6225363A JP 16517185 A JP16517185 A JP 16517185A JP 16517185 A JP16517185 A JP 16517185A JP S6225363 A JPS6225363 A JP S6225363A
Authority
JP
Japan
Prior art keywords
register
gate
data
registers
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16517185A
Other languages
Japanese (ja)
Inventor
Hideki Yagi
秀樹 八木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP16517185A priority Critical patent/JPS6225363A/en
Publication of JPS6225363A publication Critical patent/JPS6225363A/en
Pending legal-status Critical Current

Links

Landscapes

  • Calculators And Similar Devices (AREA)

Abstract

PURPOSE:To prevent a small-sized electronic calculator from being disabled to make calculations by indicating the use states of data saving registers of the electronic calculator. CONSTITUTION:Registers 31 and 21 constitute an X register and registers 32 and 22 constitute a Y register; and registers 33 and 23 constitute the saving register M1, 34 and 24 a saving register M2, and 35 and 25 a standby register M4. Arithmetic inputted on a key input part 10 is carried out by an arithmetic control part 11 and data on the arithmetic result is sent to the registers successively. At this time, the use states of the registers M1-M4 are displayed on a display part 12 through a saving register monitor signal generating circuit 13.

Description

【発明の詳細な説明】[Detailed description of the invention]

〔産業上の利用分野〕 本発明は電子式卓上計算機に関し、特に括弧計算等を含
む複雑な計算を数式通りにキー操作しても、乗除算或い
は括弧内の計算に優先して計算できるいわゆる完全算数
式の電子式卓上計算機に関する。 〔従来の技術〕 このような計算機において、たとえばA−BXCC+(
D−E÷F)]の計算を行なう場合、(D−E÷F)が
最も優先されるがその内でもE÷Fを最初に計算し、そ
の商をDから減算する。更罠その結果をCに加算し、そ
の結果をBに乗算を行ない、その結果をAから減算を行
なう。 〔発明が解決しようとする問題点〕 以上の様に計A、を行なう順序を自動的に判断し、その
場合に計算順序が遅いデータを演算レジスタ以外のレジ
スタに退避する必要があるが、計算機の使用者が計算機
の有している退避レジスタの個数以上にデータを退避し
なければならない計算を行ない、計算不能となったり途
中結果を壊す恐れがあった。 〔問題点を解決するだめの手段〕 本発明の目的は計算機の使用者に不測の事態が起こらな
い様に退避レジスタの使用を表示し得るようにした′電
卓を提供することにある。 本発明による電子式卓上計算機は、複数個のデータを有
し、括弧計算機能及び加減乗除等の混合計算において加
減算よりも乗除算を優先して計算を行なう小型電子計讐
−機において、データ退避しジスタの使用状態を報知し
うるようにした事を特徴とする。 〔実施例〕 本発明の一実施例のブロック図を第1図に示す。 キー人力部10はキー操作に応答して対応する信号を演
算制御部11に伝達する。キー人力部10の乗算キー及
び除算キーが操作された場合、途中結果を退避する必要
が有ることを演算制御部11が判断すると、信号101
がORゲート14及びANDゲート72の入力に伝達さ
れる。また、キー人力部10の左括弧キーが操作される
と演算制御部11から信号102がORゲート14及び
ANDゲート620入力に伝達される。 また、キー人力部10の四則キーが操作されると演算制
御部11から信号103がORゲート15の入力に伝達
される。更に目キー及びロキーが操作されると演算制御
部11から信号104がANDゲート63,64,65
.66 の入力に伝達される。信号106は演算制御部
11からレジスタ31に伝達される演算データである。 ORゲート14の出力はORゲー)15及びANDゲー
ト53.54,55.56の入力に接続され、 ORゲ
ート15の出力はANDゲート52に接続され、ORゲ
ート19の出力は表示部12に接続されている1、レジ
スタ21及び31をXレジスタといい、レジスタ21の
部分には主として数値データが格納され、レジスタ31
の部分は主として演算命令やその他のデータが格納され
る。レジスタ22及び32をXレジスタ、レジスタ23
及び33を退避レジスタM 1 、レジスタ24及び3
4を退避レジスタM2、レジスタ25及び35を退避レ
ジスタM3、レジスタ26及び36を退避レジスタM4
と呼び、データの格納方法はXレジスタと同様である。 演算命令やその他のデータをレジスタ32のみに格納す
る為のタイミング信号(以下タイミング信号Tと呼ぶ)
がANDゲート62及び720入力に接続され、℃キー
が操作されたとい5hli報信号A(以下A情報と呼ぶ
)がANDゲート620入力に、また乗除算キーが操作
された為に以前の加減算のデータを退避するという情報
信号B(以下B情報と呼ぶ)がANDゲート720入力
に接続され、AND)ゲート52,62.72及び63
の出力がORゲート42の入力に接続され、その田カン
いレジスタ320入力に接続され−(いる。 レジスタ21の出力は演算制御部11及びORゲート1
9及びA N Dゲート52の入力に接続され、レジス
タ220吊力は演算制御部11及びANDゲート530
入力にfA続され、ANDゲート53の出力は01もゲ
ート430人力へ、OLLゲート430山力はレジスタ
330入力へ凄伐され、
[Industrial Application Field] The present invention relates to an electronic desktop calculator, and in particular to a so-called perfect calculator that allows complex calculations, including parenthesis calculations, to be performed with priority over multiplication/division or calculations within parentheses, even if the keys are operated according to the formula. Concerning electronic desktop calculators for arithmetic formulas. [Prior Art] In such a computer, for example, A-BXCC+(
D-E÷F)], (D-E÷F) is given the highest priority, but E÷F is calculated first, and the quotient is subtracted from D. Add the result to C, multiply B by the result, and subtract the result from A. [Problem to be solved by the invention] As described above, it is necessary to automatically determine the order in which total A is performed, and in that case, save data whose calculation order is later in a register other than the calculation register. A user of the computer may perform a calculation that requires saving more data than the number of save registers that the computer has, and there is a risk that the calculation will become impossible or the result will be destroyed in the process. [Means for Solving the Problems] An object of the present invention is to provide a calculator that can display the use of save registers to prevent unexpected situations from occurring to the user of the calculator. The electronic desktop calculator according to the present invention has a plurality of pieces of data, and has a parenthesis calculation function and performs calculations with multiplication and division given priority over addition and subtraction in mixed calculations such as addition, subtraction, multiplication, and division. It is characterized by being able to notify the usage status of the register. [Embodiment] FIG. 1 shows a block diagram of an embodiment of the present invention. The key manual unit 10 transmits a corresponding signal to the arithmetic control unit 11 in response to key operations. When the multiplication key and the division key of the key manual unit 10 are operated, when the arithmetic control unit 11 determines that it is necessary to save the intermediate result, the signal 101
is transmitted to the inputs of OR gate 14 and AND gate 72. Further, when the left parenthesis key of the key input unit 10 is operated, the signal 102 is transmitted from the arithmetic control unit 11 to the OR gate 14 and the AND gate 620 input. Further, when the four arithmetic keys of the key manual section 10 are operated, a signal 103 is transmitted from the arithmetic control section 11 to the input of the OR gate 15. Furthermore, when the eye key and the lock key are operated, the signal 104 is sent from the arithmetic control section 11 to the AND gates 63, 64, 65.
.. 66 input. The signal 106 is calculation data transmitted from the calculation control section 11 to the register 31. The output of the OR gate 14 is connected to the inputs of the OR gate 15 and AND gates 53, 54, 55, 56, the output of the OR gate 15 is connected to the AND gate 52, and the output of the OR gate 19 is connected to the display section 12. 1, registers 21 and 31 are called X registers, register 21 mainly stores numerical data, and register 31
The part mainly stores arithmetic instructions and other data. Registers 22 and 32 as X register, register 23
and 33 to save register M 1 , registers 24 and 3
4 to save register M2, registers 25 and 35 to save register M3, registers 26 and 36 to save register M4
The data storage method is the same as the X register. Timing signal for storing calculation instructions and other data only in the register 32 (hereinafter referred to as timing signal T)
is connected to the AND gates 62 and 720 inputs, and when the °C key is operated, the 5hli information signal A (hereinafter referred to as A information) is input to the AND gate 620 input, and because the multiplication/division key is operated, the previous addition/subtraction data is An information signal B (hereinafter referred to as B information) indicating that the information is to be saved is connected to the AND gate 720 input,
The output of the register 21 is connected to the input of the OR gate 42, and the output of the register 320 is connected to the input of the register 320.
9 and the input of the AND gate 52, and the suspension force of the register 220 is connected to the input of the calculation control unit 11 and the AND gate 530.
fA is connected to the input, and the output of AND gate 53 is also 01 to gate 430, and OLL gate 430 is input to register 330,

【レジスタ33の出力はレジス
タ230大力及び退避レジスタモニタ・1h号元生回路
13の入力へ、レジスタ23の出力はANDゲート54
及び63の入力へ接続され、ANDゲート54の出力は
ORゲート44の人力へ法統され、ortゲート44の
出力はレジスタ340入力へ接続され、レジスタ34の
出力はレジスタ2・1及び退避レジスタモニタ信号発生
回路13の入カヘ接;絖され、レジスタ24の出力はA
 N Dゲート55及び640入力に接続され、AND
ゲート64の出力はO■シゲート43の入力に接続され
、ANDゲート55の出力はORゲート450入力へ接
続され、ORゲート45の出力はレジスタ35の入力に
接続され、レジスタ35の出力はレジスタ25及び退避
レジスタモニタ信号発生回路130入力へ接続され、レ
ジスタ25の出力はA N Dゲート56及び65の入
力に接続され、ANDゲート65の出力はOR,ゲート
44の入力へ接続され、ANDゲート56の出カバレジ
スタ36の入力へ接続され、レジスタ36の出力はレジ
スタ26の入力及び退避レジスタモニタ信号発生回路1
3の入力に接続され、レジスタ26の出力はANDゲー
ト66の入力に接続され、A N ])ゲート66の出
力はOR,ゲート450入力に接続される。退避レジス
タモニタ信号発生回路13の出力はORゲート19の入
力に接続される。 次に1+2X(3−4÷(7−5))=3の演算例で各
レジスタのデータの移動に着目して第2図に示す。キー
人力部10の田数値キーが操作されると、演算制御部】
lから田に相当する信号106が出力され、Xレジスタ
21に格納される(ステップl)。 次に田加算キーが操作されると、Xレジスタ31に加算
命令が格納されると同時に信号103が出力されるから
ORゲート15が1υ1作し、ANDゲート52及びO
Rゲート42を介してXレジスタ21及び31のデータ
がXレジスタ22及び32に転送される(ステップ2)
。次に(2)数値キーが操作されると、ステップ1と同
様にXレジスタに(2)に相当するデータが格納される
(ステップ3)。次に区乗算キーが操作されると、演算
制御部11から信号101が出力されタイミング信号T
に同期して情報BがANDゲート72及びORゲート4
2を介してXレジスタに格納されると同時に、ORゲー
ト14及び15が動作しているのでXレジスタのデータ
はANDゲート52及びORゲート42を介してXレジ
スタへ転送され、XレジスタのデータはA、NDゲート
53及びORゲート43を介してMルジスタへ転送され
る(ステップ4)。 次に田左括弧キーが操作されると演算制御部11から信
号102が出力され、タイミング信号Tに同期して情報
AがANDゲート62及びOItゲート42を介してレ
ジスタ32に格納されろと同時にORゲート14が動作
しXレジスタ22及び32のデータはANI)ゲート5
3及びOIもゲート43を介して退避レジスタM1の2
3及び33に転送され、〜11の23及び33のデータ
はANDゲート54及びORゲート4・1を介して退避
レジスタM2の24及び3・1に転送される。 ここで退避レジスタモニタ信号発生回路13の出力はO
Rゲート19を介[7て表示部12へ転送される。退避
レジスタの演算命令等を格納するレジスタ33.34,
35.36 のA情報及びB情報より退避レジスタの使
用状態を表示部12でXレジスタのデータと共に付随し
て表示する。そしてステップ4の状態では退避レジスタ
は2個使用している事がわかる(ステップ5)。次に(
3)数値キーを操作するとステップ】と同様に図に相当
するデータがXレジスタに格納される(ステップ6)。 次に日減算キーを操作するとステップ2と同様に減算命
令がレジスタ31に格納されると同時にXレジスタ21
及び31のデータがXレジスタ22及び32に転送され
る(ステップ7)。次に1数埴キーが操作されるとステ
ップ3と同様にXレジスタ21へ1に相当するデータが
格納される(ステップ8)。次に田除算キーが操作され
るとステップ4と同様に動作し、Xレジスタのデータが
Mlへ、MlのデータがM2へ、M2のデータがM3へ
転送される(ステップ9)。次にて左括弧キーが操作さ
れるとステップ5と同様になり、Xレジスタのデータが
Mルジスタへ、MルジスタのデータがM2レジスタへ、
M2レジスタのデータがM3レジスタへ、N13レジス
タのデータがM4レジスタへ転送される。またここで退
避レジスタの使用個数の確認ということで表示を見れば
4個便用している事がわかり、これ以上退避レジスタを
使う演算ができない事を表わしている(ステップ10)
。次に(7)数値キーが操作されるとステップl及びス
テップ6と同様に閏に相当するデータがXレジスタ21
に格納される(ステップ11)。次に巳減算キーが操作
されるとステップ2及びステップ7と同様に減算命令が
レジスタ31に格納されると同時にXレジスタ21及び
31のデータがXレジスタ22及び32へ転送される(
ステップ12)。次に間数値キーが操作されると、ステ
ップ3及びステップ4と同(条に問に相当するデータが
Xレジスタ21に格納される(ステップ13)。 次に彰右括弧が操作されると、Xレジスタのデータ及び
Xレジスタのデータをもとに演算制御部11で演算を行
ない、結果なXレジスタに格納すると共に、信号104
が出力されるからM4レジスタのデータかANDゲート
66及びORゲート45を介してM3レジスタへ、M3
レジスタのデータがA N I)ゲート65及びORゲ
ート44を介してM2レジスタへ、hj2レジスタのデ
ータかANDゲート64及びORゲート43を介してM
ルジスタへ、MルジスタのデータがANDゲート63及
び0■tゲート42を介してXレジスタへ転送する(ス
テップ14)。次に1右括弧キーが操作されると、ステ
ップエ4と同様に動作するがMlレジスタから転送され
たデータはB情報を含んでいるので、更にXレジスタの
データをもとに演算が行なわれ、結果なXレジスタに格
納すると共に、M2レジスタのデータがMlレジスタへ
、MlレジスタのデータかXレジスタへ転送され、その
データ中には人情機を含んでいるので動作は停止する(
ステップ15)。 次にロキーが操作されるとXレジスタ及びXレジスタの
データをもとに演算を行ない、Mlレジスタのデータが
Xレジスタに転送され、そのデータ中にはB+′pI報
を含んでいるので史にXレジスタ及びXレジスタのデー
タを基に演算を行ない、その結果をXレジスタに格納す
ると同時にMlレジスタのデータがXレジスタに転送さ
れるがMlレジスタにはデータか入っていないので演算
を中止する(ステップ16)。 〔発明の効果〕 以上説明したように、Xレジスタのデータと共に退避レ
ジスタモニタ信号発生回路の情報データがORゲート1
9を介して常時、表示部に転送される為、データ退避レ
ジスタの現在の使用個数が一目にて把握でき、その効果
は絶大である。
[The output of the register 33 goes to the input of the register 230 and the save register monitor/1h original generation circuit 13, and the output of the register 23 goes to the AND gate 54.
and 63, the output of AND gate 54 is connected to the output of OR gate 44, the output of ort gate 44 is connected to the input of register 340, and the output of register 34 is connected to register 2.1 and the save register monitor signal. Connected to the input of the generation circuit 13; the output of the register 24 is A.
ND connected to D gate 55 and 640 inputs, AND
The output of gate 64 is connected to the input of gate 43, the output of AND gate 55 is connected to the input of OR gate 450, the output of OR gate 45 is connected to the input of register 35, and the output of register 35 is connected to input of register 25. and the save register monitor signal generation circuit 130 input, the output of the register 25 is connected to the inputs of the AND gates 56 and 65, the output of the AND gate 65 is connected to the input of the OR gate 44, and the output of the AND gate 56 is connected to the input of the AND gate 44. The output of the register 36 is connected to the input of the output cover register 36, and the output of the register 36 is connected to the input of the register 26 and the save register monitor signal generation circuit 1.
3, the output of register 26 is connected to the input of AND gate 66, and the output of A N ]) gate 66 is connected to the OR, gate 450 input. The output of the save register monitor signal generation circuit 13 is connected to the input of an OR gate 19. Next, an example calculation of 1+2X(3-4÷(7-5))=3 is shown in FIG. 2, focusing on the movement of data in each register. When the numerical keys of the key human power section 10 are operated, the calculation control section]
A signal 106 corresponding to the field is output from l and stored in the X register 21 (step l). Next, when the addition key is operated, the addition instruction is stored in the X register 31 and at the same time the signal 103 is output.
Data in the X registers 21 and 31 is transferred to the X registers 22 and 32 via the R gate 42 (step 2)
. Next, when the numerical key (2) is operated, data corresponding to (2) is stored in the X register as in step 1 (step 3). Next, when the ward multiplication key is operated, the signal 101 is output from the arithmetic control section 11 and the timing signal T
Information B is synchronized with AND gate 72 and OR gate 4
Since the OR gates 14 and 15 are operating at the same time, the data in the X register is transferred to the X register via the AND gate 52 and the OR gate 42, and the data in the X register is A, is transferred to the M register via the ND gate 53 and the OR gate 43 (step 4). Next, when the left parenthesis key is operated, the signal 102 is output from the arithmetic control unit 11, and information A is stored in the register 32 via the AND gate 62 and the OIt gate 42 in synchronization with the timing signal T. The OR gate 14 operates and the data in the X registers 22 and 32 is transferred to the ANI) gate 5.
3 and OI of save register M1 through gate 43.
The data of 23 and 33 of ~11 are transferred to 24 and 3.1 of the save register M2 via the AND gate 54 and the OR gate 4.1. Here, the output of the save register monitor signal generation circuit 13 is O.
The image is transferred to the display section 12 via the R gate 19. Registers 33 and 34 that store calculation instructions for save registers, etc.
35. From the A information and B information of 36, the usage status of the save register is displayed on the display section 12 together with the data of the X register. It can be seen that two save registers are used in the state of step 4 (step 5). next(
3) When the numerical keys are operated, the data corresponding to the figure is stored in the X register (step 6), similar to step]. Next, when the day subtraction key is operated, a subtraction command is stored in the register 31 as in step 2, and at the same time the X register 2
and 31 are transferred to the X registers 22 and 32 (step 7). Next, when the 1-number key is operated, data corresponding to 1 is stored in the X register 21 as in step 3 (step 8). Next, when the division key is operated, the operation is the same as in step 4, and the data in the X register is transferred to M1, the data in M1 is transferred to M2, and the data in M2 is transferred to M3 (step 9). Next, when the left parenthesis key is operated, the process will be the same as in step 5, the data in the X register will go to the M register, the data in the M register will go to the M2 register, and so on.
The data in the M2 register is transferred to the M3 register, and the data in the N13 register is transferred to the M4 register. Also, if you look at the display to check the number of save registers in use, you will see that 4 are in use, indicating that no more calculations can be performed using save registers (step 10).
. Next (7) When the numeric key is operated, the data corresponding to the leap is placed in the X register 21 as in step 1 and step 6.
(Step 11). Next, when the Snake subtraction key is operated, the subtraction instruction is stored in the register 31 as in steps 2 and 7, and at the same time the data in the X registers 21 and 31 is transferred to the X registers 22 and 32 (
Step 12). Next, when the numeric key is operated, the same data as in steps 3 and 4 (data corresponding to the article and question are stored in the The calculation control unit 11 performs calculations based on the data in the X register and the data in the X register, stores the result in the X register, and also outputs the signal 104
is output, the data of the M4 register is sent to the M3 register via the AND gate 66 and the OR gate 45.
The data in the register is transferred to the M2 register via the A N I) gate 65 and the OR gate 44, and the data in the hj2 register is transferred to the M2 register via the AND gate 64 and the OR gate 43.
The data of the M register is transferred to the X register via the AND gate 63 and the 0t gate 42 (step 14). Next, when the 1 right parenthesis key is operated, the operation is the same as Step E4, but since the data transferred from the Ml register includes B information, the calculation is further performed based on the data in the X register. The result is stored in the X register, and the data in the M2 register is transferred to the Ml register, and either the data in the Ml register or the X register is transferred, and since the data contains personal information, the operation stops (
Step 15). Next, when the Lokey is operated, an operation is performed based on the data in the X register and the X register, and the data in the Ml register is transferred to the X register. An operation is performed based on the data in the X register and the X register, and the result is stored in the X register.At the same time, the data in the Ml register is transferred to the Step 16). [Effects of the Invention] As explained above, the information data of the save register monitor signal generation circuit as well as the data of the X register are input to the OR gate 1.
Since the data is always transferred to the display unit via the register 9, the current number of data save registers in use can be grasped at a glance, which is extremely effective.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例を示すブロック図、第2図は
本発明を実施する場合、各レジスタのデータ移動を説明
するフォーマット図である。 10・・・・・・キー人力部、11・・・・・・演算制
御部、12・・・・・・光示部、13・・・・・・退避
レジスタモニタ信号発生回路、14.15.19.42
.43.44.45・・・・・・ORゲート、52. 
53. 54. 55. 56. 62. 63゜64
.65,66.72・・・・・・ANDゲート、21.
 22゜23、24.25.26.31.32.33.
34.35.36・・・・・・レジスタ。 代理人 弁理士  内 原   晋 8 / 区
FIG. 1 is a block diagram showing an embodiment of the present invention, and FIG. 2 is a format diagram illustrating data movement of each register when the present invention is implemented. 10...Key manual section, 11...Arithmetic control section, 12...Light display section, 13...Evacuation register monitor signal generation circuit, 14.15 .19.42
.. 43.44.45...OR gate, 52.
53. 54. 55. 56. 62. 63°64
.. 65, 66.72...AND gate, 21.
22゜23, 24.25.26.31.32.33.
34.35.36...Register. Agent Patent Attorney Susumu Uchihara 8 / Ward

Claims (1)

【特許請求の範囲】[Claims] 複数のデータ退避手段を有する電子式卓上計算機におい
て、データ退避手段の使用状態を報知するようにしたこ
とを特徴とする電子式卓上計算機。
An electronic desktop calculator having a plurality of data saving means, characterized in that the usage status of the data saving means is notified.
JP16517185A 1985-07-25 1985-07-25 Electronic calculator Pending JPS6225363A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16517185A JPS6225363A (en) 1985-07-25 1985-07-25 Electronic calculator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16517185A JPS6225363A (en) 1985-07-25 1985-07-25 Electronic calculator

Publications (1)

Publication Number Publication Date
JPS6225363A true JPS6225363A (en) 1987-02-03

Family

ID=15807206

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16517185A Pending JPS6225363A (en) 1985-07-25 1985-07-25 Electronic calculator

Country Status (1)

Country Link
JP (1) JPS6225363A (en)

Similar Documents

Publication Publication Date Title
JPS63278136A (en) Arithmetic circuit
JPS6225363A (en) Electronic calculator
JP6237043B2 (en) Formula display control apparatus, formula display control method, formula display control program
JPS5812061A (en) Electronic desk top calculator
JPH04297948A (en) Display device for electronic calculator
JP2951685B2 (en) Fixed-point arithmetic unit
JPS6022366Y2 (en) electronic desk calculator
JPS6319859Y2 (en)
JPS6033480Y2 (en) calculation display device
JPH05120235A (en) Electronic equipment
JPH1011401A (en) Device and method for displaying mathematical expression
JPH03260856A (en) Electronic equipment with consumption tax calculating function
JPS6037515B2 (en) small electronic calculator
JPS62150457A (en) Electronic desk-top calculator
JPS6068454A (en) Electronic calculator
JPS598795B2 (en) Electronics
JPS62211773A (en) Simultaneous equations solving circuit
JPS603650B2 (en) random number generator
JPS63192847U (en)
JPH0478657U (en)
JPS6354668A (en) Pipeline computing element
JPS61275689A (en) Data storage device
JPH04116717A (en) Overflow exception detection system
JPH0540734A (en) Electronic desktop calculator with function of displaying previous input valve
JPS62154055A (en) Electronic calculator