JPS62253249A - Digital exchange - Google Patents

Digital exchange

Info

Publication number
JPS62253249A
JPS62253249A JP9727586A JP9727586A JPS62253249A JP S62253249 A JPS62253249 A JP S62253249A JP 9727586 A JP9727586 A JP 9727586A JP 9727586 A JP9727586 A JP 9727586A JP S62253249 A JPS62253249 A JP S62253249A
Authority
JP
Japan
Prior art keywords
packet
circuit
call
case
digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9727586A
Other languages
Japanese (ja)
Inventor
Yoshinori Yoshida
吉田 吉憲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP9727586A priority Critical patent/JPS62253249A/en
Publication of JPS62253249A publication Critical patent/JPS62253249A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To contain digital subscriber circuits of (2B+D) in an exchange, by providing a means which discriminates circuit switching and packet switching and performs speed change or packet assemblage and disassemblage. CONSTITUTION:Digital telephone subscriber line signals of (2B+D) of two digital data B1 and B2 and one signal channel D are outputted to a subscriber line transmitting circuit 1, where the channels B1, B2, and D are separated from each other. The separated channels are respectively supplied to a microprocessor 6, ROM 7, and RAM 8 through a processor bus 5. Distinction of the line switching call and packet switching call from a subscriber is informed to the processor 6 through the channel D and the processor 6 performs a speed change in the case of the line switching call through prescribed program operations. In the case of the packet switching call, the processor 6 performs packet assemblage. Operations from an exchange side are also performed in the same manner, namely, a speed change in the case of a line switching call and packet disassemblage in the case of a packet switching call.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデジタル交換機に関し、特に2B十〇のデジタ
ル加入者回線を収容するデジタル交換機に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a digital exchange, and more particularly to a digital exchange that accommodates 2B10 digital subscriber lines.

〔従来の技術〕[Conventional technology]

従来、加入者回線はアナログ伝送方式を採用しているた
め、データ通信を行なう場合、モデムを介しアナログ変
調を基に通信が行なわれている。
Conventionally, subscriber lines have adopted an analog transmission system, and therefore, when performing data communication, communication is performed based on analog modulation via a modem.

最近、この加入者回線を使用し、デジタル伝送を行なう
技術開発が盛んに行なわれ、1つの方式として+44K
b/92B+D方式(64Kb/S+[4Kb/S+l
8Kb/S)がCCrTTのIシリーズとして勧告され
た(CCITT RED BOOK VOI l1l−
FASCICCE 111.51ntegrated 
5ervice Digital Network([
5DN)) a これは84Kb/Sの2つのデジタル
データ(音声でもデータでも良い)と113Kb/Sの
信号チャネル(信号が流れていない時はデータの転送に
使用できる)を従来の電話加入者線を用いて行なう方式
であり、64Kb/Sの2つのチャネルはB1チャネル
、B2チャネル、16Kb/Sの信号チャネルはDチャ
ネルと11fばれる。
Recently, there has been active development of technology to perform digital transmission using this subscriber line, and one method is +44K.
b/92B+D method (64Kb/S+[4Kb/S+l
8Kb/S) was recommended as the CCrTT I series (CCITT RED BOOK VOI l1l-
FASCICCE 111.51integrated
5service Digital Network ([
5DN)) a This connects two 84Kb/S digital data (which can be voice or data) and a 113Kb/S signal channel (which can be used to transfer data when no signal is flowing) to a traditional telephone subscriber line. The two 64 Kb/S channels are separated by B1 channel and B2 channel, and the 16 Kb/S signal channel is separated by 11f from D channel.

(’i’i6151が解決しようとする問題点〕本発明
の1−1的は、」―述した2B十〇のデジタル加入者回
線を交換機に収容する方式を提供することである。
(Problems to be Solved by 'i'i6151) 1-1 of the present invention is to provide a system for accommodating the above-mentioned 2B10 digital subscriber lines in an exchange.

〔問題点を解決するための子役〕[Child actor to solve problems]

本発明のデジタル交換機は、各加入者毎に回線交換呼か
、パケット交換呼かを識別する手段と、回線交換呼なら
ば呼毎の速度変換を行なう手段と、パケット交換呼なら
ば入力データを蓄積し。
The digital switching system of the present invention has means for identifying whether each subscriber has a circuit-switched call or a packet-switched call, means for converting the speed for each call in the case of a circuit-switched call, and means for converting input data in the case of a packet-switched call. Accumulate.

データをパケット化し送出する手段と、パケット交換呼
ならばパケットデータを分解しシリアルデータとして出
力する手段を有する。
It has means for packetizing data and sending it out, and means for disassembling the packet data and outputting it as serial data in the case of a packet-switched call.

したがって、入力呼が回線交換呼であってもパケット交
換呼であっても同一の加入者インタフェース回路により
、加入者のサービス要求に応じて融通性の高いデジタル
交換機を提供することができる。
Therefore, regardless of whether the input call is a circuit-switched call or a packet-switched call, the same subscriber interface circuit can provide a highly flexible digital exchange in response to the service requests of the subscriber.

〔実施例〕〔Example〕

次に1本発明の実施例について図面を参照して説明する
Next, an embodiment of the present invention will be described with reference to the drawings.

第1図は本発明のデジタル交換機の一実施例を示す図で
ある。
FIG. 1 is a diagram showing an embodiment of a digital exchange according to the present invention.

電話加入者線はチップ線T、リング線Rによりトランス
を介してデジタル加入者線伝送回路lへ出力される。デ
ジタル加入者線伝送回路1はビンボン方式またはエコー
キャンセラ一方式を用いデジタル加入者回線1−のB、
、B、、Dのチャネルの分離を行ない、B1チャネルは
B1チャネル用インタフェース回路2.B?チャネルは
B2チャネル用インタフェース回路3.DチャネルはD
チャネル用インタフェース回路4へ入力される。
The telephone subscriber line is output to the digital subscriber line transmission circuit l via a transformer by a tip line T and a ring line R. The digital subscriber line transmission circuit 1 uses a Bing-Bong system or an echo canceller type, and B of the digital subscriber line 1-,
, B, , D channels are separated, and the B1 channel is connected to the B1 channel interface circuit 2. B? The channel is B2 channel interface circuit 3. D channel is D
The signal is input to the channel interface circuit 4.

これらのインタフェース回路2,3.4はプロセッサへ
ス5を介してマイクロプロセッサ6およびプログラム川
読出専用メモリ(ROM)7、読、呻き用メモリ(RA
M) 8と結合されている。
These interface circuits 2, 3.4 are connected to a microprocessor 6, a program read-only memory (ROM) 7, and a read/write memory (RA) via a processor 5.
M) Combined with 8.

B、チャネル用インタフェース回路2ではデジタル加入
者線伝送回路1からの信号は速度変換回路!!および選
択回路12を介してデジタル通話路9へ出力される0選
択回路12へはさらにパケット組立回路13が接続され
、この選択回路12の選択を制御するゲートは入出力制
御回路10によって行なわれる。また、速度変換のモー
ド、例えば8 Kb/S→E14Kb/S、IEiKb
/S→134Kb/S、32Kb/S→84Kb/S、
64Kb/S→84Kb/S等の選択は、この入出力制
御回路10によって速度変換回路11に指示することで
行なわれる。また、速度変換回路1!の出力はシリアル
インタフェース回路14を介しマイクロプロセッサ6に
入力される。
B. In the channel interface circuit 2, the signal from the digital subscriber line transmission circuit 1 is converted into a speed conversion circuit! ! A packet assembling circuit 13 is further connected to the 0 selection circuit 12 which is outputted to the digital communication path 9 via the selection circuit 12, and a gate for controlling selection of this selection circuit 12 is performed by an input/output control circuit 10. Also, the speed conversion mode, for example 8 Kb/S→E14Kb/S, IEiKb
/S→134Kb/S, 32Kb/S→84Kb/S,
The selection from 64 Kb/S to 84 Kb/S, etc. is performed by instructing the speed conversion circuit 11 by the input/output control circuit 10. Also, speed conversion circuit 1! The output is input to the microprocessor 6 via the serial interface circuit 14.

逆に、デジタル通話路9からの入力は速度変換回路15
を介し選択回路1Bへ、またパケット分解回路18へ入
力される0選択回路15へはマイクロプロセッサ6から
のデータがシリアルデータインタフェース17を介して
入力され、パケット交換呼のデータ通信路が形成されて
いる0選択回路1Bの出力B、  (X14T)は入出
力制御回路1oの指示を受はデジタル加入者伝送回路l
へ入力される。
Conversely, the input from the digital communication path 9 is sent to the speed conversion circuit 15.
Data from the microprocessor 6 is input to the 0 selection circuit 15 via the serial data interface 17 to the selection circuit 1B and to the packet decomposition circuit 18, forming a data communication path for a packet switched call. The output B of the 0 selection circuit 1B (X14T) receives instructions from the input/output control circuit 1o and is the digital subscriber transmission circuit l.
is input to.

次に、本実施例の全体動作を説明する。入力されたB1
チャネルデータB、(RCV)が回線交換呼か、パケッ
ト交換呼かはDチャネルの信号データによってDチャネ
ル用インタフェース回路4を介しマイクロプロセッサ6
へ通知される。マイクロプロセッサ6は所定のプログラ
ム動作により、回線交換呼であれば選択回路12の回線
交換側OSのゲートを開けることを指示し、同時に入出
力制御回路10により速度の指示(例えば音声なら84
Kb/S−84Kb/S、  8Kb/5(7)データ
ナI”+ 8 Kb/S →84Kb/S)を行なう、
デジタル通話路9はこの84Kb/Sのデータを所定の
宛先ヘスイッチする動作を行なう、また、パケット交換
サービスを要求する呼であればパケット交換側のゲート
PSを開けることを選択回路12へ指示し、パケット組
立回路13を選択回路12により選択する。また、入力
データはシリアルインタフェース回路14を介しマイク
ロプロセッサ6へ入力される。この入力データをマイク
ロプロセッサ6は所定のプログラムにより蓄積し、パケ
ット組立回路13へ転送する。デジタル通話路9はこの
データを宛先に応じてスイッチを行なう。
Next, the overall operation of this embodiment will be explained. Input B1
Whether the channel data B, (RCV) is a circuit switched call or a packet switched call is determined by the microprocessor 6 via the D channel interface circuit 4 according to D channel signal data.
will be notified. Through a predetermined program operation, the microprocessor 6 instructs to open the gate of the circuit-switched OS of the selection circuit 12 in the case of a circuit-switched call, and at the same time, the input/output control circuit 10 instructs the speed (for example, 84 in the case of a voice call).
Kb/S - 84Kb/S, 8Kb/5 (7) data na I" + 8 Kb/S → 84Kb/S),
The digital communication path 9 switches this 84 Kb/S data to a predetermined destination, and also instructs the selection circuit 12 to open the gate PS on the packet switching side if the call requests a packet switching service. The packet assembly circuit 13 is selected by the selection circuit 12. Input data is also input to the microprocessor 6 via the serial interface circuit 14. The microprocessor 6 stores this input data using a predetermined program and transfers it to the packet assembly circuit 13. The digital communication path 9 switches this data according to the destination.

交換側から加入者側への動作も同様で、デジタル通話路
9からのデータは回線交換呼ならば速度変換回路15を
介しデジタル加入者線伝送回路lへ送られ、パケット交
換呼ならばパケット分解回路18でパケットの分解を行
ない、マイクロプロセッサ6でシリアルデータ化し、シ
リアルインタフェース回路17.選択回路16を介して
デジタル力j1人者線伝送回路1へ送出される。
The operation from the switching side to the subscriber side is similar; data from the digital communication path 9 is sent to the digital subscriber line transmission circuit l via the speed conversion circuit 15 in the case of a circuit-switched call, and is depacketized in the case of a packet-switched call. The circuit 18 disassembles the packet, the microprocessor 6 converts it into serial data, and the serial interface circuit 17 . The digital power j1 is sent to the personal line transmission circuit 1 via the selection circuit 16.

〔発明の効果〕〔Effect of the invention〕

以1−説明したように本発明は、Dチャネルによりパケ
ット交換呼か回線交換呼かを識別し、回線交換呼ならば
速度変換し、パケット呼については入出力のシリアデー
タをパケット組立1公解する機で屯を28+Dの加入者
回線毎呼に具備することにより、1本のデジタル加入者
を[nいである時は音声の回線交換サービス、データの
回線交換サービス、ある時はパケット交換サービスの提
供をできる融通性に富み、サービスの多様化に対応しイ
!するデジタル交換機を提供できる効果がある。
As described above, the present invention uses the D channel to identify whether a call is a packet-switched call or a circuit-switched call, converts the speed if the call is a circuit-switched call, and converts input and output serial data into packet assemblies for packet calls. By equipping each call of 28+D subscriber lines with a digital subscriber line, one digital subscriber can receive circuit-switched services for voice, circuit-switched data, and packet-switched services. It is flexible enough to provide services and can respond to the diversification of services! This has the effect of providing a digital exchange that can

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明のデジタル交換機の一実施例を示すブロ
ック図である。 1・・・・・・デジタル加入者線伝送回路、2・・・・
・・B、チャネル用インタフェース回路、3・・・・・
・B2チャネル用インタフェース回路、4・・・・・・
Dチャネル用インタフェース回路、5・・・・・・ブロ
セー2サバス、 6・・・・・・マイクロプロセッサ、 7・・・・・・ROM、 8・・・・・・RAM、 9・・・・・・デジタル趙話路。 lO・・・・・・人出力制御回路。 11.15・・・・・・速度変換回路。 12.18・・・・・・選択回路、 13・・・・・・・・・・・・パケット分解回路。 14 、17・・・・・・シリアルインタフェース回路
。 z8・・・・・・・・・・・・パケット分解回路。
FIG. 1 is a block diagram showing an embodiment of a digital exchange according to the present invention. 1...Digital subscriber line transmission circuit, 2...
...B, channel interface circuit, 3...
・B2 channel interface circuit, 4...
D channel interface circuit, 5...Brossee 2 Sabbath, 6...Microprocessor, 7...ROM, 8...RAM, 9... ...Digital Zhao Story. lO... Human output control circuit. 11.15... Speed conversion circuit. 12.18...Selection circuit, 13...Packet decomposition circuit. 14, 17... Serial interface circuit. z8・・・・・・・・・Packet disassembly circuit.

Claims (1)

【特許請求の範囲】[Claims] 2B+Dのデジタル加入者回線を収容するデジタル交換
機において、各加入者毎に回線交換呼か、パケット交換
呼かを識別する手段と、回線交換呼ならば呼毎の速度変
換を行なう手段と、パケット交換呼ならば入力データを
蓄積し、データをパケット化し送出する手段と、パケッ
ト交換呼ならばパケットを分解しシリアルデータとして
出力する手段を含むことを特徴とするデジタル交換機。
In a digital exchange that accommodates 2B+D digital subscriber lines, there is a means for identifying whether each subscriber is a circuit-switched call or a packet-switched call, a means for speed conversion for each call in the case of a circuit-switched call, and a means for converting the speed of each call for each subscriber, A digital exchange characterized in that it includes means for accumulating input data, packetizing and transmitting the data in the case of a call, and means for disassembling the packets and outputting them as serial data in the case of a packet-switched call.
JP9727586A 1986-04-25 1986-04-25 Digital exchange Pending JPS62253249A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9727586A JPS62253249A (en) 1986-04-25 1986-04-25 Digital exchange

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9727586A JPS62253249A (en) 1986-04-25 1986-04-25 Digital exchange

Publications (1)

Publication Number Publication Date
JPS62253249A true JPS62253249A (en) 1987-11-05

Family

ID=14187971

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9727586A Pending JPS62253249A (en) 1986-04-25 1986-04-25 Digital exchange

Country Status (1)

Country Link
JP (1) JPS62253249A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0239650A (en) * 1988-07-29 1990-02-08 Nec Corp Distributed processing type isdn exchange

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0239650A (en) * 1988-07-29 1990-02-08 Nec Corp Distributed processing type isdn exchange

Similar Documents

Publication Publication Date Title
JPH07121138B2 (en) Subscriber line card equipment
CA2100702C (en) Option bus
JPS62253249A (en) Digital exchange
JPS5923658A (en) Hybrid exchange system
GB2343584A (en) LAN telephone system
JPS6350140A (en) Data exchanging device
JPH01152894A (en) Time division switch connection system
JPS6135089A (en) Distribution/exchange system for non-synchronizing signal
JP4080646B2 (en) Private branch exchange system and telephone used in this system
JPS61131942A (en) Protocol converter
JPS63107398A (en) Digital exchange
JPS60226256A (en) Trunk monitor system
JP2870158B2 (en) Digital electronic button telephone
JP3022634B2 (en) Central office relay station with built-in terminal function
KR960013266B1 (en) Modem data communication
JPH02141092A (en) Exchange and exchange network
JPH0298246A (en) Packet exchange
JPS59131245A (en) Exchange of data line
JPH10327214A (en) Terminal adaptor connecting conventional/leased channel
JPS6394799A (en) Digital electric exchange
JPH04217139A (en) Isdn board and communication processing system
JPS63204962A (en) Communication controller
JPS62248347A (en) Composite switching system
JPH053577A (en) Key telephone system
JPH02100442A (en) High efficiency digital multiplexing transmission device