JPS622511B2

JPS622511B2 -

Info

Publication number: JPS622511B2
Application number: JP57049130A
Authority: JP
Inventors: Masaaki Nakai; Haruhisa Ando; Kayao Takemoto; Shinya Ooba; Seiji Kubo
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1982-03-29
Filing date: 1982-03-29
Publication date: 1987-01-20
Also published as: JPS57171885A

Description

【発明の詳細な説明】本発明は固体撮像装置の受光部となるホトダイ
オードの構造に関するのである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to the structure of a photodiode serving as a light receiving section of a solid-state imaging device.

第１図は固体撮像装置の構成例である。１はホ
トダイオード１０１とスイツチングMOSトラン
ジスタ１０２とからなる受光部の１絵素である。
２，３はそれぞれ垂直、水平シフトレジスタであ
り、４は垂直ゲート線、５は水平信号線、６は信
号出力線である。 FIG. 1 shows an example of the configuration of a solid-state imaging device. 1 is one pixel of a light receiving section consisting of a photodiode 101 and a switching MOS transistor 102.
2 and 3 are vertical and horizontal shift registers, respectively, 4 is a vertical gate line, 5 is a horizontal signal line, and 6 is a signal output line.

第２図は本発明の実施例である１絵素の断面構
造である。７は第１図の垂直ゲート線４，８は第
１図の水平信号線５に対応している。９は第１導
電型の半導体基板であり、たとえばｐ型Si基板
（通常、不純物濃度10¹⁵cm^-3程度）、１０はゲート
電極用の多結晶Si、１１はフイールド（Field）
酸化膜、１２はゲート電極１０下の絶縁膜、１２
１は入力拡散層（ソース）領域、１２２は出力拡
散層（ドレイン）領域であり、例えばN⁺拡散層
（不純物濃度10²⁰cm^-3程度）、１３，１４は半導体
基板９より高濃度の導電形領域であり、例えば
P⁺拡散層（通常、不純物濃度５×10¹⁵cm^-3〜10¹⁷
cm^-3程度）である。本発明はP⁺拡散層１３を設け
N⁺拡散層１２１の周辺を覆つている事である。
P⁺拡散層１３を設ける理由は、信号蓄積容量を
増やすためでもあるが、その他の利点を次に列記
する。 FIG. 2 shows a cross-sectional structure of one pixel according to an embodiment of the present invention. 7 corresponds to the vertical gate line 4 in FIG. 1, and 8 corresponds to the horizontal signal line 5 in FIG. 9 is a semiconductor substrate of the first conductivity type, for example, a p-type Si substrate (usually with an impurity concentration of about 10 ¹⁵ cm ^-3 ), 10 is polycrystalline Si for a gate electrode, and 11 is a field.
An oxide film, 12, is an insulating film under the gate electrode 10, 12
1 is an input diffusion layer (source) region, 122 is an output diffusion layer (drain) region, for example, an N ⁺ diffusion layer (with an impurity concentration of about 10 ²⁰ cm ^-3 ), and 13 and 14 are conductive layers with a higher concentration than the semiconductor substrate 9. For example,
P ⁺ diffusion layer (usually impurity concentration 5 × 10 ¹⁵ cm ^-3 ~ 10 ¹⁷
cm ^-3 ). The present invention provides a P ⁺ diffusion layer 13.
This means that the periphery of the N ⁺ diffusion layer 121 is covered.
The reason for providing the P ⁺ diffusion layer 13 is to increase the signal storage capacity, but other advantages are listed below.

P⁺拡散層１３がN⁺拡散層１２１の周辺を覆
つているため、トランジスタのしきい電圧を
P⁺拡散層の不純物濃度により制御する事でき
る。 Since the P ⁺ diffusion layer 13 covers the periphery of the N ⁺ diffusion layer 121, the threshold voltage of the transistor can be increased.
It can be controlled by the impurity concentration of the P ⁺ diffusion layer.

P⁺拡散層１３はゲート電極１０、フイール
ド酸化膜１１をマスクとする自己整合法により
作る事ができ、絶縁膜１２下の基板９表面を流
れるリーク電流を小さくでき、ブルーミング電
荷のドレイン領域１２２への混入を防止でき
る。 The P ⁺ diffusion layer 13 can be formed by a self-alignment method using the gate electrode 10 and the field oxide film 11 as masks, which can reduce the leakage current flowing through the surface of the substrate 9 under the insulating film 12 and direct blooming charges to the drain region 122. Contamination can be prevented.

P⁺拡散層１３のため、基板９内深い所で、
光により発生した電荷がソース領域１２１と
P⁺拡散層１３との接合部（ホトダイオード）
に入り込む事を不純物濃度差による電位障壁に
より防ぐ事ができる。つまり、分光感度特性を
P⁺拡散層１３で制御出来る。なお、P⁺拡散層
１４は半導体基板９深部で発生した電荷及びホ
トダイオードからあふれた過剰電荷のドレイン
領域Ｍ１２２への混入を防止するものである
が、第５図に示すように第２図のP⁺拡散層１
４のない構造が考えられる。この場合でも上に
挙げた効果が期待出来るのは言うまでもない。 Because of the P ⁺ diffusion layer 13, deep inside the substrate 9,
Charges generated by light are connected to the source region 121.
Junction with P ⁺ diffusion layer 13 (photodiode)
This can be prevented by a potential barrier created by a difference in impurity concentration. In other words, the spectral sensitivity characteristics
This can be controlled by the P ⁺ diffusion layer 13. Note that the P ⁺ diffusion layer 14 prevents charges generated deep in the semiconductor substrate 9 and excess charges overflowing from the photodiode from entering the drain region M122, but as shown in FIG. ⁺ Diffusion layer 1
A structure without 4 is possible. Needless to say, even in this case, the above-mentioned effects can be expected.

第３図は本発明の他の実施例であり、第４図は
第３図Ａ−A′面での断面構造である。１５は第
１図の垂直ゲート線４，１６は第１図の水平信号
線５に対応している。１７は第２図のソース領域
１２１と同じ活性領域を示し、１８の斜線領域以
外は第２図の実施例のP⁺拡散層１３であり（実
際には自己整合法により、斜線領域１８以外の活
性領域にのみ形成される）、９〜１２，１４，１
２１，１２２は第２図と同じである。１９は第２
図のP⁺拡散層１３でありホトダイオードのソー
ス拡散層１２１の周辺のみに形成される。ソース
拡散層１２１の中央部をP⁺拡散層１９のように
抜くことによりP⁺拡散層１９下部で発生した電
荷に対してのみソース拡散層１２１への侵入を防
ぐ事ができるのでP⁺拡散層１９の存在しない開
口部分を調節することにより、分光感度特性を制
御することができる。 FIG. 3 shows another embodiment of the present invention, and FIG. 4 shows a cross-sectional structure taken along the plane A-A' in FIG. 15 corresponds to the vertical gate line 4 in FIG. 1, and 16 corresponds to the horizontal signal line 5 in FIG. Reference numeral 17 indicates the same active region as the ^source region 121 in FIG. formed only in the active region), 9-12, 14, 1
21 and 122 are the same as in FIG. 19 is the second
This is the P ⁺ diffusion layer 13 in the figure, and is formed only around the source diffusion layer 121 of the photodiode. By removing the central part of the source diffusion layer 121 like the P ⁺ diffusion layer 19, it is possible to prevent only the charges generated at the bottom of the P ⁺ diffusion layer 19 from entering the ^source diffusion layer 121. Spectral sensitivity characteristics can be controlled by adjusting the non-existing aperture portion of No. 19.

また、ブルーミングによる過剰電荷はホトダイ
オード中央部のP⁺拡散層のない領域から基板の
方へ流出するため、ブルーミング抑制効果が期待
出来る。 In addition, the excess charge due to blooming flows out from the central region of the photodiode, where there is no P ⁺ diffusion layer, toward the substrate, so a blooming suppressing effect can be expected.

P⁺拡散層１４は第５図の実施例と同様に、P⁺
拡散層１４のない実施例（第６図）でもよい。 The P ⁺ diffusion layer 14 is similar to the embodiment shown in FIG ^.
An embodiment without the diffusion layer 14 (FIG. 6) may also be used.

第７図〜１２図は本発明の他の実施例である。
９〜１２，１２１，１２２は第２図と同じであ
る。 7 to 12 show other embodiments of the present invention.
9 to 12, 121, and 122 are the same as in FIG.

第７図はP⁺拡散層２０（不純物濃度５×10¹⁵cm
^-3〜10¹⁷cm^-3程度）をボロン全面インプラ等によ
り、まず形成しておくものであり、P⁺拡散層２
０はソース拡散層１２１、ドレイン拡散層１２２
より浅くなつている。これによつて、Siの有する
分光特性と同程度の分光特性を得られる。又、絶
縁膜１２下のMOSチヤネル部を流れるリーク電
流及びフイールド酸化膜１１下の寄生MOSチヤ
ネル部を流れるリーク電流を抑圧することができ
るので、ブルーミング抑圧効果が高い。 Figure 7 shows a P ⁺ diffusion layer 20 (impurity concentration 5×10 ¹⁵ cm
^-3 ~ 10 ¹⁷ cm ^-3 ) is first formed by boron implantation, ^etc.
0 is source diffusion layer 121, drain diffusion layer 122
It's getting shallower. This makes it possible to obtain spectral properties comparable to those of Si. Further, since the leakage current flowing through the MOS channel section under the insulating film 12 and the leakage current flowing through the parasitic MOS channel section under the field oxide film 11 can be suppressed, the blooming suppression effect is high.

第８図は、P⁺拡散層２１をソース・ドレイン
拡散層１２１，１２２より深くしたものである。
この実施例によれば、製作工程が簡易になり、第
２図の実施例と同じ効果が得られる。 In FIG. 8, the P ⁺ diffusion layer 21 is made deeper than the source/drain diffusion layers 121 and 122.
According to this embodiment, the manufacturing process is simplified and the same effects as the embodiment shown in FIG. 2 can be obtained.

第９図は第２図と第７図とを併用したものであ
り、２２，２３はP⁺拡散層である。第１０図は
第４図と第７図とを併用したものであり、２４，
２５はP⁺拡散層である。第１１図は第６図と第
７図とを併用したものであり、２６，２７はP⁺
拡散層である。これより、ドレイン拡散層１２２
の寄生容量を小さくできる。第１２図は第８図に
更に、N^-拡散層（不純物能度10¹⁵〜10¹⁸cm^-3程
度）２９を形成したものであり、２８はP⁺拡散
層である。P⁺拡散層２８とN^-拡散層２９の重な
り領域の濃度を基板９と同じ濃度にすることによ
つて、第１１図と同じ効果を得られる。これによ
れば、N^-拡散層２９を形成するだけであり、製
作が簡易である。 FIG. 9 is a combination of FIG. 2 and FIG. 7, and 22 and 23 are P ⁺ diffusion layers. Figure 10 is a combination of Figures 4 and 7, and 24,
25 is a P ⁺ diffusion layer. Figure 11 is a combination of Figures 6 and 7, and 26 and 27 are P ⁺
It is a diffusion layer. From this, the drain diffusion layer 122
The parasitic capacitance of can be reduced. In FIG. 12, in addition to FIG. 8, an N ⁻ diffusion layer 29 (impurity concentration of about 10 ¹⁵ to 10 ¹⁸ cm ⁻³ ) is formed, and 28 is a P ⁺ diffusion layer. By making the concentration of the overlapping region of the P ⁺ diffusion layer 28 and the N ^- diffusion layer 29 the same as that of the substrate 9, the same effect as shown in FIG. 11 can be obtained. According to this, only the N ^- diffusion layer 29 is formed, and manufacturing is simple.

以上説明したごとく、本発明によればブルーミ
ング抑制することができ、ホトダイオードの蓄積
容量を増加するこもできＳ／Ｎを大幅に向上する
ことができるという効果がある。 As explained above, according to the present invention, blooming can be suppressed, the storage capacity of the photodiode can be increased, and the S/N ratio can be significantly improved.

[Brief explanation of the drawing]

第１図は固体撮像装置の概略図、第２図、第３
図、第４図、第５図、第６図、第７図、第８図、
第９図、第１０図、第１１図、第１２図は本発明
の実施例を示す図である。９……Si半導体基板、３０……光。 Figure 1 is a schematic diagram of a solid-state imaging device, Figures 2 and 3
Figure 4, Figure 5, Figure 6, Figure 7, Figure 8,
FIG. 9, FIG. 10, FIG. 11, and FIG. 12 are diagrams showing embodiments of the present invention. 9...Si semiconductor substrate, 30...light.

Claims

[Scope of Claims] 1. A solid-state imaging device having a plurality of impurity regions of a second conductivity type, each of which serves as a photodiode, on a surface portion of a semiconductor substrate of a first conductivity type, which serves as a light-receiving surface. A solid state characterized in that an impurity region of a first conductivity type having a higher impurity concentration than the semiconductor substrate is formed so as to cover the side surfaces of each impurity region and have an opening only at the bottom of the impurity region. Imaging device. 2. The solid-state imaging device according to claim 1, wherein the area of the opening is smaller than the bottom area of the second conductivity type impurity layer.