JPS6224970Y2 - - Google Patents

Info

Publication number
JPS6224970Y2
JPS6224970Y2 JP17058680U JP17058680U JPS6224970Y2 JP S6224970 Y2 JPS6224970 Y2 JP S6224970Y2 JP 17058680 U JP17058680 U JP 17058680U JP 17058680 U JP17058680 U JP 17058680U JP S6224970 Y2 JPS6224970 Y2 JP S6224970Y2
Authority
JP
Japan
Prior art keywords
secondary winding
transformer
signal
circuit
bias
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP17058680U
Other languages
Japanese (ja)
Other versions
JPS5794216U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP17058680U priority Critical patent/JPS6224970Y2/ja
Publication of JPS5794216U publication Critical patent/JPS5794216U/ja
Application granted granted Critical
Publication of JPS6224970Y2 publication Critical patent/JPS6224970Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Description

【考案の詳細な説明】 この考案はMOSFETを用いた増幅器におい
て、簡単な回路で安定してMOSFETのゲート、
ソース間にバイアスを与えることができるように
したバイアス回路に関する。
[Detailed explanation of the invention] This invention is a simple circuit that can stably connect the gate of MOSFET in an amplifier using MOSFET.
The present invention relates to a bias circuit capable of applying a bias between sources.

MOSFETは周知の通り、高い入力インピーダ
ンス特性を有するため、その入力には、ほとんど
電流が流れない。そこで、ゲートに逆バイアスを
かける場合には、ソース接地間に抵抗を挿入し、
その電圧降下によつて逆バイアス電圧を得るよう
にしている。
As is well known, MOSFETs have high input impedance characteristics, so almost no current flows through their inputs. Therefore, when applying a reverse bias to the gate, insert a resistor between the source and ground.
A reverse bias voltage is obtained by this voltage drop.

しかし、電源電圧が低い場合には、逆バイアス
電圧は電源利用率の低下の大きな要因となつてい
た。たとえば、2SK176を使用した電源電圧35V
の増幅器でのゲート逆バイアス電圧では、約−
3Vと10%近くを占めることになる。これを回避
するには、別に電源を設けて、別電圧を供給しな
ければならず、回路が複雑になり、高価でしかも
故障率の増加の要因となつていた。
However, when the power supply voltage is low, the reverse bias voltage is a major factor in reducing the power supply utilization rate. For example, supply voltage 35V using 2SK176
For a gate reverse bias voltage in an amplifier of approximately −
It will account for 3V and nearly 10%. To avoid this, it is necessary to provide a separate power supply and supply a separate voltage, which makes the circuit complicated, expensive, and increases the failure rate.

この考案は、上記従来の欠点を除去するために
なされたもので、高周波信号(以下RF信号と云
う)の一部を検波整流して平滑し、MOSFETの
ゲート、ソース間の抵抗に電流を流して逆バイア
ス電圧を得ることにより、簡単な回路で安定した
バイアスを得ることのできるバイアス回路を提供
することを目的とする。
This idea was made in order to eliminate the above-mentioned drawbacks of the conventional methods. It detects and rectifies a part of the high frequency signal (hereinafter referred to as RF signal) and smooths it, and then flows a current through the resistance between the gate and source of the MOSFET. An object of the present invention is to provide a bias circuit that can obtain a stable bias with a simple circuit by obtaining a reverse bias voltage.

以下、この考案のバイアス回路の実施例につい
て図面に基づき説明する。図はその一実施例の構
成を示す回路図である。図示の実施例はD級プツ
シユプル増幅回路について適用した例を示すもの
である。
Embodiments of the bias circuit of this invention will be described below with reference to the drawings. The figure is a circuit diagram showing the configuration of one embodiment. The illustrated embodiment shows an example in which the present invention is applied to a class D push-pull amplifier circuit.

図中T1は変成器であり、その1次巻線P1の一
端はアースされ、他端は入力端子t1に接続されて
いる。入力端子t1とアース間RF信号が印加され
るようになつている。変成器T1の2次巻線S1
両端はMOSFETQ1,Q2のゲートに接続されてい
る。この2次巻線S1の両端はそれぞれ抵抗
Rgs1,Rgs2を介してアースされており、これら
の抵抗Rgs1,Rgs2は直流のリターン回路を形成
している。
In the figure, T 1 is a transformer, one end of whose primary winding P 1 is grounded, and the other end connected to the input terminal t 1 . An RF signal is applied between input terminal t1 and ground. Both ends of the secondary winding S 1 of the transformer T1 are connected to the gates of MOSFETs Q 1 and Q 2 . Both ends of this secondary winding S1 are each resistor
It is grounded via Rgs 1 and Rgs 2 , and these resistors Rgs 1 and Rgs 2 form a DC return circuit.

また、変成器T1は上記2次巻線S1のほかに、
もう一つの2次巻線S2を有しており、2次巻線S1
は中点タツプが設けられている。この中点タツプ
は平滑コンデンサC1を介してアースされている
とともに、整流用のダイオードD1および2次巻
線S2の直列に介してアースされている。
In addition to the above secondary winding S 1 , the transformer T 1 includes:
It has another secondary winding S 2 and the secondary winding S 1
has a center tap. This midpoint tap is grounded via a smoothing capacitor C1 , and also via a rectifier diode D1 and a secondary winding S2 connected in series.

MOSFETQ1,Q2の各ドレインは出力変成器T2
の1次巻線P2の両端に接続されている。この1次
巻線P2の中点より直流電源E1が供給されるよう
になつており、変成器T2の2次巻線S22の一端は
アースされ他端は出力端子t2に接続されている。
Each drain of MOSFETQ 1 , Q 2 is connected to output transformer T 2
is connected to both ends of the primary winding P2 . DC power E 1 is supplied from the midpoint of this primary winding P 2 , and one end of the secondary winding S 22 of transformer T 2 is grounded and the other end is connected to output terminal t 2 . has been done.

次に、以上のように構成されたこの考案のバイ
アス回路の動作について説明する。まず、RF信
号が入力端子t1とアース間に印加されると、変成
器T1の2次巻線S1の両端にはRF信号とは逆相信
号が誘起される。この逆相信号はMOSFETQ1
Q2のゲートに印加され、MOSFETQ1,Q2はこの
逆相信号を増幅して、変成器T2の1次巻線S22
両端に出力し、変成器T2の2次巻線S22に接続さ
れた出力端子t2から増幅されたRF信号が取り出
される。
Next, the operation of the bias circuit of this invention constructed as above will be explained. First, when an RF signal is applied between the input terminal t1 and the ground, a signal opposite in phase to the RF signal is induced across the secondary winding S1 of the transformer T1 . This negative phase signal is MOSFETQ 1 ,
MOSFETs Q 1 and Q 2 amplify this anti-phase signal and output it to both ends of the primary winding S 22 of transformer T 2 , and then to the secondary winding S 2 of transformer T 2. The amplified RF signal is taken out from the output terminal t2 connected to 22 .

この際、変成器T1には、2次巻線S2も設けら
れており、2次巻線S2に誘起された電圧はダイオ
ードD1で整流され、平滑コンデンサC1で平滑さ
れ、直流成分のみを2次巻線S1の中間タツプから
この2次巻線S1の両端よりMOSFETQ1,Q2のゲ
ート・ソース間にバイアスが加えられる。これに
より、MOSFETQ1,Q2が動作可能となり、上述
のRF信号の逆相信号を増幅するものである。
At this time, the transformer T 1 is also provided with a secondary winding S 2 , and the voltage induced in the secondary winding S 2 is rectified by the diode D 1 , smoothed by the smoothing capacitor C 1 , and the DC voltage is A bias is applied between the gates and sources of MOSFETs Q 1 and Q 2 from both ends of the secondary winding S 1 to only the component from the intermediate tap of the secondary winding S 1 . This enables MOSFETs Q 1 and Q 2 to operate, and amplifies the negative phase signal of the above-mentioned RF signal.

以上のように、この考案のバイアス回路によれ
ば、変成器に二つの2次巻線を設け、第1の2次
巻線に誘起したRF信号をMOSFETのゲートに加
えるとともに、第2の2次巻線に誘起したRF信
号を整流および平滑した後、第1の2次巻線を通
してその直流成分のみをMOSFETのゲート・ソ
ース間にバイアスとして印加するようにしたの
で、簡単な回路構成で、安定したバイアスを与え
ることができる。また、回路構成が簡単なことか
ら安価にできるものである。
As described above, according to the bias circuit of this invention, two secondary windings are provided in the transformer, the RF signal induced in the first secondary winding is applied to the gate of the MOSFET, and the RF signal is applied to the gate of the MOSFET. After rectifying and smoothing the RF signal induced in the secondary winding, only the DC component is applied as a bias between the gate and source of the MOSFET through the first secondary winding, so with a simple circuit configuration, A stable bias can be provided. Moreover, since the circuit configuration is simple, it can be made at low cost.

【図面の簡単な説明】[Brief explanation of the drawing]

図はこの考案のバイアス回路の一実施例を示す
回路図である。 T1,T2……変成器、t1……入力端子、t2……出
力端子、P1,P2……1次巻線、S1,S2,S22……
2次巻線、D1……ダイオード、C1……平滑コン
デンサ、Q1,Q2……MOSFET、Rgs1,Rgs2
…抵抗。
The figure is a circuit diagram showing an embodiment of the bias circuit of this invention. T 1 , T 2 ... Transformer, t 1 ... Input terminal, t 2 ... Output terminal, P 1 , P 2 ... Primary winding, S 1 , S 2 , S 22 ...
Secondary winding, D 1 ... diode, C 1 ... smoothing capacitor, Q 1 , Q 2 ... MOSFET, Rgs 1 , Rgs 2 ...
…resistance.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 高周波信号をMOSFETのゲートに加える第1
の2次巻線を有するとともに第2の2次巻線を有
する変成器と、この変成器の第2の2次巻線に誘
起した高周波信号を整流および平滑して直流成分
のみを上記第1の2次巻線を通して上記
MOSFETのゲートソース間にバイアス電圧とし
て印加する回路とよりなるバイアス回路。
The first step is to apply a high frequency signal to the gate of the MOSFET.
and a transformer having a second secondary winding, and a high frequency signal induced in the second secondary winding of this transformer is rectified and smoothed to convert only the DC component into the first transformer. above through the secondary winding of
A bias circuit consisting of a circuit that applies a bias voltage between the gate and source of a MOSFET.
JP17058680U 1980-11-28 1980-11-28 Expired JPS6224970Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17058680U JPS6224970Y2 (en) 1980-11-28 1980-11-28

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17058680U JPS6224970Y2 (en) 1980-11-28 1980-11-28

Publications (2)

Publication Number Publication Date
JPS5794216U JPS5794216U (en) 1982-06-10
JPS6224970Y2 true JPS6224970Y2 (en) 1987-06-26

Family

ID=29529015

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17058680U Expired JPS6224970Y2 (en) 1980-11-28 1980-11-28

Country Status (1)

Country Link
JP (1) JPS6224970Y2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6263936B2 (en) * 2013-10-03 2018-01-24 富士通株式会社 amplifier

Also Published As

Publication number Publication date
JPS5794216U (en) 1982-06-10

Similar Documents

Publication Publication Date Title
JPH061978B2 (en) DC / DC converter using quasi-resonance
JPS6224970Y2 (en)
JPS6353789B2 (en)
JP2515650B2 (en) Power factor correction circuit and switching power supply circuit using the power factor correction circuit
JPH0445435Y2 (en)
JP2575480Y2 (en) Stabilized power supply circuit
JP2591056Y2 (en) Switching power supply
JPS645990Y2 (en)
JPS605753Y2 (en) Phase-shifting power supply circuit
JPH048666Y2 (en)
JPS5976174A (en) Switching power source circuit
JPH0119592Y2 (en)
JPS5836236Y2 (en) voltage control device
JPS602706Y2 (en) television receiver
JPS58195471A (en) Switching regulator
JPS5910946Y2 (en) Quick response high pressure generation circuit
JPS5910945Y2 (en) voltage isolator
JPH0129854Y2 (en)
JPH0127424Y2 (en)
JPH0811062Y2 (en) Switching power supply
JPH0441607Y2 (en)
JPS605775A (en) Power source circuit
JPH0771394B2 (en) Resonance converter
JPS609366A (en) Power source circuit
JPS6086087U (en) power supply