JPS62249403A - Limit switching device - Google Patents

Limit switching device

Info

Publication number
JPS62249403A
JPS62249403A JP62075757A JP7575787A JPS62249403A JP S62249403 A JPS62249403 A JP S62249403A JP 62075757 A JP62075757 A JP 62075757A JP 7575787 A JP7575787 A JP 7575787A JP S62249403 A JPS62249403 A JP S62249403A
Authority
JP
Japan
Prior art keywords
indium
electrode
layer
glass
composition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62075757A
Other languages
Japanese (ja)
Inventor
ジョン・レジナルド・ビンソン
ディビッド・クロフツ
アンソニー・ジェームス・ムーア
クリストファー・ジョン・ポーター
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raychem Ltd
Original Assignee
Raychem Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from ES553479A external-priority patent/ES8900238A1/en
Application filed by Raychem Ltd filed Critical Raychem Ltd
Publication of JPS62249403A publication Critical patent/JPS62249403A/en
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 潰曳トの工畑印「 本発明は、回路保護デバイス、特に、電磁パルス、例え
ば雷撃により生じる電圧過渡、および静電放電により生
じる過渡電流に対して回路を保護するためのデバイスに
関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to circuit protection devices, particularly for protecting circuits against voltage transients caused by electromagnetic pulses, such as lightning strikes, and current transients caused by electrostatic discharges. Regarding devices for.

[従来の技術] 回路保護デバイスの製造に使用するために提案されてき
た材料の1種に、一般にカルコゲナイドガラスがある。
BACKGROUND OF THE INVENTION One type of material that has been proposed for use in the manufacture of circuit protection devices is generally chalcogenide glass.

カルコゲナイドガラスとは、周期律表(IUPACS 
1965年改訂)のVIB族の元素と他の元素、特にI
VBおよびVB族の元素を一緒にして作られる、例えば
オプシンスキー(Ovshinsky)のアメリカ合衆
国特許第3,271゜591号に記載されているような
ガラスを意味する。これらのガラスのある種のものは、
高電圧(そのような電圧の最低電圧を「閾電圧」と呼ぶ
。)を加えj=場合に高抵抗状態から低抵抗状態に変化
して、小さい「保持」電流が保持されている限りその間
だけは低抵抗状態のままであるデバイスを意味する「限
界」デバイスを作るのに、使用することができる。他の
カルコゲナイドガラスは、高電圧を加えた場合に高抵抗
状態から低抵抗状態に変化して、電圧が加えられなくて
も、適当な異なる電圧パルスを加えるまでは、低抵抗状
態のままである「記憶」デバイスを作るのに使用するこ
とができる。
What is chalcogenide glass?
Group VIB elements (revised in 1965) and other elements, especially I
Glasses made by combining VB and elements of group VB, such as those described in Ovshinsky, US Pat. No. 3,271,591, are meant. Some of these glasses are
A high voltage (the lowest of such voltages is called the "threshold voltage") changes from a high resistance state to a low resistance state when j = , only as long as a small "holding" current is maintained. can be used to create a "marginal" device, meaning a device that remains in a low resistance state. Other chalcogenide glasses change from a high resistance state to a low resistance state when a high voltage is applied, and remain in the low resistance state even when no voltage is applied until a suitable different voltage pulse is applied. Can be used to create "memory" devices.

回路保護デバイスには、限界デバイスのみが適当である
のが理解されよう。
It will be appreciated that only marginal devices are suitable for circuit protection devices.

カルコゲナイドガラス材料は、スイッチングを引き起こ
す電圧過渡が閾電圧より相当高い(例えば約50Vまた
はそれ以上高い)場合、高抵抗状態と低抵抗状態との間
のスイッチング時間が非常に短く、典型的には、1ナノ
秒以下であり、過渡から回路を保護するのに十分に速い
という利点を有する。
Chalcogenide glass materials typically have very short switching times between high and low resistance states when the voltage transient that causes the switching is significantly above the threshold voltage (e.g., about 50 V or more). It has the advantage of being less than 1 nanosecond, fast enough to protect the circuit from transients.

イギリス国特許出願第8508304号には、幾つかの
特定のゲルマニウム/セレン/上素無定型組成物から作
られた回路保護デバイスが記載されている。その出願に
記載されているデバイスは、驚く程大きい「ラッチ(l
atch)エネルギー」を示す。
British Patent Application No. 8508304 describes circuit protection devices made from certain germanium/selenium/superium amorphous compositions. The device described in that application is a surprisingly large "latch".
atch) energy.

即ち、デバイスは、低抵抗状態で永久的に保持(ラッチ
)する前に、電圧過渡による驚くべきほどに大きい電気
エネルギーに耐えることができる。
That is, the device can withstand surprisingly large amounts of electrical energy due to voltage transients before permanently latching into a low resistance state.

スイッチの性能を決定する1つの要因は、カルコゲナイ
ドガラス材料と電極との間の接触抵抗であり、また、接
触抵抗の減少は、スイッチのラッチエネルギーを、電極
接触抵抗の実質的減少により生じるラッチエネルギーの
改善が組成物を記憶特性を示すものから限界特性を示す
しのに有効に変化させる程度に、増加させることができ
ると考えられる。従って、ピント(P 1nto)およ
びオプシンスキーらによって以前に観察された記憶特性
は、実際は、高い電極接触抵抗により生じさせることが
できるであろうと推測される。
One factor that determines the performance of a switch is the contact resistance between the chalcogenide glass material and the electrode, and the reduction in contact resistance reduces the latching energy of the switch to the latching energy produced by the substantial reduction in electrode contact resistance. It is believed that the improvement can be increased to the extent that the composition effectively changes from exhibiting memory properties to exhibiting marginal properties. It is therefore speculated that the memory properties previously observed by Pinto and Opsinski et al. could in fact be caused by high electrode contact resistance.

[発明の構成] 本発明では、無定型カルコゲナイド組成物から作られた
スイッチング要素および該組成物と接触している一対の
電極を有して成る限界スイッチングデバイスであって、
組成物と少なくとも1つの電極との間の電気接触抵抗を
減少させるために、組成物に接触しているインジウムま
たはインジウィンジウム含有層を使用することにより、
多くの場合、記憶特性を示すのみであったカルコゲナイ
ドガラスを使用するデバイスが、限界特性を示すのが観
察され得る程度まで、デバイスのう・ソチエネルギーを
増加させることが可能である。材料の他の特性を最適化
できるようにするために、他の組成物を共に使用してラ
ッチエネルギーを増加させることができる。デバイスは
、好ましくは少なくとも40mJ、より好ましくは少な
くとも60mJ、特に少なくとら100mJのラッチエ
ネルギーを示す。
SUMMARY OF THE INVENTION The present invention provides a limit switching device comprising a switching element made from an amorphous chalcogenide composition and a pair of electrodes in contact with the composition.
by using an indium or indiwindium-containing layer in contact with the composition to reduce electrical contact resistance between the composition and at least one electrode;
In many cases, it is possible to increase the false-chip energy of a device to the extent that devices using chalcogenide glasses that previously exhibited only memory properties can be observed to exhibit marginal properties. Other compositions can be used in conjunction to increase the latch energy to allow optimization of other properties of the material. The device preferably exhibits a latching energy of at least 40 mJ, more preferably at least 60 mJ, especially at least 100 mJ.

電極接触抵抗は、(低抵抗状態において)デバイスの総
括電極−電極抵抗が10Ωを越えない、特にlΩを越え
ないように十分低いのが好ましく、最も好ましい抵抗は
、0.1Ω以下である。
The electrode contact resistance is preferably low enough such that the overall electrode-to-electrode resistance of the device (in the low resistance state) does not exceed 10 ohms, especially 1 ohm, and the most preferred resistance is 0.1 ohm or less.

本発明は、一般にカルコゲナイドガラス組成物、特に無
酸素ガラス、特に、場合によりおよび好ましくはゲルマ
ニウム、ケイ素、リン、ヒ素およびアンチモンのような
rVBおよびVB族元素と−緒きる。好ましいガラスは
、ゲルマニウム、セレンおよびヒ素を含有するものであ
り、それらは、例えば上述のイギリス国特許出願に記載
されており、少なくとも15原子%のセレンを含有し、
好ましくは75原子%を越えないセレンを含有する。ヒ
素含量は、好ましくは少なくともIO原子%であり、好
ましくは65原子%を越えない。それに加えまたはそれ
に代えて、組成物は、少なくとも5原子%であって、4
2原子%を越えないゲルマニウムを含有するのが好まし
い。
The present invention relates generally to chalcogenide glass compositions, particularly oxygen-free glasses, and particularly optionally and preferably to rVB and VB group elements such as germanium, silicon, phosphorus, arsenic and antimony. Preferred glasses are those containing germanium, selenium and arsenic, such as those described in the above-mentioned British patent application, containing at least 15 atom % selenium;
Preferably it contains not more than 75 atomic percent selenium. The arsenic content is preferably at least at % IO and preferably does not exceed 65 at %. Additionally or alternatively, the composition comprises at least 5 atomic % and 4 atomic %
Preferably, it contains no more than 2 atomic percent germanium.

最も好ましい組成物は、35原子%を越えないゲルマニ
ウム、より好ましくは30原子%を越えないゲルマニウ
ム、特に25原子%を越えないゲルマニウムを含有する
。また、組成物は、好ましくは少なくとも20原子%の
セレン、特に少なくとも30原子%のセレンを含有し、
好ましくは70原子%を越えないセレン、特に60/i
子%を越えないセレンを含有する。組成物は、好ましく
は少なくとも20原子%のヒ素、特に少なくとも25原
子%のヒ素、好ましくは60原子%を越えないヒ素、特
に55原子%のヒ素を含有する。
The most preferred compositions contain no more than 35 atom % germanium, more preferably no more than 30 atom % germanium, especially no more than 25 atom % germanium. The composition also preferably contains at least 20 atom % selenium, especially at least 30 atom % selenium,
Preferably not more than 70 atom % selenium, especially 60/i
Contains not more than % selenium. The composition preferably contains at least 20 atomic % arsenic, especially at least 25 atomic % arsenic, preferably not more than 60 atomic % arsenic, especially 55 atomic % arsenic.

例えば10%まで、または時にはそれ以上の量の他の材
料が、本発明のデバイスに使用する組成物中に存在して
よく、例えば、そのような材料の存在が、ラッチエネル
ギーおよび/またはオフ抵抗率のような特性に相当程度
に悪影響を及ぼさない限り、アンチモン、ビスマス、ケ
イ素、スズ、鉛、ハロゲンおよび遷移金属のような元素
が少量存在してよい。しかしながら、テルルの存在は、
材料のオフ抵抗率を激しく減少させることが見出された
ので、組成物はテルルを実質的に含有しないのが好まし
いが、ある環境では、少量、例えばlO原子%まで、好
ましくは5原子%以下のテルルは、許容できる。
Other materials may be present in the compositions used in the devices of the invention, e.g. in amounts of up to 10%, or sometimes greater, e.g. the presence of such materials may improve the latch energy and/or off resistance. Elements such as antimony, bismuth, silicon, tin, lead, halogens and transition metals may be present in small amounts as long as they do not significantly adversely affect properties such as yield. However, the presence of tellurium
Preferably, the composition is substantially free of tellurium, as it has been found to strongly reduce the off-resistivity of the material, although in some circumstances it may contain small amounts, such as up to 1 atomic %, preferably up to 5 atomic %. tellurium is acceptable.

ガラスおよび金属のフィルムは、真空蒸発または直流(
金属の場合)もしくは高周波(カルコゲナイドガラスの
場合)マグネトロンスパッターリングのような真空法に
より付着させるのが好ましい。
Glass and metal films can be processed by vacuum evaporation or direct current (
Deposition is preferably carried out by vacuum methods such as by magnetron sputtering (for metals) or by radio frequency (for chalcogenide glasses) magnetron sputtering.

蒸気は、成分の適当な混合物(目的とするガラスと必ず
しも同じ組成である必要はない。)を加熱することによ
るか、または別々の成分を同時に加熱することにより発
生させてよい。
Steam may be generated by heating a suitable mixture of components (not necessarily of the same composition as the target glass) or by heating separate components simultaneously.

デバイスを作る■つの好ましい方法では、適当な電極構
造であり、所望のパターンにマスキングされた基材を、
圧力10−3〜to−’Paの真空チャンバー内で、別
の抵抗加熱ボートから被覆材料を蒸発させることにより
、インジウムにより(約0゜1マイクロメーターの厚さ
に)、次に、約IOマイクロメーターの厚さにカルコゲ
ナイドガラスにより連続的に被覆する。第2インジウム
中間層および上電極を同様の方法でガラスの上に付着さ
せるが、厚い金属電極フィルムを合理的な時間で付着さ
せるために、抵抗加熱ボートではなくて電子線加熱源を
使用することにより、より大きい蒸発速度を達成するこ
とができる。良好な付着および低い定抵抗を達成するた
めに、層は、マスクを変更または再整列する必要がある
場合、および基材が冷たい時に表面酸化または汚染の可
能性を減少させる必要がある場合以外は、真空を解除仕
ずに付着させる必要がある。
One preferred method of making the device involves using a substrate masked in the desired pattern with a suitable electrode structure.
By evaporating the coating material from a separate resistance-heated boat in a vacuum chamber at a pressure of 10-3 to 'Pa, indium (to a thickness of about 0°1 micrometer) was then coated with about IO micrometers. Continuously coated with chalcogenide glass to a thickness of meter. A second indium interlayer and top electrode are deposited on the glass in a similar manner, but using an electron beam heating source rather than a resistive heated boat to deposit a thick metal electrode film in a reasonable amount of time. With this, higher evaporation rates can be achieved. In order to achieve good adhesion and low constant resistance, the layers should be removed unless the mask needs to be changed or realigned and to reduce the possibility of surface oxidation or contamination when the substrate is cold. , it is necessary to attach it without releasing the vacuum.

もう1つの方法において、真空蒸発法により厚さ0.1
〜0.5マイクロメーターのインジウム含有カルコゲナ
イドガラス中間層を、カルコゲナイドガラススイッチン
グ要素と電極との間で形成する。好ましくは、インジウ
ム含有ガラスは、(インジウム以外は)スイッチング要
素と同じ組成を有し、好ましくはインジウム含量は、(
インジウムを含む)ガラスの全重量基準で少なくとも1
%、好ましくは少なくとも5%であり、好ましくは20
%を越えない、特に15%を越えない。
In another method, a thickness of 0.1
A ~0.5 micrometer indium-containing chalcogenide glass interlayer is formed between the chalcogenide glass switching element and the electrode. Preferably, the indium-containing glass has the same composition (other than indium) as the switching element, preferably the indium content is (
at least 1 based on the total weight of the glass (including indium)
%, preferably at least 5%, preferably 20
%, especially 15%.

この方法の修正法において、(例えば厚さ0.1マイク
ロメーターの)インジウム層を各電極に供給してよく、
また(厚さ約0.5マイクロメーターの)インジウム含
有ガラス中間層をスイッチング要素を形成するガラスと
インジウム層との間に供給してよい。この修正は、電極
に隣接した約1゜0%インジウムからガラス内深度0.
3〜1マイクロメーターにおける約0%インジウムまで
変化している、ガラスの厚さ方向にインジウムの濃度勾
配が存在するデバイスの形成方法の一例である。
In a modification of this method, a layer of indium (e.g. 0.1 micrometer thick) may be provided at each electrode;
An indium-containing glass interlayer (about 0.5 micrometers thick) may also be provided between the glass forming the switching element and the indium layer. This modification ranges from approximately 1°0% indium adjacent to the electrode to 0.0% in-glass depth.
Figure 2 is an example of a method of forming a device in which there is a concentration gradient of indium across the thickness of the glass, varying from about 0% indium at 3 to 1 micrometers.

これは、種々の方法の中で最し好ましい方法により1成
されろ1例えば、純インノウムから低い(例えば、05
%インジウム)範囲の異なるインジウム層mを有するい
くつかのガラス組成物を電極に連続的に付着させ、スイ
ッチング材料の付着の後、逆の順で付着させてよい。別
法では、インジウムおよびスイッチング要素ガラス組成
物を付着工程の始めおよび終わりで異なるボートから同
時に付着さけてよい。この場合、2つのボートを加熱す
るために供給される電力を連続的に変化させて、その結
果、インジウムの大きい付着速度およびガラスの小さい
付着速度が電極近辺で達成され、電極からの距離が大き
くなるに従い、インジウム付着速度か小さくなり、かつ
ガラス付着速度が大きくなる。
This is accomplished by the most preferred method among various methods.
% indium) ranges of indium layers m may be deposited successively on the electrodes and, after deposition of the switching material, in the reverse order. Alternatively, the indium and switching element glass compositions may be deposited simultaneously from different boats at the beginning and end of the deposition process. In this case, the power supplied to heat the two boats was varied continuously so that a large deposition rate of indium and a small deposition rate of glass were achieved near the electrodes and at a large distance from the electrodes. As the temperature increases, the indium deposition rate decreases and the glass deposition rate increases.

スイッチング要素全体にわたりインジウムを含ませるこ
とが可能である。しかしながら、この場合、デバイスは
スイッチング要素と少なくとも1つの電極との間で、実
質的により高い(例えば少なくとも10%、特に少なく
とも20原子%高い)インジウム含量を存する層を含む
必要がある。ある場合では、インジウムは、他の成分よ
り速い速度で蒸発することができ、そのため要素は電極
の1つに隣接してより高いインジウム含量を有し、その
場合、ガラス層の一部分は、インジウムを含まないであ
ろうから、第2?lX極を付着させる直前に、ガラスの
上にインジウム層を付着させるのが適当である。
It is possible to include indium throughout the switching element. However, in this case the device must comprise a layer between the switching element and the at least one electrode with a substantially higher indium content (for example at least 10%, in particular at least 20 atomic % higher). In some cases, indium can evaporate at a faster rate than other components, so the element has a higher indium content adjacent to one of the electrodes, in which case a portion of the glass layer has no indium. Since it probably won't be included, the second one? It is suitable to deposit an indium layer on the glass immediately before depositing the lX pole.

本発明のデバイスに使用するスイッチング要素の寸法は
、要素を形成する特定のカルコゲナイドガラス組成物に
依存するが、スイッチング要素の厚さは、通常40マイ
クロメーターを越えない、好ましくは20マイクロメー
ターを越えないが、通常少なくとも5マイクロメーター
、好ましくは少なくとも10マイクロメーターである。
The dimensions of the switching element used in the device of the invention will depend on the particular chalcogenide glass composition forming the element, but the thickness of the switching element will typically not exceed 40 micrometers, preferably exceed 20 micrometers. No, but usually at least 5 micrometers, preferably at least 10 micrometers.

電流の流れ方向に垂直な平面のスイッチング要素の断面
積は最大電流に依存する。好ましくは少なくとも0.5
π肩2であり、好ましい寸法は、独立デバイスに対して
は約1 +u”であり、最大パルスレベルに対しては少
なくとも2ix”である。
The cross-sectional area of the switching element in the plane perpendicular to the direction of current flow depends on the maximum current. Preferably at least 0.5
π shoulder 2, and the preferred dimensions are about 1 +u'' for stand-alone devices and at least 2ix'' for maximum pulse levels.

デバイスは、電気回路のいずれかの適当な位置に組み込
んでよく、通常導電線とアース(本明細書における「ア
ース」なる語は、過渡により発生するチャージを吸収す
るために適当な形状および/または容量を有する構造で
あるものを包含し、例えばシャシ−への接続および航空
機などの乗物における接続などを包含する。)との間で
接続され、2つ以上のそのようなデバイスが電気回路に
使用されてよいのは当然である。デバイスは、他の電気
要素、例えば電気コネクターに組み込まれるのが好都合
であり、その場合、デバイスは通常デバイスの導電要素
とデバイスの端子またはアースすべき他の部分、例えば
導電性ハウジングとの間で接続される。
The device may be incorporated at any suitable location in an electrical circuit, usually with a conductive wire and a ground (the term "ground" herein refers to a conductive wire with a suitable shape and/or (including connections to chassis and connections in vehicles such as aircraft), where two or more such devices are used in an electrical circuit. Of course it is okay to do so. The device is conveniently incorporated into another electrical element, e.g. an electrical connector, in which case the device is usually connected between a conductive element of the device and a terminal or other part of the device to be earthed, e.g. a conductive housing. Connected.

大部分の場合、過渡電圧が低下するや否やデバイスは高
抵抗状態へ復帰するが、例えば、電圧過渡が不当に大き
い場合、または多くの急速な過渡に遭遇する場合、デバ
イスを永久的に低抵抗状態にすることが可能である。上
述のように、デバイが過渡から吸収するエネルギー量に
依存する。ある用途、例えばある接地装着の場合、保護
デバイスは、装置が過渡に対してまだ保護されているが
、保護デバイスが交換またはリセットされるまで機能し
ないように壊れるのが好ましい。他の用途では、装置は
後の過渡からは保護されないが、機能を継続するように
、デバイスは高抵抗(開回路)状態で壊れるのが好まし
い。従って、ある場合には、デバイスは、少なくともス
イッチング要素が永久的に導電性になった場合、目的と
する電気回路電流に対して高抵抗を示す手段と直列に接
続されてよい。従って、例えば、スイッチング要素が限
界モードにある場合に通過する電流を伝達でき、スイッ
チングデバイスが永久的に導電性に成った場合に高抵抗
状態に変化するヒユーズまたはスイッチにより、スイッ
チング要素を電流線またはアースに接続してよい。
In most cases, the device will return to the high resistance state as soon as the voltage transient drops, but if, for example, the voltage transient is unreasonably large, or if many rapid transients are encountered, the device may be forced to a permanently low resistance state. It is possible to make the state. As mentioned above, it depends on the amount of energy that Debye absorbs from the transient. For some applications, such as some grounding installations, it is preferable for the protection device to fail such that the device is still protected against transients, but is non-functional until the protection device is replaced or reset. In other applications, it is preferable for the device to fail in a high resistance (open circuit) state so that the device is not protected from later transients but continues to function. Thus, in some cases the device may be connected in series with means that exhibit a high resistance to the intended electrical circuit current, at least when the switching element becomes permanently conductive. Thus, for example, a switching element can be connected to a current line or May be connected to ground.

それに代えまたは加えて、デバイスは、コンデンサーの
遮断限界以下の総ての周波数に対して高スイッチング要
素とコンデンサーを直列で使用することは、イギリス国
特許出願第8508305号(発明の名称「過電圧保護
回路」、1985年3月29日出願)で述べられている
ような多くの利点がある。即ち、過渡電流の大部分のエ
ネルギーはl0k)rz以上の周波数で生じるので、適
当な大きさ、例えば10pF〜2μFのコンデンサーを
スイッチング要素と直列で使用することにより、過渡電
流をアースに伝達することが可能であるが、相当低い周
波数を有するか、または直流電流である回路の目的とす
る電流に対して高インピーダンスを示す。また、コンデ
ンサーの使用は、過渡が生じた後でスイッチング要素が
低抵抗状態にラッチされたままになる可能性を無くすか
、または相当減少させる。そのようなラッチは、スイッ
チング要素を低抵抗状態にラッチするスイッチング要素
を通過する電流のために、コンデンサーが存在しない場
合に生じる。コンデンサーを使用するなら、多くの場合
、コンデンサーがスイッチング要素のアース側で接続さ
れていると、多くのラインを保護するために唯一のコン
デンサーを使用することが可能であり、それにより、相
当程度の空間が節約できる。
Alternatively or additionally, the device uses a capacitor in series with a high switching element for all frequencies below the cut-off limit of the capacitor. ", filed March 29, 1985). That is, since most of the energy of the transient current occurs at frequencies above l0k)rz, it is possible to transfer the transient current to ground by using a capacitor of appropriate size, e.g. 10 pF to 2 μF, in series with the switching element. is possible, but has a fairly low frequency or presents a high impedance to the intended current of the circuit, which is direct current. The use of a capacitor also eliminates or significantly reduces the possibility that the switching element will remain latched in a low resistance state after a transient has occurred. Such latching occurs in the absence of a capacitor due to the current passing through the switching element latching it into a low resistance state. If a capacitor is used, it is often possible to use only one capacitor to protect many lines if the capacitor is connected on the ground side of the switching element, thereby providing a significant Saves space.

デバイスのラッチエネルギーの改善に加えて、上述のイ
ンジウムを使用することにより、電極/ガラス接着が相
当改善され、ワイヤーボンディング法により電極に電気
接続を形成することが確実に可能である程度にまで改善
される。
In addition to improving the latching energy of the device, the use of indium as described above improves the electrode/glass adhesion considerably, to the extent that it is reliably possible to make electrical connections to the electrodes by wire bonding methods. Ru.

本発明のデバイスおよびそのデバイスを組み込んだ物品
を添付図面を参照して実施例により説明する。
A device of the invention and an article incorporating the device will now be described by way of example with reference to the accompanying drawings.

第1図は、本発明の回路保護デバイスを模式的に示す。FIG. 1 schematically shows a circuit protection device of the invention.

デバイスは、真空蒸発法により銅電極202上に厚さ0
.1マイクロメーターのインジウム層201を付着させ
、次に、厚さ10マイクロメーターのゲルマニウム/上
素/セレンガラス層210を、更にインジウム層203
を、更に銅電極204を供給することにより形成した。
The device is deposited on a copper electrode 202 to a thickness of 0 using a vacuum evaporation method.
.. A 1 micrometer thick layer of indium 201 is deposited, followed by a 10 micrometer thick germanium/propylene/selenium glass layer 210 and an additional indium layer 203.
was formed by further supplying a copper electrode 204.

電子線蒸発により形成した銅電極204以外の追加の層
はすべて、真空蒸発法により形成した。インジウム52
01,203に隣接して、ゲルマニウム/上素/セレン
ガラスおよび少量のインジウムを含んで成る2つの追加
の層205.206がある。
All additional layers other than the copper electrode 204, which was formed by electron beam evaporation, were formed by vacuum evaporation. indium 52
Adjacent to 01,203 there are two additional layers 205,206 comprising germanium/propylene/selenium glass and a small amount of indium.

層205.206は、層201,203からガラス層2
10へのインジウムの一部分の拡散により形成するか、
または上述のいずれかの方法により別の層として形成し
てよい。
Layers 205 and 206 are formed from layers 201 and 203 to glass layer 2.
formed by diffusion of a portion of indium into 10 or
Alternatively, it may be formed as a separate layer by any of the methods described above.

第2図では、2本の同軸ケーブルを接続するための接続
部品は、コネクターシェル1および雄コネクタ−2を有
して成る。雄コネクタ−2は、ピ。
In FIG. 2, a connecting part for connecting two coaxial cables comprises a connector shell 1 and a male connector 2. Male connector 2 is pin.

ン3、中央部分および接続すべき同軸ケーブル(図示什
ず)の中央導体を受容するために中空である後部部分を
有して成る。ピンは溶融ハンダリング4、およびハンダ
リング4とピン3の中空内側との間を連絡するハンダリ
ングの下にある多くの開口部(図示せず)を有する。ピ
ンの後端1oは、電気絶縁プラスチックスペーサ−6に
よりコネクターハウジング5内に正確に配置される。接
続すべきケーブルのシールド間の電気接続を提供するハ
ウシング5は、ハンダ含浸ブレーK R松)rr ハ・
ノダリング9が付けられたターミネーション部分7を有
する。
3, comprising a central part and a rear part which is hollow for receiving the central conductor of a coaxial cable (not shown) to be connected. The pin has a molten solder ring 4 and a number of openings (not shown) below the solder ring communicating between the solder ring 4 and the hollow inside of the pin 3. The rear end 1o of the pin is precisely positioned within the connector housing 5 by means of an electrically insulating plastic spacer 6. The housing 5, which provides the electrical connection between the shields of the cables to be connected, has a solder-impregnated brake KR
It has a termination part 7 with a nodal ring 9 attached thereto.

ピンの後端lOには、その外側表面に電極、例えばモリ
ブデンまたは銅電極が供給され、その上に蒸着法で形成
されたインジウム/カルコゲナイドガラス/インジウム
構造を有する厚さIOマイクロメーターの一スイッチン
グ要素がその上に形成され、ガラス要素11の外側表面
には、例えば電子線蒸発法によりモリブデンまたは銅か
ら形成された追加の薄い(厚さ約5マイクロメーター)
電極が供給されている。電極は、ハンダまたは他の導電
性材料のカラムもしくはワイヤー12によりハウジング
5に電気的に接続されている。
The rear end of the pin IO is provided with an electrode on its outer surface, for example a molybdenum or copper electrode, on which a switching element of a thickness IO micrometer has an indium/chalcogenide glass/indium structure formed by vapor deposition. is formed thereon, and on the outer surface of the glass element 11 there is an additional thin (approximately 5 micrometers thick) formed from molybdenum or copper, for example by electron beam evaporation.
Electrodes are supplied. The electrodes are electrically connected to the housing 5 by columns or wires 12 of solder or other conductive material.

同軸ケーブルをコネクターに接続するために、外側ジャ
ケット、シールドおよび誘電材が適当量だけカットバッ
クされ、ケーブルがコネクターに挿入され、その結果、
内部導体の露出端がピン3の中空内部内に配置され、誘
電材はスペーサー6の後端に衝接し、露出シールドは、
ハンダ含浸ブレード8内に配置される。次に、例えばポ
ットエアーガンによりコネクターを短時間加熱し、ハン
ダリング4および9を溶融させてビン3と中央導体との
間およびブレード8と同軸ケーブルシールドとの間にハ
ンダ接続を形成する。
To connect a coaxial cable to a connector, the outer jacket, shield and dielectric material are cut back by the appropriate amount, the cable is inserted into the connector, and the resulting
The exposed end of the inner conductor is placed within the hollow interior of the pin 3, the dielectric material abuts the rear end of the spacer 6, and the exposed shield is
It is placed within the solder-impregnated blade 8. The connector is then briefly heated, for example by a pot air gun, to melt the solder rings 4 and 9 and form solder connections between the pin 3 and the center conductor and between the blade 8 and the coaxial cable shield.

ガラス層11の厚さを横切る電位差がガラスを導電性に
ならしめて中央導体とシールドとの間で閉回路を形成す
る場合に、接続したケーブルが過e′:TS圧に遭遇す
るまで、コネクターは、標準的な同軸ケーブルとして正
確に機能する。
The connector remains closed until the connected cable encounters an excess e':TS pressure when the potential difference across the thickness of the glass layer 11 makes the glass conductive and forms a closed circuit between the central conductor and the shield. , functions exactly as a standard coaxial cable.

第3図および第4図では、イギリス国特許第1゜522
.485号に記載されているようなマス・ターミネーシ
ョン・コネクターを模式的に示す。
In Figures 3 and 4, British Patent No. 1゜522
.. 485 schematically shows a mass termination connector as described in No. 485;

コネクターは、コネクターハウジング21ならびにハウ
ジングに挿入できる一対のコネクターウェハー22およ
び23を有して成る。各ウェハー22.23は、ピン2
5の形態または相補的「ターニング・フォーク」雌コン
タクトの形態で一方の端で、また平坦ケーブルまたは多
くの細い単一導線への接続のためのコンタクト26の形
態で他方の端で成端されて、ウェハーを通過して伸びる
多く(通常20または40)の金属電気導体24を有す
る。導体24をワイヤーまたはフラットケーブルに接続
するために使用する特定の手段は、図示していないが、
通常は例えばアメリカ合衆国特許第3.852,517
号に記載されているような1つまたはそれ以上のハンダ
デバイスを存して成る。
The connector comprises a connector housing 21 and a pair of connector wafers 22 and 23 that can be inserted into the housing. Each wafer 22.23 has pin 2
5 or a complementary "turning fork" female contact and at the other end in the form of a contact 26 for connection to a flat cable or many thin single conductors. , has a number (usually 20 or 40) of metal electrical conductors 24 extending through the wafer. The specific means used to connect conductor 24 to the wire or flat cable are not shown;
Typically, for example, U.S. Patent No. 3,852,517
and one or more soldering devices as described in the above.

各々のウェハー22および23には、各導体を露出させ
るためにウェハーの幅にわたり伸びる段付きリセス27
が形成されている。このコネクターの1つの態様では、
モリブデンまたは銅電極が個々の導体24に付着され、
次に厚さ0.1マイクロメーターのインジウム層、次に
厚さlOマイクロメーターの上述のセレンーゲルマニウ
ムーヒ素ガラスの層28、更に、厚さ0.1マイクロメ
ーターのインジウム層および中間層上に例えばモリブデ
ン、銅、金またはアルミニウムから作られた薄い電極2
9が付着されている。追加の導電層30もしくは金また
はアルミニウムの「接地面」は、段付きリセス27内で
ウェハー材料上に付着され、接地面は、例えばコネクタ
ーの金属ハウジングまたはアースビンに電気的に接地さ
れている。各電極29は、例えば金またはアルミニウム
から作られて、常套のワイヤーボンディング法により電
極29および接地面30に結合されたワイヤー31によ
り接地面に接続される。
Each wafer 22 and 23 has a stepped recess 27 extending across the width of the wafer to expose each conductor.
is formed. In one aspect of this connector,
molybdenum or copper electrodes are attached to the individual conductors 24;
Then a layer of indium 0.1 micrometers thick, then a layer 28 of the above-mentioned selenium-germanium-arsenic glass 10 micrometers thick, then a layer of indium 0.1 micrometers thick and an intermediate layer. Thin electrode 2 made of e.g. molybdenum, copper, gold or aluminum
9 is attached. An additional conductive layer 30 or gold or aluminum "ground plane" is deposited on the wafer material within the stepped recess 27, the ground plane being electrically grounded to, for example, the metal housing of the connector or a ground bin. Each electrode 29 is connected to a ground plane by a wire 31 made of gold or aluminum, for example, and bonded to the electrode 29 and ground plane 30 by conventional wire bonding methods.

別法では、ガラスインジウムの単一層28および電極2
9がウェハーの全幅にわたり付着され、この場合、接地
面への接続のために単一のワイヤーのみが必要であるだ
けであるか、または導体24の1つが接地されている場
合は接地面およびワイヤーを省略できる。
Alternatively, a single layer of glass indium 28 and electrode 2
9 is deposited across the entire width of the wafer, in which case only a single wire is needed for connection to the ground plane, or if one of the conductors 24 is grounded, the ground plane and the wire can be omitted.

別の構造において、セレン/ゲルマニウム/上素ガラス
層、インジウム層および電極を共通の接地面に付着させ
、必要であれば適当な表面処理の後、ワイヤー31は、
導体24をガラス層の電極と接続する。
In an alternative construction, after depositing the selenium/germanium/epithelium glass layer, the indium layer and the electrodes on a common ground plane, and after appropriate surface treatment if necessary, the wire 31 is
A conductor 24 is connected to the electrode of the glass layer.

第5図は、第3図および第4図に示したウェハーの修正
例を模式的に示す。このウェハーの形態において、ガラ
ス層28、インジウム層および電極29は、上述の導体
24上に付着され、ワイヤー3目こより接地面30に接
続されている。更に、100nPのコンデンサー40が
リセス27に配置され、接地面とコネクターのハウジン
グまたはアース端子との間で接続されている。デバイス
のこの形態では、直流電流または約IMHzより相当低
い周波数の交流電流をコンデンサーにより止め、約I 
M Hz以上の周波数スペクトルを有する過渡電流を直
接アースに導く。デバイスのこの修正例は、過渡がアー
スに伝達された後の電気システム内の直流電流により、
ガラススイッチング層28が低抵抗状態にラッチされる
可能性を除き、または減少させる点で有利である。
FIG. 5 schematically shows an example of modification of the wafer shown in FIGS. 3 and 4. FIG. In this wafer form, a glass layer 28, an indium layer and an electrode 29 are deposited on the conductor 24 described above and connected to a ground plane 30 through three wires. Additionally, a 100 nP capacitor 40 is placed in the recess 27 and connected between the ground plane and the connector housing or ground terminal. In this form of the device, the capacitor stops the direct current or the alternating current at a frequency considerably lower than about IMHz, and the
Transient currents with a frequency spectrum above MHz are conducted directly to earth. This example of a modification of the device shows that the direct current in the electrical system after the transient has been transferred to earth
Advantageously, it eliminates or reduces the possibility that glass switching layer 28 will become latched into a low resistance state.

実施例I〜3 少なくとも99.99%の純度である各成分を混合して
、真空または減圧アルゴン下、シリカアンプル内で混合
物を溶融させてGe+aASs4Sestガラスを調製
した。温度1000℃、48時間で行った溶融の間、均
一な溶融物を確実に得るためにアンプルを振盪させた。
Examples I-3 Ge+aASs4Sest glasses were prepared by mixing the components that were at least 99.99% pure and melting the mixture in a silica ampoule under vacuum or reduced pressure of argon. During the melting, which was carried out at a temperature of 1000° C. for 48 hours, the ampoule was shaken to ensure a homogeneous melt.

このようにして調製したガラスから厚さIOマイクロメ
ーターの囮を、抵抗加熱源を使用して、圧力10−3〜
IO’Paで蒸着により形成した。
Decoys IO micrometers thick were prepared from the glass thus prepared using a resistive heating source at pressures of 10-3 to
It was formed by vapor deposition using IO'Pa.

03〜1.0マイクロメ一ター/分の蒸着速度を採用し
た。電極接触抵抗を変えた多くの電極を層に供給し、そ
のようにして形成されたスイッチデバイスのラッチエネ
ルギーは、後述のようにして測定した。
A deposition rate of 0.03 to 1.0 micrometers/min was employed. A number of electrodes with varying electrode contact resistances were provided in the layer, and the latching energy of the switch device so formed was measured as described below.

実施例1では、直径Lmmの金スプリングプルーブを1
g重の力でガラス層の上側表面に供給して、反対側表面
に銅フイルム電極を供給した。
In Example 1, one gold spring probe with a diameter of L mm was used.
A force of g-force was applied to the upper surface of the glass layer and a copper film electrode was applied to the opposite surface.

実施例2では、真空蒸発法によりガラス層の両側に銅電
極を供給した。しかしながら、電極が熱い間に、真空チ
ャンバー内に空気を再挿入することにより部分的に電極
を酸化した。
In Example 2, copper electrodes were provided on both sides of the glass layer by vacuum evaporation. However, while the electrode was hot, reinserting air into the vacuum chamber partially oxidized the electrode.

実施例3では、インジウムを15%含有する以外は同じ
ガラス組成の厚さ0.5マイクロメーターの層をガラス
層の各表面上に供給し、厚さO11マイクロメーターの
インジウムの層を各インジウム含有ガラスと(非酸化)
真空付着銅電極との間に供給した。結果を第1表に示す
In Example 3, a 0.5 micrometer thick layer of the same glass composition but containing 15% indium was provided on each surface of the glass layer, and a layer of indium 011 micrometer thick was applied to each indium containing layer. Glass and (non-oxidized)
It was supplied between vacuum-attached copper electrodes. The results are shown in Table 1.

11に デバイスおよび従ってガラス材料のラッチエネルギーは
、第6図に示した回路により測定した。
11. The latching energy of the device and therefore of the glass material was measured by the circuit shown in FIG.

パルス発生器Iにより発生したシングルショットパルス
は、40〜+00Ωの抵抗R,を何する電流制限抵抗器
3と直列に接続したスイッチング要素2に送られ、スイ
ッチング要素を横切る電圧は、オシロスコープ4により
観測した。パルス発生器lにより発生する電圧は、スイ
ッチング要素が(抵抗の連続測定により決定される)低
抵抗状態になるまで徐々に増加させた(パルス発生器の
各電圧レベルに対して約5〜IOパルスを通過させた)
The single shot pulses generated by the pulse generator I are sent to a switching element 2 connected in series with a current limiting resistor 3 having a resistance R, of 40 to +00 Ω, and the voltage across the switching element is observed by an oscilloscope 4. did. The voltage generated by the pulse generator l was gradually increased (approximately 5 to IO pulses for each voltage level of the pulse generator) until the switching element was in a low resistance state (determined by continuous measurements of resistance). passed)
.

デバイスのラッチエネルギーELは、次式により計算さ
れる: V”       R。
The latch energy EL of the device is calculated by the following formula: V''R.

(+000)  (R,+R2) [式中、 J:パルス発生器から供給されるエネルギーV:保持が
起こった時のパルス発生器からのピーク電圧 R5:パルス発生器の内部出力インピーダンスR3:電
流制限抵抗器の抵抗 である。] この式は、パルスの電流および電圧を積分することによ
り得られる値と非常に良好な一致を与える。
(+000) (R, +R2) [where J: Energy supplied from the pulse generator V: Peak voltage from the pulse generator when retention occurs R5: Internal output impedance of the pulse generator R3: Current limit It is the resistance of the resistor. ] This equation gives very good agreement with the values obtained by integrating the current and voltage of the pulse.

デバイスを横切る抵抗は、デバイスを標準抵抗に置換し
て、電圧/時間曲線を標準パルスに付された時のデバイ
スのそれと比較することにより測定した。デバイスを通
過するピーク電流は、総ての場合について約IAであり
、その結果、デバイスを横切る抵抗(Ω)は、電極を横
切る電圧(V)と数値的に等しいことが観測された。
The resistance across the device was measured by replacing the device with a standard resistance and comparing the voltage/time curve to that of the device when subjected to a standard pulse. The peak current through the device was observed to be approximately IA for all cases, so that the resistance across the device (Ω) was numerically equal to the voltage across the electrodes (V).

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、明確にするために厚さを拡大した本発明のデ
バイスの断面図、第2図は、本発明の回路保護デバイス
を組み込んだBNC同軸コネクターの側面図および部分
断面図、第3図は、本発明の回路保護デバイスを組み込
んだ平坦ケーブルマスターミネーションコネクターとウ
ェハーの側面図および部分断面図、第4図は、第3図に
示したコネクターの部分拡大断面図、第5図は、第3図
に示したウェハーの修正例の斜視図、第6図は、デバイ
スのラッチエネルギーを測定するための回路図である。 201・・・インジウム層、202・・・銅電極、20
3・・・インジウム層、204・・・銅電極、205.
206・・・追加層、210・・・ガラス層。 l・・・コネクターシェル、2・・・雄コネクタ−,3
・・・ピン、4・・・ハンダリング、訃・・ハウジング
、6・・・スペーサー、7・・・ターミネーション部分
、8・・・ブレード、9・・・ハンダリング、IO・・
・後端、11・・・ガラス要素、12・・・カラム、2
1・・・コネクターハウジング、 22.23・・・コネクターウェハー、24・・・導体
、25 ・ピン、26 コンタクト、27・・リセス、
28 ・ガラス層、29・・・電極、30・・・接地面
、31・・ワイヤー、40・・コンデンサー。 第6図 I・・パルス発生器、2・・・スイッヂング要素、3・
・電流制限抵抗体、4・・・オンロスコープ。 特許出願人 レイケム・リミテッド 化 理 人 弁理士 青白 葆 ほか2名図面の浄書(
内容に変更なし) h々・6 手続補正書(自制 特許庁長官殿   昭和62年 5月 13日1 事件
の表示 昭和62 年特許願第  75757 号2 発明の名
称 限界スイソヂングデバイス 3 補正をする者 事件との関係 特許出願人 住所 イギリス国イングランド、ロンドン・イーンー4
・1エヌエル、フェッター・レーン、ロールス・ビルデ
ィンゲス 7番、ロールス・ハウス名称 レイケム・リ
ミテッド 4代理人 住所 〒540 大阪府大阪市東区域見2丁目1番61
号6 補正の対象 二 図 面
1 is a cross-sectional view of a device of the present invention with the thickness enlarged for clarity; FIG. 2 is a side view and partial cross-section of a BNC coaxial connector incorporating a circuit protection device of the present invention; FIG. 4 is a partially enlarged sectional view of the connector shown in FIG. 3; FIG. 5 is a partially enlarged sectional view of the connector shown in FIG. FIG. 3 is a perspective view of the wafer modification example, and FIG. 6 is a circuit diagram for measuring the latch energy of the device. 201... Indium layer, 202... Copper electrode, 20
3... Indium layer, 204... Copper electrode, 205.
206...Additional layer, 210...Glass layer. l...Connector shell, 2...Male connector, 3
... Pin, 4... Soldering, End... Housing, 6... Spacer, 7... Termination part, 8... Blade, 9... Soldering, IO...
- Rear end, 11... Glass element, 12... Column, 2
1... Connector housing, 22. 23... Connector wafer, 24... Conductor, 25 - Pin, 26 Contact, 27... Recess,
28 - Glass layer, 29... Electrode, 30... Ground plane, 31... Wire, 40... Capacitor. Figure 6 I...Pulse generator, 2...Switching element, 3.
- Current limiting resistor, 4... Onroscope. Patent applicant: Raychem Limited, patent attorney: Seibai, Seiba, and two others Engraving of the drawings (
No change in content) h6 Procedural amendment (Dear Commissioner of the Self-Responsive Patent Office May 13, 1988 1 Indication of the case Patent application No. 75757 of 1988 2 Name of the invention Limitation switching device 3 Make amendments Relationship with the Patent Case Patent Applicant Address London, England, United Kingdom 4
・1 N.L., Fetter Lane, Rolls Buildings No. 7, Rolls House Name: Raychem Limited 4 Agent address: 2-1-61 Mi, Higashi-ku, Osaka City, Osaka Prefecture, 540
Item 6 Subject of amendment 2 Drawings

Claims (1)

【特許請求の範囲】 1、無定型カルコゲナイド組成物から作られたスイッチ
ング要素および該組成物に接触している一対の電極を有
して成る限界スイッチングデバイスであって、組成物と
電極との間の電気接触抵抗を減少させるために、組成物
と少なくとも1つの電極との間にインジウム層またはイ
ンジウム含有層を有するデバイス。 2、低抵抗状態において、10Ωを越えない電極−電極
抵抗を有する特許請求の範囲第1項記載のデバイス。 3、低抵抗状態において、1Ωを越えない電極−電極抵
抗を有する特許請求の範囲第2項記載のデバイス。 4、低抵抗状態において、0.1Ωを越えない電極−電
極抵抗を有する特許請求の範囲第3項記載のデバイス。 5、無定型カルコゲナイドガラス組成物がゲルマニウム
、セレンおよびヒ素を含んで成る特許請求の範囲第1〜
4項のいずれかに記載のデバイス。 6、インジウム含有層のインジウムの濃度が電極に向か
って増加する特許請求の範囲第1〜5項のいずれかに記
載のデバイス。 7、少なくとも1つのインジウムまたはインジウム含有
層が、スイッチング要素と接触しているインジウム含有
カルコゲナイド層、およびインジウム含有カルコゲナイ
ド層と電極との間にある実質的に完全にインジウムから
成る層から成る特許請求の範囲第1〜6項のいずれかに
記載のデバイス。 8、回路の導電線とアースとの間に特許請求の範囲第1
〜7項のいずれかに記載の限界スイッチングデバイスを
含む電気要素。 9、電気コネクターである特許請求の範囲第8項記載の
要素。
[Claims] 1. A limit switching device comprising a switching element made of an amorphous chalcogenide composition and a pair of electrodes in contact with the composition, wherein a switching element is provided between the composition and the electrodes. A device having an indium or indium-containing layer between the composition and at least one electrode to reduce the electrical contact resistance of the composition. 2. A device according to claim 1 having an electrode-to-electrode resistance of not more than 10 ohms in the low resistance state. 3. A device according to claim 2 having an electrode-to-electrode resistance of not more than 1 ohm in the low resistance state. 4. The device of claim 3 having an electrode-to-electrode resistance of not more than 0.1 Ω in the low resistance state. 5. Claims 1 to 5, wherein the amorphous chalcogenide glass composition comprises germanium, selenium, and arsenic.
4. The device according to any one of Item 4. 6. A device according to any one of claims 1 to 5, wherein the concentration of indium in the indium-containing layer increases towards the electrode. 7. The at least one indium or indium-containing layer comprises an indium-containing chalcogenide layer in contact with the switching element and a layer consisting essentially entirely of indium between the indium-containing chalcogenide layer and the electrode. A device according to any one of ranges 1 to 6. 8. Claim 1 between the conductive wire of the circuit and the ground
An electrical element comprising a limit switching device according to any of clauses . 9. The element of claim 8 which is an electrical connector.
JP62075757A 1986-03-26 1987-03-26 Limit switching device Pending JPS62249403A (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
ES553479A ES8900238A1 (en) 1985-03-29 1986-03-26 Circuit protection device
ES553479 1986-03-26
GB8607719 1986-03-27

Publications (1)

Publication Number Publication Date
JPS62249403A true JPS62249403A (en) 1987-10-30

Family

ID=8491069

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62075757A Pending JPS62249403A (en) 1986-03-26 1987-03-26 Limit switching device

Country Status (1)

Country Link
JP (1) JPS62249403A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006140344A (en) * 2004-11-12 2006-06-01 Iriso Denshi Kogyo Kk Overvoltage protective device and connector using it

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006140344A (en) * 2004-11-12 2006-06-01 Iriso Denshi Kogyo Kk Overvoltage protective device and connector using it

Similar Documents

Publication Publication Date Title
US4924340A (en) Circuit protection device
US4928199A (en) Circuit protection device
US4952173A (en) Circuit protection device
EP0264315B1 (en) Wave propagation structures for the suppression of over-voltages and the absorption of transitory waves
US8815638B2 (en) Method of manufacturing thick-film electrode
US4347262A (en) Aluminum-magnesium alloys in low resistance contacts to silicon
KR970007133B1 (en) Photovoltaic cells with improved thermal stability
FR2661777A1 (en) FUSE.
US20110186121A1 (en) Metal-containing composition, method for producing electrical contact structures on electrical components and also electrical component
EP0897523B1 (en) Semiconductor bridge device and method of making the same
US4799125A (en) Circuit protection arrangement
Coward Experimental evidence of filament “forming” in non-crystalline chalcogenide alloy threshold switches
US4375007A (en) Silicon solar cells with aluminum-magnesium alloy low resistance contacts
EP0196891B1 (en) Circuit protection device
CN204649089U (en) SCB integrated nanometer is containing the electric detonation transducing unit of energy laminated film
EP0242902A2 (en) Protection device
JPS6115523B2 (en)
CN102315073A (en) The method of arc-detection and inhibition during RF sputtered film on the substrate
JPS62249403A (en) Limit switching device
US3650826A (en) Method for producing metal contacts for mounting semiconductor components in housings
US9445519B2 (en) Method of manufacturing thick-film electrode
CA1227522A (en) Electrical circuits and components
EP0261938A2 (en) Circuit protection device
US4890182A (en) Circuit protection device
WO1990000826A1 (en) Circuit protection arrangement