JPS6224829B2 - - Google Patents

Info

Publication number
JPS6224829B2
JPS6224829B2 JP57054900A JP5490082A JPS6224829B2 JP S6224829 B2 JPS6224829 B2 JP S6224829B2 JP 57054900 A JP57054900 A JP 57054900A JP 5490082 A JP5490082 A JP 5490082A JP S6224829 B2 JPS6224829 B2 JP S6224829B2
Authority
JP
Japan
Prior art keywords
block
transmission
reception
holding means
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57054900A
Other languages
Japanese (ja)
Other versions
JPS58172731A (en
Inventor
Masahiro Tada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP57054900A priority Critical patent/JPS58172731A/en
Publication of JPS58172731A publication Critical patent/JPS58172731A/en
Publication of JPS6224829B2 publication Critical patent/JPS6224829B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/48Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806Task transfer initiation or dispatching
    • G06F9/4812Task transfer initiation or dispatching by interrupt, e.g. masked

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Communication Control (AREA)

Description

【発明の詳細な説明】 本発明はデータ伝送システムに関し、特に、ソ
フトウエアの取扱い単位となる一塊のデータを少
なくとも1個のブロツクに分割し該ブロツクを連
鎖して送受信するデータ伝送システムに関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a data transmission system, and more particularly to a data transmission system in which a block of data, which is a handling unit of software, is divided into at least one block and the blocks are transmitted and received in a chain.

情報処理分野における昨今の分散処理の進展に
伴い、フアイル転送やイメージ情報の転送が行な
われる局面が多くなつてきている。このような場
合にはソフトウエアが取り扱うデータの長さはハ
ードウエアが取り扱うデータの長さより長いこと
が多く、ソフトウエアが取り扱うデータを分割
(分割単位をブロツクという)してハードウエア
にわたす必要がある。
With the recent progress in distributed processing in the information processing field, situations in which file transfers and image information are transferred are increasing. In such cases, the length of the data handled by the software is often longer than the length of the data handled by the hardware, so it is necessary to divide the data handled by the software into pieces (divided units are called blocks) and pass them to the hardware. be.

従来のこの種のデータ伝送システムは、ブロツ
クを正常に送信し終えるたびに歩進するレジスタ
を備え、送信対象の各ブロツクに該レジスタの内
容を送信順番号として付加して送信し、受信側で
はこの送信順番号に基づいて各ブロツクの受信順
の正当性を検査することにより正常受信の確認を
行なつてソフトウエアにその旨の報告をするとと
もに肯定応答を返信し、送信側はこの肯定応答を
受けとると正常送信が行なわれたとしてソフトウ
エアにその旨の報告をしている。
Conventional data transmission systems of this type include a register that increments each time a block is successfully transmitted, and the contents of the register are added to each block to be transmitted as a transmission sequence number before being transmitted. By checking the validity of the reception order of each block based on this transmission order number, normal reception is confirmed, a report to that effect is sent to the software, and an acknowledgment is returned, and the sending side receives this acknowledgment. When this message is received, it is assumed that the transmission was successful and a report to that effect is sent to the software.

このような従来構成においては、ブロツクがデ
ータのうちの開始ブロツク、中間ブロツクおよび
終了ブロツクのいずれに該当するものなのかを表
示する手段がないため、正常送・受信の確認がと
れるとブロツク単位にソフトウエアにその旨を報
告しなくてはならず、ソフトウエアへの割り込み
回数が多くなるという欠点がある。
In such conventional configurations, there is no way to display whether a block corresponds to a start block, intermediate block, or end block of data, so once normal transmission/reception is confirmed, the block is This has the disadvantage that the software must be notified of this, which increases the number of interruptions to the software.

本発明の目的はソフトウエアへの割込み回数を
減少させるデータ伝送システムを提供することに
ある。
An object of the present invention is to provide a data transmission system that reduces the number of interruptions to software.

本発明のシステムは、ソフトウエアの取扱い単
位となる一塊のデータを少なくとも1個のブロツ
クに分割し該ブロツクを連鎖して送・受信するデ
ータ伝送システムにおいて、 送信される前記ブロツクごとに該ブロツクが独
立ブロツク、開始ブロツク、中間ブロツク又は終
了ブロツクのうちのいずれであるかの種別表示を
付加するブロツク種別付加手段と、 前記独立ブロツク又は前記終了ブロツクが正常
に前記送信される度に歩進する第1送信順保持手
段と、 前記開始ブロツクが正常に前記送信される度に
第1送信順保持手段の内容より1つ大きい値を保
持し、又中間ブロツクが正常に前記送信される度
に歩進する第2送信順保持手段と、 前記独立ブロツクもしくは前記終了ブロツクを
正常に受信する度に歩進する第1受信順保持手段
と、 前記開始ブロツク又は前記起動ブロツクを正常
に受信すると前記第1受信順保持手段の内容より
1つ大きい値を保持し、又前記中間ブロツクもし
くは前記終了ブロツクを正常に受信する度に歩進
する第2受信順保持手段と、 前記種別表示に応じて前記第1送信順保持手段
又は前記第2送信順保持手段の内容が設定された
送信順番号を前記種別表示に応じて前記第1受信
順保持手段又は前記第2受信順保持手段と比較す
る比較手段 とを設け、正常な前記送・受信のソフトウエアへ
の報告は前記独立ブロツク又は前記終了ブロツク
のときのみ行うようにしたことを特徴とする。
The system of the present invention is a data transmission system in which a block of data, which is a handling unit of software, is divided into at least one block and the blocks are transmitted and received in a chain. block type adding means for adding a type indication of whether the block is an independent block, a start block, an intermediate block, or an end block; and a block type adding means that increments each time the independent block or the end block is normally transmitted. 1 transmission order holding means; holding a value one larger than the contents of the first transmission order holding means each time the start block is normally transmitted; and incrementing the value each time an intermediate block is normally transmitted; a second transmission order holding means that increments each time the independent block or the end block is normally received; and a first reception order holding means that increments each time the independent block or the end block is normally received; a second reception order holding means that holds a value one larger than the content of the order holding means and increments each time the intermediate block or the end block is normally received; and the first transmission according to the type indication. and comparison means for comparing the transmission order number in which the content of the order holding means or the second transmission order holding means is set with the first reception order holding means or the second reception order holding means according to the type display. The present invention is characterized in that the normal transmission/reception is reported to the software only at the independent block or the end block.

次に本発明について図面を参照して詳細に説明
する。
Next, the present invention will be explained in detail with reference to the drawings.

第1図を参照すると、本実施例は送信バツフア
1、フラグ回路2、アドレス回路3、制御ビツト
回路4、第1送信レジスタ5、第2送信レジスタ
6、セレクタ7、送信制御回路8、回線9、受信
バツフア11、比較器12、ゲート13、受信制
御回路14、第1受信レジスタ15および第2受
信レジスタ16で構成されているデータ伝送シス
テムである。
Referring to FIG. 1, this embodiment includes a transmission buffer 1, a flag circuit 2, an address circuit 3, a control bit circuit 4, a first transmission register 5, a second transmission register 6, a selector 7, a transmission control circuit 8, and a line 9. , a reception buffer 11, a comparator 12, a gate 13, a reception control circuit 14, a first reception register 15, and a second reception register 16.

送信すべきデータはメモリ(図示せず)から
4KB単位に分割されて送信バツフア1に移送され
てブロツクの情報部を構成する。ブロツクには、
固定ビツトシーケンスによりブロツクの開始およ
び終了を表示するためのフラグシーケンス部、送
信先のアドレスを表示するアドレス部および制御
部がそれぞれフラグ回路2、アドレス回路3およ
び制御ビツト回路4により付加される。
Data to be sent is from memory (not shown)
The data is divided into 4KB units and transferred to the transmission buffer 1 to form the information part of the block. In the block,
A flag sequence section for indicating the start and end of a block using a fixed bit sequence, an address section for indicating the destination address, and a control section are added by a flag circuit 2, an address circuit 3, and a control bit circuit 4, respectively.

制御部はブロツクの種別と送信順番号を表示す
るビツトで構成される。ブロツクの種別とは送信
バツフア1に入力したデータの長さが4KB以下で
1ブロツク(独立ブロツク)構成にできるか、ま
たは4KBより長くて複数個の連鎖したブロツク
(連鎖ブロツク)構成になり、そのブロツクが連
鎖ブロツクのうちの開始ブロツク、中間ブロツク
および終了ブロツクのいずれに該当するかの区分
を指す。独立ブロツクおよび開始ブロツクの送信
順番号は第1送信レジスタ5、中間ブロツクおよ
び終了ブロツクの送信順番号は第2送信レジスタ
6によりそれぞれ付番される。
The control section consists of bits that display the block type and transmission order number. The type of block is whether the length of the data input to transmission buffer 1 is 4 KB or less and can be configured as one block (independent block), or it is longer than 4 KB and can be configured as multiple chained blocks (chained blocks). This indicates whether a block corresponds to a start block, an intermediate block, or an end block in a chain of blocks. The transmission sequence numbers of the independent block and the start block are assigned by the first transmission register 5, and the transmission sequence numbers of the intermediate block and the end block are assigned by the second transmission register 6, respectively.

各ブロツクはフラグシーケンス部、アドレス
部、制御部、情報部、フラグシーケンス部の順序
にセレクタ7によりビツト直列化され、回線9を
介して送信されていくが、送信制御回路8はブロ
ツクを構成するこれら各部のビツトから検査ビツ
トパターンを生成し、これをブロツク検査シーケ
ンス部としてブロツクに付加して送信することが
多い。
The bits of each block are serialized by the selector 7 in the order of the flag sequence section, address section, control section, information section, and flag sequence section, and are transmitted via the line 9, but the transmission control circuit 8 constitutes the block. A test bit pattern is generated from the bits of each of these parts, and this is often added to a block as a block test sequence part and transmitted.

回線9を介して送信されたブロツクは、アドレ
ス部により指定されたデータステーシヨンに受信
される。第1図は図面の繁雑化を避けるため、送
信側のデータステーシヨンと受信側のデータステ
ーシヨンとを1個づつしか示していないが、現実
には1個のマスタステーシヨンと複数個のスレー
ブステーシヨン間で回線を介してデータ伝送が可
能なように接続される。
Blocks sent via line 9 are received at the data station designated by the address field. In order to avoid complicating the drawing, Figure 1 shows only one data station on the transmitting side and one data station on the receiving side, but in reality, a line is connected between one master station and multiple slave stations. connected to enable data transmission.

受信されたブロツクのうちの情報部はゲート1
3により受信バツフア11、送信順番号は比較器
12、フラグシーケンス部、ブロツクの種別およ
びブロツク検査シーケンス部は受信制御回路14
にそれぞれ振り分けて入力される。比較器12に
入力した送信順番号は、受信制御回路14の制御
を受ける第1受信レジスタ15または第2受信レ
ジスタ16の内容と比較され、送信順番号が正常
か否かの確認(受信確認)がされ、その結果に応
答して、受信バツフア11に入力されているブロ
ツクはビツト並列でメモリへ移送される。また、
上記正常受信確認の結果は受信制御回路14から
送信制御回路8へ応答信号として返送される。な
お、第1送信レジスタ5と第1受信レジスタ15
の内容はデータ伝送の開始にあたり、同じ値に予
め初期化されている。
The information part of the received block is gate 1.
3, the reception buffer 11, the transmission order number is determined by the comparator 12, the flag sequence section, the block type and the block inspection sequence section are determined by the reception control circuit 14.
The information is distributed and input to each. The transmission order number input to the comparator 12 is compared with the contents of the first reception register 15 or the second reception register 16 controlled by the reception control circuit 14 to confirm whether the transmission order number is normal or not (reception confirmation). In response to the result, the block input to receive buffer 11 is transferred bit-by-bit to memory. Also,
The result of the normal reception confirmation is sent back from the reception control circuit 14 to the transmission control circuit 8 as a response signal. Note that the first transmitting register 5 and the first receiving register 15
The contents of are initialized to the same value at the start of data transmission.

第2A図と第2B図とは送信制御回路8におけ
る主として送信順番号の付番動作、第3図は受信
制御回路14における主として正常受信確認動作
をそれぞれ説明するための流れ図である。
2A and 2B are flowcharts mainly for explaining the operation of assigning a transmission sequence number in the transmission control circuit 8, and FIG. 3 is a flowchart mainly for explaining the normal reception confirmation operation in the reception control circuit 14.

まず、第2A図において送信すべきデータがブ
ロツク単位である4KB以内の長さか否かがステツ
プ(以下Kと書く)アで調べられる。4KB以内、
すなわち独立ブロツクであればブロツク種別を表
示するためのビツトBとビツトEとを「1」に
し、かつ第1送信レジスタ5の内容S2を送信順
番号N(S)として(Kイ)、全送信データの送
信が行なわれる。送信バツフア1から送信された
ブロツクに対して、受信側からの肯定応答受信
(Kウ、第3図Kトに対応)、すなわち、正常受信
確認の応答を受信すると、第1送信レジスタ5の
内容S2を1つ増数(Kエ)し、ソフトウエアに
正常終了を通知(Kオ)して終了する。Kウにお
いて、肯定応答を受信せず順序異常応答受信(K
カ、第3図Kノに対応)をすると、ソフトウエア
に異常終了を通知(Kコ)して終了する。また、
Kカにおいて、順序異常応答受信もなければ、規
定のリトライ回数の範囲内で再送信が繰り返され
る。
First, in FIG. 2A, it is checked in a step (hereinafter referred to as K) whether the data to be transmitted has a length within 4 KB, which is a block unit. Within 4KB,
In other words, if it is an independent block, bits B and E for indicating the block type are set to "1", and the content S2 of the first transmission register 5 is set as the transmission order number N(S) (Ki), and all transmissions are performed. Data transmission takes place. When a positive response is received from the receiving side (K, corresponding to K in Figure 3), that is, a normal reception confirmation response is received in response to the block transmitted from the transmitting buffer 1, the contents of the first transmitting register 5 are changed. S2 is incremented by one (Ke), the software is notified of normal termination (Ko), and the process ends. In K-u, an out-of-order response was received without receiving an acknowledgment (K
(corresponding to Fig. 3), the software is notified of abnormal termination (K) and ends. Also,
In case K does not receive an out-of-order response, retransmission is repeated within the specified number of retries.

Kアにおいて、送信データ長が4KBを超える場
合には、ビツトBを「1」、ビツトEを「0」に
し、かつ第1送信レジスタ5の内容S2を送信順
番号N(S)として(Kキ)、分割された最初の
4KB(開始ブロツク)の送信が行なわれる。この
ブロツクに対して肯定応答受信がある(Kク)
と、第1送信レジスタの内容S2に「1」を加え
た数を第2送信レジスタの内容S3とし(K
ケ)、残りの送信データがなお4KBより大きいか
否かを調べる(Kサ)。Kクにおいて肯定応答受
信がない場合の動作は前述のKカと同様である。
In KA, if the transmission data length exceeds 4KB, bit B is set to "1", bit E is set to "0", and the content S2 of the first transmission register 5 is set as the transmission sequence number N(S) (K g), the first divided
4KB (starting block) is sent. Acknowledgment received for this block (K block)
and the number obtained by adding "1" to the content S2 of the first transmission register is the content S3 of the second transmission register (K
i) Check whether the remaining transmission data is still larger than 4KB (Ksa). The operation when no acknowledgment is received in the K unit is the same as in the K unit described above.

Kサにおいて、残りの送信データが4KBより大
きいことがわかると、ビツトBとビツトEとを
「0」、すなわち、中間ブロツクの表示をし、かつ
第2送信レジスタ6の内容S3を送信順番号N
(S)として(Kシ)、4KBの送信を行なう。この
送信に対して肯定応答受信があると(Kス)、第
2送信レジスタ6の内容S3を1つ増数して(K
セ)、再び残りの送信データが4KBより大きいか
否かを調べ(Kサ)、もし4KBより大きければ上
述の動作を繰り返す。なお、Kスにおいて肯定応
答受信がないときの動作は前述のKカと同様であ
る。
When the K server finds that the remaining transmission data is larger than 4KB, it sets bits B and E to "0", that is, indicates an intermediate block, and sets the content S3 of the second transmission register 6 to the transmission order number. N
As (S) (Kshi), 4KB is transmitted. When an acknowledgment is received for this transmission (K), the content S3 of the second transmission register 6 is incremented by one (K
C), it is checked again whether the remaining transmission data is larger than 4 KB (K S), and if it is larger than 4 KB, the above-mentioned operation is repeated. Note that the operation when no acknowledgment is received in K is the same as in the above-mentioned K.

Kサにおいて、残りの送信データが4KB以下に
なつたことがわかると、ビツトBを「0」、ビツ
トEを「1」、すなわち、終了ブロツクの表示を
し、かつ第2送信レジスタ6の内容S3を送信順
番号N(S)として(Kソ)、残り全ての送信デ
ータを送信する。この送信に対して肯定応答受信
があると(Kタ)、第1送信レジスタ5の内容S
2を1つ増数し(Kエ)、ソフトウエアに正常終
了を通知して(Kオ)、終了する。Kタにおいて
肯定応答受信がない場合の動作は前述のKカと同
様である。
When the K server finds that the remaining transmission data is 4 KB or less, it sets bit B to ``0'' and bit E to ``1,'' indicating that the block is finished, and the contents of the second transmission register 6. S3 is set as the transmission order number N(S) (Kso), and all remaining transmission data is transmitted. When an acknowledgment is received for this transmission (Kta), the contents of the first transmission register 5 S
2 is incremented by one (Ke), the software is notified of normal termination (Ko), and the process ends. The operation when no acknowledgment is received in K-ta is the same as in K-ta described above.

次に、第3図に基づき受信制御回路14の動作
を説明する。まず、Kチにおいて、開始ブロツク
受信済フリツプフロツプ(リセツト状態に初期化
されている)がセツトになつているか否か調べ
る。当初は当然リセツトであるため、受信ブロツ
クは独立ブロツクまたは開始ブロツクであるかが
調べられる(Kツ)。
Next, the operation of the reception control circuit 14 will be explained based on FIG. First, in K-chi, it is checked whether the start block received flip-flop (which has been initialized to the reset state) is set. Since it is of course a reset at the beginning, it is checked whether the received block is an independent block or a starting block (K).

Kツにおいて独立ブロツクまたは開始ブロツク
であることがわかると、該ブロツクの送信順番号
N(S)と第1受信レジスタ15の内容R2とが
一致するか否かを調べ(Kテ)、一致すれば、正
常送信が行なわれたことが確認されたので、第1
受信レジスタ15の内容R2に「1」を加えた数
を第2受信レジスタ16の内容R3とし、かつ肯
定応答を送信する(Kト)。さらに、当該ブロツ
クは独立ブロツクか否かを調べ(Kナ)、独立ブ
ロツクであれば第1受信レジスタ15の内容R2
を1つ増数してソフトウエアに受信報告をして
(Kモ)終了する。Kナにおいて、独立ブロツク
でない、すなわち、開始ブロツクであることがわ
かると、開始ブロツク受信済フリツプフロツプを
セツトして(Kニ)、終了する。
When it is found that the block is an independent block or a start block, it is checked whether the transmission order number N(S) of the block matches the content R2 of the first receiving register 15 (K test), and if they match, it is checked. For example, since it was confirmed that the transmission was successful, the first
The number obtained by adding "1" to the content R2 of the receiving register 15 is set as the content R3 of the second receiving register 16, and an acknowledgment is transmitted (Kt). Furthermore, it is checked whether or not the block is an independent block (K), and if it is an independent block, the content R2 of the first receiving register 15 is checked.
Increment the number by one, report the reception to the software (K), and exit. If it is found at K-na that the block is not an independent block, that is, it is a start block, the start block received flip-flop is set (K2) and the process ends.

また、Kテにおいて、送信順番号N(S)と第
1受信レジスタ15の内容R2とが一致しなけれ
ば、さらにこの送信順番号N(S)は第1受信レ
ジスタ15の内容R2より1つ少ない数と一致す
るか否かを調べる(Kヌ)。そして、一致すれば
二重受信、すなわち、二回連続して同内容のブロ
ツクを受信したとして、肯定応答を送信する(K
ネ)。このケースは同一内容の独立ブロツクが二
回連続して受信された場合に限定される。Kヌに
おいて、一致しなければ、順序異常応答を送信し
て(Kノ)、終了する。
In addition, in Kte, if the transmission order number N(S) and the content R2 of the first reception register 15 do not match, this transmission order number N(S) is one more than the content R2 of the first reception register 15. Check whether it matches a smaller number (Knu). If they match, it is assumed that there is double reception, that is, the same block has been received twice in a row, and an acknowledgment is sent (K
Ne). This case is limited to cases where independent blocks with the same content are received twice in a row. If there is no match, an out-of-order response is sent (K) and the process ends.

Kツにおいて、当該ブロツクは独立ブロツクで
も開始ブロツクでもないことがわかると、終了ブ
ロツクであるか否かが調べられる(Kハ)。終了
ブロツクであることがわかると、送信順番号N
(S)は第2受信レジスタ16の内容R3より1
つ小さい数に等しいか否かを調べる(Kヒ)。も
し、等しければ二重受信したとして、肯定応答送
信し(Kネ)、終了するが、このケースは同一内
容の終了ブロツクが二回連続して受信された場合
に限定される。Kハにおいて終了ブロツクでな
い、すなわち、中間ブロツクであることがわかつ
たり、Kヒにおいて等しくないとわかると、順序
異常応答を送信して(Kノ)、終了する。
In step K, if it is found that the block is neither an independent block nor a start block, it is checked whether it is an end block (step K). When it is found that it is an end block, the transmission order number N
(S) is 1 from the content R3 of the second reception register 16
Check whether it is equal to the smaller number (Khi). If they are equal, it is assumed that double reception has occurred, an acknowledgment is sent (K), and the process ends; however, this case is limited to cases where the same end block is received twice in a row. If it is found that the block K is not the end block, that is, it is an intermediate block, or that the blocks are not equal in KH, an out-of-order response is sent (K) and the process ends.

Kチにおいて、開始ブロツク受信済フリツプフ
ロツプがセツト済であることがわかり、かつ開始
ブロツクか否かの調査(Kフ)の結果、開始ブロ
ツクであることがわかると、送信順番号N(S)
が第1受信レジスタ15の内容R2に等しければ
肯定応答送信して(Kネ)、終了する。Kヘにお
いて、等しくなかつたり、Kホにおいて独立ブロ
ツクであることがわかると順序異常応答を送信し
て(Kノ)して、終了する。Kホにおいて独立ブ
ロツクであるということは、連鎖ブロツクの中に
独立ブロツクが混入していることになる。
In Kchi, it is found that the flip-flop that has received the start block has been set, and as a result of checking whether it is a start block (Kf), it is found that it is a start block, the transmission order number N(S) is determined.
If it is equal to the content R2 of the first reception register 15, an acknowledgment is sent (K) and the process ends. If it is found that the blocks are not equal in K or that they are independent blocks in K, an out-of-order response is sent (K) and the process ends. The fact that K-ho is an independent block means that an independent block is mixed into the chained block.

Kホにおいて独立ブロツクでないことがわかる
と、送信順番号N(S)は第2受信レジスタ16
の内容R3と比較される(Kマ)。もし等しけれ
ば、正常受信の確認がとれたので、第2受信レジ
スタ16の内容R3を1つ増数し、かつ肯定応答
を送信する(Kミ)。そして、当該ブロツクが終
了ブロツクであることがわかると(Kム)、開始
ブロツク受信済フリツプフロツプをリセツトし
(Kメ)、かつ第1受信レジスタ15の内容R2を
1つ増数し、ソフトウエアに受信報告して(K
モ)、終了する。Kムにおいて、終了ブロツクで
ない、すなわち、中間ブロツクであることがわか
ると、そのまま終了する。また、Kマにおいて、
NOであれば、送信順番号N(S)は第2受信レ
ジスタ16の内容R3より1つ小さい数に等しい
か否かを調べ(Kヤ)、もし等しければ二重受信
したとして肯定応答送信し(Kネ)、反対に等し
くなければ順序異常応答を送信して(Kノ)、終
了する。
When it is determined that the block is not an independent block in K-ho, the transmission order number N(S) is stored in the second reception register 16.
is compared with the content R3 (Kma). If they are equal, normal reception has been confirmed, so the content R3 of the second reception register 16 is incremented by one, and an acknowledgment is sent (Kmi). When it is determined that the block in question is the end block (Km), the start block received flip-flop is reset (Km), the content R2 of the first receiving register 15 is incremented by one, and the software Report reception (K
M), end. In the K system, if it is found that the block is not the end block, that is, it is an intermediate block, the block ends immediately. Also, in Kma,
If NO, check whether the transmission order number N(S) is equal to a number one smaller than the content R3 of the second reception register 16 (Kya), and if they are equal, it is assumed that double reception has occurred and an acknowledgment is sent. (K), and if they are not equal, an out-of-order response is sent (K), and the process ends.

第4A図は、以上に説明した第2A図、第2B
図および第3図の流れ図をより具体的に説明する
ために想定した送信データの1つの事例であり、
第4B図は本送信データの伝送が行なわれたとき
の第1送信レジスタ5、第2送信レジスタ6、第
1受信レジスタ15、第2受信レジスタ16、開
始フレーム受信済フリツプフロツプおよび送信順
番号N(S)の変遷を示す。
Figure 4A represents Figures 2A and 2B explained above.
This is one example of transmission data assumed to more specifically explain the flowcharts in Figures and Figure 3.
FIG. 4B shows the first transmission register 5, second transmission register 6, first reception register 15, second reception register 16, start frame received flip-flop, and transmission order number N( This shows the evolution of S).

第4A図において、送信データFOは開始ブロ
ツク0、中間ブロツク1,2および終了ブロツク
3からなる連鎖ブロツク、送信データF1は独立
ブロツク、送信データF2,F3およびF4はそ
れぞれ開始ブロツク2,3,4、終了ブロツク
4,7,5、中間ブロツク3,4〜6を有する連
鎖ブロツクであり、送信データは第4A図の番号
順に発生するものとする。ソフトウエアは、たと
えば、送信データFOについては中間ブロツク
1,2および終了ブロツク3は認識しない。第4
B図において、タイミングTOは初期状態を示し
ており、タイミングT1〜T4,T5,T6〜T
8,T9〜13およびT14〜T15はそれぞれ
送信データFO,F1,F2,F3およびF4の
送・受信が行なわれたあとの状態をそれぞれ示し
ている。
In FIG. 4A, transmission data FO is a chain block consisting of a start block 0, intermediate blocks 1 and 2, and an end block 3, transmission data F1 is an independent block, and transmission data F2, F3, and F4 are start blocks 2, 3, and 4, respectively. , end blocks 4, 7, 5, and intermediate blocks 3, 4-6, and the transmitted data are generated in the numerical order shown in FIG. 4A. The software does not recognize, for example, intermediate blocks 1, 2 and end block 3 for the transmitted data FO. Fourth
In diagram B, timing TO indicates the initial state, and timings T1 to T4, T5, T6 to T
8, T9-13, and T14-T15 respectively indicate the states after transmission/reception of transmission data FO, F1, F2, F3, and F4, respectively.

本実施例の効果は、第4A図に示した送信デー
タ例から明らかのように送信順番号N(S)は開
始ブロツクおよび独立ブロツクにおいて連続番号
になつており、かつ一つの連鎖ブロツクのうちで
開始ブロツク、中間ブロツクおよび終了ブロツク
においても連続番号になつているため、ブロツク
種別表示に応答して1個の送信順番号をソフトウ
エアまたはハードウエアに切換えて管理すること
ができるようになり、送信順番号フイールドを1
個にできることである。
The effect of this embodiment is that, as is clear from the transmission data example shown in FIG. 4A, the transmission sequence number N(S) is a consecutive number in the start block and independent blocks, and in one chain block. Since the start block, intermediate block, and end block are also consecutively numbered, it is possible to switch and manage a single transmission sequence number by software or hardware in response to the block type display. Set the sequence number field to 1
This is something that can be done individually.

本実施例における第1送信レジスタ5、第2送
信レジスタ6、第1受信レジスタ15および第2
受信レジスタ16を、全てカウンタで置き換える
実施例は容易に実現できよう。
In this embodiment, the first transmitting register 5, the second transmitting register 6, the first receiving register 15, and the second
An embodiment in which all the receiving registers 16 are replaced with counters can be easily realized.

以上説明したように、本発明によれば、ブロツ
ク単位の正常送・受信確認がとれる度毎にソフト
ウエアに割り込んでその旨の報告をする代りに、
以上のような構成の採用により、連鎖ブロツクの
終了ブロツクまたは独立ブロツクについての正常
送・受信確認がとれたときのみソフトウエアに正
常終了の報告をすればよいことになるため、ソフ
トウエア割込み回数を減少させることができる。
As explained above, according to the present invention, instead of interrupting the software and reporting to that effect every time the normal transmission/reception of a block is confirmed,
By adopting the above configuration, it is only necessary to report normal completion to the software when normal transmission/reception is confirmed for the end block of a chain block or an independent block, which reduces the number of software interrupts. can be reduced.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例を示し、第2A図、
第2B図、第3図、第4A図および第4B図は本
実施例を説明するための図を示す。 1……送信バツフア、2……フラグ回路、3…
…アドレス回路、4……制御ビツト回路、5……
第1送信レジスタ、6……第2送信レジスタ、7
……セレクタ、8……送信制御回路、9……回
線、11……受信バツフア、12……比較器、1
3……ゲート、14……受信制御回路、15……
第1受信レジスタ、16……第2受信レジスタ、
ア〜ヤ……ステツプ。
FIG. 1 shows an embodiment of the present invention, FIG. 2A,
FIGS. 2B, 3, 4A, and 4B are diagrams for explaining this embodiment. 1... Transmission buffer, 2... Flag circuit, 3...
...Address circuit, 4...Control bit circuit, 5...
First transmission register, 6...Second transmission register, 7
... Selector, 8 ... Transmission control circuit, 9 ... Line, 11 ... Reception buffer, 12 ... Comparator, 1
3...gate, 14...reception control circuit, 15...
1st reception register, 16... 2nd reception register,
Ahhh... step.

Claims (1)

【特許請求の範囲】 1 ソフトウエアの取扱い単位となる一塊のデー
タを少なくとも1個のブロツクに分割し該ブロツ
クを連鎖して送・受信するデータ送信システムに
おいて、 送信される前記ブロツクごとに該ブロツクが独
立ブロツク、開始ブロツク、中間ブロツク又は終
了ブロツクのうちのいずれであるかの種別表示を
付加するブロツク種別付加手段と、 前記独立ブロツク又は前記終了ブロツクが正常
に前記送信される度に歩進する第1送信順保持手
段と、 前記開始ブロツクが正常に前記送信される度に
第1送信順保持手段の内容より1つ大きい値を保
持し、又中間ブロツクが正常に前記送信される度
に歩進する第2送信順保持手段と、 前記独立ブロツクもしくは前記終了ブロツクを
正常に受信する度に歩進する第1受信順保持手段
と、 前記開始ブロツク又は前記起動ブロツクを正常
に受信すると前記第1受信順保持手段の内容より
1つ大きい値を保持し、又前記中間ブロツクもし
くは前記終了ブロツクを正常に受信する度に歩進
する第2受信順保持手段と、 前記種別表示に応じて前記第1送信順保持手段
又は前記第2送信順保持手段の内容が設定された
送信順番号を前記種別表示に応じて前記第1受信
順保持手段又は前記第2受信順保持手段と比較す
る比較手段 とを設け、正常な前記送・受信のソフトウエアへ
の報告は前記独立ブロツク又は前記終了ブロツク
のときにのみ行うようにしたことを特徴とするデ
ータ伝送システム。
[Scope of Claims] 1. In a data transmission system in which a block of data, which is a handling unit of software, is divided into at least one block and the blocks are transmitted and received in a chain, the block is block type adding means for adding a type indication indicating whether the block is an independent block, a start block, an intermediate block, or an end block; and increments each time the independent block or the end block is normally transmitted. a first transmission order holding means, each time the start block is normally transmitted, a value that is one larger than the content of the first transmission order holding means is stored; a second transmission order holding means that increments each time the independent block or the end block is normally received; and a first reception order holding means that increments each time the independent block or the end block is normally received; a second reception order holding means that holds a value one larger than the content of the reception order holding means and increments each time the intermediate block or the end block is normally received; Comparing means for comparing the transmission order number set with the contents of the transmission order holding means or the second transmission order holding means with the first reception order holding means or the second reception order holding means according to the type display. 3. A data transmission system, characterized in that the normal transmission/reception is reported to software only at the independent block or the termination block.
JP57054900A 1982-04-02 1982-04-02 Data transmission system Granted JPS58172731A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57054900A JPS58172731A (en) 1982-04-02 1982-04-02 Data transmission system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57054900A JPS58172731A (en) 1982-04-02 1982-04-02 Data transmission system

Publications (2)

Publication Number Publication Date
JPS58172731A JPS58172731A (en) 1983-10-11
JPS6224829B2 true JPS6224829B2 (en) 1987-05-30

Family

ID=12983473

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57054900A Granted JPS58172731A (en) 1982-04-02 1982-04-02 Data transmission system

Country Status (1)

Country Link
JP (1) JPS58172731A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63126337A (en) * 1986-11-17 1988-05-30 Sanyo Electric Co Ltd Communication processing system

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5424553A (en) * 1977-07-27 1979-02-23 Omron Tateisi Electronics Co Control system for data transfer

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5424553A (en) * 1977-07-27 1979-02-23 Omron Tateisi Electronics Co Control system for data transfer

Also Published As

Publication number Publication date
JPS58172731A (en) 1983-10-11

Similar Documents

Publication Publication Date Title
EP0372567B1 (en) Polling communication system with priority control
EP0116047B1 (en) Multiplexed first-in, first-out queues
US4430651A (en) Expandable and contractible local area network system
EP0074864B1 (en) System and method for name-lookup in a local area network data communication system
US4549292A (en) Method of efficiently and simultaneously transmitting both isochronous and nonisochronous data in a computer network
JPH0411057B2 (en)
JPH0832644A (en) Signal receiving device
US4901313A (en) A-point to multi-points communication system
WO1984002629A1 (en) Method and apparatus for bus contention resolution
KR0155368B1 (en) Ram based event counter method and apparatus
US6543014B1 (en) Data transmitting/receiving apparatus for executing data retransmission and parallel processor system
JPS63500764A (en) Packet-switched local circuitry with prioritized random partitioning and conflict detection
US4191941A (en) Switch matrix for data transfers
US4612541A (en) Data transmission system having high-speed transmission procedures
JPS6224829B2 (en)
US3761697A (en) Data processor interface
US4930103A (en) Data transmission method in a digital transmission network and apparatus for implimenting same
US3818450A (en) Control system of an electronic exchange and a common channel signal controller for an electronic exchange
EP0279627A2 (en) Communication apparatus
JP2804611B2 (en) Parallel competition control circuit
EP0075625B1 (en) Conversation bus for a data processing system
JPS63228855A (en) Communication controller
KR100267344B1 (en) Apparatus and method for collision protecting of transmitting data in hdlc bus structured switching system
JP2923992B2 (en) Access Channel Control Method for Demand Assignment Communication System
JP2541647B2 (en) Fault repair device and its data transfer method