JPS62248110A - Magnetic recording and reproducing device - Google Patents

Magnetic recording and reproducing device

Info

Publication number
JPS62248110A
JPS62248110A JP9188586A JP9188586A JPS62248110A JP S62248110 A JPS62248110 A JP S62248110A JP 9188586 A JP9188586 A JP 9188586A JP 9188586 A JP9188586 A JP 9188586A JP S62248110 A JPS62248110 A JP S62248110A
Authority
JP
Japan
Prior art keywords
signal
circuit
delay
amplitude
delay line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9188586A
Other languages
Japanese (ja)
Other versions
JPH0778848B2 (en
Inventor
Yasuhiko Atsumi
渥美 保彦
Fumishige Yatsugi
富美繁 矢次
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP9188586A priority Critical patent/JPH0778848B2/en
Publication of JPS62248110A publication Critical patent/JPS62248110A/en
Publication of JPH0778848B2 publication Critical patent/JPH0778848B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Digital Magnetic Recording (AREA)

Abstract

PURPOSE:To improve the amplitude frequency characteristic and the phase frequency characteristic of a reproduced waveform by setting a reflectance of a delay circuit at a non-matching terminal with respect to an input signal to one or below so as to compensate the phase distortion of a reproducing signal. CONSTITUTION:The reproducing signal 1 from a recording medium is inputted to a delay line 2 via a matching resistor 3 to obtain a waveform whose amplitude only is lowered to the signal 1. The reflectance of the reproduced waveform reaching the non-matching terminal of the delay line to be returned to the matching side is set to the unity or below. Further, the value of the matching resistor 3 is kept equal to the characteristic impedance of the delay line 2. After signals c, l among signals b, c, l are added at the matching terminal of the delay line 2, the amplitude is adjusted by an attenuator 6. Further, the result is subtracted from a signal (b) by a subtraction circuit 5 and the result rises and a sharp pulse (f) having a small trailing time is obtained.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は磁気記録再生装置に係り、特に回転ヘッド形デ
ィジタルオーディオテープレコーダに好適な再生波形等
化回路を有する磁気記録再生装置に1する。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a magnetic recording/reproducing apparatus, and particularly to a magnetic recording/reproducing apparatus having a reproduction waveform equalization circuit suitable for a rotary head type digital audio tape recorder.

(従来の技術) 従来磁気記録再生装置の波形等化回路については特公昭
54−3603号会報に記載されているように遅延線を
用いたトランスヴアーサルフィルタが多く用いられる。
(Prior Art) As for the waveform equalization circuit of conventional magnetic recording and reproducing apparatuses, a transversal filter using a delay line is often used as described in Japanese Patent Publication No. 3603/1983.

この公報に記載されている波形等化回路はトクンスヴア
ーサルフィルタに用いられる遅延線の数および、遅延線
の遅延時間を最小にして構成したものであり、回路規模
、および回路の低価格化の点で大変優れている。
The waveform equalization circuit described in this publication is configured by minimizing the number of delay lines and the delay time of the delay lines used in the Tokunsual filter, which reduces the circuit scale and the cost of the circuit. It is very good in this respect.

また、この例は記録媒体およびヘッドの周波数対位相の
関係(以下、位相周波数特性と呼ぶ)は(−jωτ で
表わされて直線的であり、再生波形の位相を変化させる
ことなく振幅強調だけを行いたい場合は最も適した回路
構成である。ここで、最大利得の得られる角周波数ω。
Furthermore, in this example, the relationship between the frequency and phase of the recording medium and the head (hereinafter referred to as the phase frequency characteristic) is expressed as If you want to do this, this is the most suitable circuit configuration. Here, the angular frequency ω that provides the maximum gain.

は遅延線の遅延時間をτとすると。Let the delay time of the delay line be τ.

ωo3π/τ となる。しかし、記録媒体およびヘッドの上記位相周波
数特性が非直線的な場合については配慮されていなかっ
た。
It becomes ωo3π/τ. However, no consideration has been given to the case where the phase frequency characteristics of the recording medium and the head are non-linear.

次に、該位相周波a特性が非直線的であり、再生波形が
位相歪を持つ場合については特開昭58−3117号会
報に記載されている。この公知例では再生パルスにおけ
る立上り部分だけを改善しようとするものであり、再生
パルスが立上りおよび立下りにおいて裾が広がっている
場合忙ついては配慮されていなかりた。
Next, the case where the phase frequency a characteristic is non-linear and the reproduced waveform has phase distortion is described in Japanese Patent Laid-Open No. 58-3117. This known example attempts to improve only the rising portion of the reproduction pulse, and does not take into account the situation where the reproduction pulse has a wide tail at the rising and falling edges.

(発明が解決しようとする問題点) 一般に回転ヘッド形磁気記録装置のように高周波再生信
号を取扱う装置においては回転ヘッドのインダクタ7ス
と再生前置増幅器の入力零tなどにより再生周波数特性
に共振を生じ、位相周波数特性は非直線的になる。この
ため、得られる再生波形は位相歪を持っており、特公昭
54−3603号会報に開示されている波形等化回路に
よれば、再生波形の振幅周波a特性は改善されるが、位
相歪は全く改善することがでI!Iないという問題があ
った。
(Problem to be solved by the invention) In general, in a device that handles high-frequency reproduction signals, such as a rotating head type magnetic recording device, resonance occurs in the reproduction frequency characteristics due to the inductor 7 of the rotating head and the input zero t of the reproduction preamplifier. , and the phase frequency characteristics become nonlinear. Therefore, the obtained reproduced waveform has phase distortion, and according to the waveform equalization circuit disclosed in the Bulletin of Japanese Patent Publication No. 54-3603, the amplitude-frequency a characteristic of the reproduced waveform is improved, but the phase distortion I can't improve at all! There was a problem that there was no I.

また、前記特開昭58−3117号公報に記載された装
置は、磁気記録再生装置の再生波形に位相歪がある場合
にその立ち上り部分だけを改善しようとするものであり
、再生波形の立上り、立下りの両方を補正するものでは
ないという問題があった。また、この従来装置は磁気記
憶装置が記録信号を読み出す速fJf:2つもち、波形
等化回路の振幅強調を行うべき中心角周波数が2つ必要
である場合については配慮されておらず、読み出し速度
が可変する磁気記録装置には適用できないという問題が
あった。
Furthermore, the device described in the above-mentioned Japanese Patent Application Laid-Open No. 58-3117 attempts to improve only the rising portion of the reproduced waveform of a magnetic recording/reproducing device when there is phase distortion. There is a problem in that it does not correct both of the falling edges. In addition, this conventional device has two speeds fJf at which the magnetic storage device reads recorded signals, and does not take into account the case where two central angular frequencies are required for amplitude emphasis of the waveform equalization circuit. There was a problem in that it could not be applied to magnetic recording devices with variable speeds.

本発明の第1の目的は、前記特公昭54−3603号会
報1e載の回路を応用して、再生波形の振幅周波数特性
だけでな(、位相周波数特性も改善することにある。
A first object of the present invention is to improve not only the amplitude frequency characteristics (but also the phase frequency characteristics) of the reproduced waveform by applying the circuit described in the aforementioned Japanese Patent Publication No. 54-3603 Bulletin 1e.

本発明の第2の目的は、磁気記録再生装置の再生波形の
立上り、立下りの両方を補正し1位相歪を完全に補正す
ると共に、2つ以上の読み出し速fを持つ磁気記憶!1
jIlに対応できるようにすることにある。
A second object of the present invention is to correct both the rise and fall of the reproduced waveform of a magnetic recording and reproducing device, completely correct one phase distortion, and to create a magnetic memory that has two or more read speeds f! 1
The aim is to be able to respond to jIl.

(問題点を解決するための手段) 前記第1の目的は、特公昭54−3.6039公報に記
載された回路で用いられている遅延線の非整合側端子を
抵抗で終端して、反射:481以下に設定することによ
り達成される。
(Means for Solving the Problem) The first object is to terminate the non-matching side terminal of the delay line used in the circuit described in Japanese Patent Publication No. 54-3.6039 with a resistor to prevent reflection. : This can be achieved by setting it to 481 or less.

また、前記第2の目的は、遅延線の遅延時間を磁気記録
装置の読み出し速度に応じて可変することにより達成さ
れる。
Further, the second object is achieved by varying the delay time of the delay line in accordance with the read speed of the magnetic recording device.

(作 用) 本発明は・遅延線の非整合側端子を抵抗で終端し、反射
率−v−1以下に設定しているので、1*遅延線の入力
側である整合側端子にフィードバックする信号の振幅8
該反射率に対応した値にIll!11でき、遅延線の入
力側の遅延のない信号と、振幅が調整された前記フィー
ドバックして来た遅延量2τの信号とを加算した信号か
ら遅延lτの信号を減算することにより、再生波形の振
幅周波数特性だけでなく1位相周波数特性も改善するこ
とができる。
(Function) The present invention terminates the non-matching side terminal of the delay line with a resistor and sets the reflectance to less than -v-1, so that feedback is provided to the matching side terminal which is the input side of the 1* delay line. Signal amplitude 8
Ill! to the value corresponding to the reflectance. 11, and by subtracting the signal with delay lτ from the signal obtained by adding the undelayed signal on the input side of the delay line and the feedback signal with delay amount 2τ whose amplitude has been adjusted, the reproduced waveform can be calculated. Not only the amplitude frequency characteristic but also the one-phase frequency characteristic can be improved.

また、2つ以上の遅延tzもつ遅延回路を、読み出し速
度に応じて選択することにより、上記のような特徴を有
する波形等化口@を2つ以上の読み出し速度をもつ磁気
記録再生装置に適用することができる。
Furthermore, by selecting a delay circuit having two or more delays tz according to the readout speed, the waveform equalization port with the above characteristics can be applied to a magnetic recording/reproducing device having two or more readout speeds. can do.

(実施例) 以下に1本発明を実施例によって説明する。第1図は本
発明の一実施例の回路構成図である。
(Example) The present invention will be explained below using an example. FIG. 1 is a circuit diagram of an embodiment of the present invention.

図において、1は記録媒体から得られた再生信号、2は
該再生信号lを1秒遅延するための遅延線、3は該遅延
線2の特性インピーダンスZo に等しいインピーダン
ス整合用の抵抗である。4は遅延線の非整合端子におけ
る反射率をg4I!II!するための反射率g*斃低抵
抗あり、その抵抗値は特性インピーダンス2゜の3〜5
倍程度にされている。
In the figure, 1 is a reproduction signal obtained from a recording medium, 2 is a delay line for delaying the reproduction signal l by 1 second, and 3 is an impedance matching resistor equal to the characteristic impedance Zo of the delay line 2. 4 is the reflectance at the unmatched terminal of the delay line g4I! II! There is a reflectance g * low resistance, the resistance value is 3 to 5 of the characteristic impedance 2°
It has been doubled.

また6は遅延線の整合側から得られた信号の振幅を調整
する減衰器、5は遅延線の整合側と非整合側の2つの端
子から得られた信号を減算する減算回路である。
Further, 6 is an attenuator that adjusts the amplitude of the signal obtained from the matching side of the delay line, and 5 is a subtraction circuit that subtracts the signals obtained from the two terminals on the matching side and the non-matching side of the delay line.

第2図は第1図の回路の各部における時間軸上の波形を
示したものであり、第1図中の波形を示す符号と同一の
符号が付されている。第2図中の時間間隔T秒は磁気記
録装置におけるパルス伝送間隔であり、遅延線2の遅延
時間T秒はほぼパルス伝送間隔T秒に等しくしである。
FIG. 2 shows waveforms on the time axis at various parts of the circuit of FIG. 1, and the same symbols as those indicating the waveforms in FIG. 1 are assigned. The time interval T seconds in FIG. 2 is the pulse transmission interval in the magnetic recording device, and the delay time T seconds of the delay line 2 is approximately equal to the pulse transmission interval T seconds.

次に、第1図の回路の詳細な動作について説明する。記
録媒体より得られた再生信号1は整合用抵抗38介して
遅延線に入力され、再生信号1に対して振幅だけが低下
した波形第2図c8得る。
Next, detailed operation of the circuit shown in FIG. 1 will be explained. The reproduced signal 1 obtained from the recording medium is inputted to the delay line via the matching resistor 38, and a waveform c8 in FIG. 2 is obtained in which only the amplitude is lower than that of the reproduced signal 1.

cのとcMKM2O3性インピーダンス+2゜。c and cMKM2O3 impedance +2°.

反射率調整抵抗4の抵抗値をR1遅延線2によって整合
端子から伝送された信号の電圧が反射率調整抵抗4に透
過して現われる割合を示す透過率mtは で表わされる。したがって非整合端子側に現われる信号
第2図すの振幅は第2図cK比べmt倍だけ大きいもの
となる。
The resistance value of the reflectance adjustment resistor 4 is expressed by the transmittance mt, which indicates the rate at which the voltage of the signal transmitted from the matching terminal by the R1 delay line 2 is transmitted through the reflectance adjustment resistor 4 and appears. Therefore, the amplitude of the signal shown in FIG. 2 appearing on the non-matching terminal side is mt times larger than cK in FIG.

さらに遅延線2の非整合端子に達した再生波形は整合側
へ再び波形が戻る割合を示す反射率をmrとすると、 
                         
 )を満たすような割合で反射して、再び遅延線2内を
伝送され整合端子に戻り、再生波形82τ秒遅延した波
形を得る。このとき整合用抵抗3の値は遅延線2の特性
インピーダンス2゜と等しくしであるため式(2)にお
いてmrは0となり整合端子において反射が生じて再び
非整合端子へ進む信号は生じない。
Furthermore, when the reproduced waveform that reaches the non-matching terminal of the delay line 2 has a reflectance indicating the rate at which the waveform returns to the matching side again, mr is expressed as follows.

), and is transmitted again through the delay line 2 and returned to the matching terminal, obtaining a reproduced waveform delayed by 82τ seconds. At this time, since the value of the matching resistor 3 is equal to the characteristic impedance 2° of the delay line 2, mr becomes 0 in equation (2), and no signal is generated that is reflected at the matching terminal and goes to the non-matching terminal again.

第2図d、@は整合端子に生じる、再生波形を2τ秒遅
延した波形を示したものであり、・は反射率mrを例え
ば0.6機11’にした場合であり、dは反射率調整抵
抗4を開放にしてmr=1とした場合を示す。
Figure 2 d and @ show the waveforms that are generated at the matching terminal and are delayed by 2τ seconds from the reproduced waveform, ・ is the case where the reflectance mr is set to, for example, 0.6x11', and d is the reflectance The case where the adjustment resistor 4 is left open and mr=1 is shown.

上記のようにして得た3つの信号第2図ble16の内
Cと・は遅延線2の整合端子において加算された後、減
衰器6によって振幅が調整される。
Of the three signals obtained as described above, ble16 in FIG. 2, C and .

さらに減算回路5によって第2図すと減算され第2図f
のように立上り、立下り時間の小さな鋭いパルスを得る
ことができる。
Furthermore, the subtraction circuit 5 subtracts the value shown in FIG.
You can get a sharp pulse with small rise and fall times like this.

ここで第2図中の時刻0を再生されたパルスの中心とす
ると、再生波形が第2図すのように位相歪を持ち1時刻
Tにおけろ振幅が時刻−Tにおける振幅より小さい場合
には、第2図eのように反射率mr81以下に設定する
。これによって再生信号を2τ秒遅延した信号第2図e
の振幅が、再生信号を遅延しない信号第2図Cの振幅よ
り小さくできる。したがって時刻TKおける振幅の減算
量が時刻−丁における振幅の減算量に比べ小さく設定で
きるので、減算回路5から出力される波形第2図fは時
間軸において左右対称となり、位相歪を含むことがない
If time 0 in Figure 2 is the center of the reproduced pulse, then if the reproduced waveform has phase distortion as shown in Figure 2 and the amplitude at time T is smaller than the amplitude at time -T, then is set to a reflectance mr of 81 or less as shown in FIG. 2e. As a result, the reproduced signal is delayed by 2τ seconds.
can be smaller than the amplitude of the signal C in FIG. 2 that does not delay the reproduced signal. Therefore, since the amount of amplitude subtraction at time TK can be set smaller than the amount of amplitude subtraction at time TK, the waveform shown in FIG. do not have.

一般に、記録媒体より得られた再生信号は第2図aに示
すようにパルス伝送間隔T秒に対してパルスの裾が広い
。このため、パルス同士が互いに干渉する。この干渉を
除くために再生信号を高域強調し・パルスの立上りおよ
び立下りを鋭くする必要がある。しかしながら、本!J
施例の波形等化回路によれば、再生信号を高域強調し第
2図fに示すような隣接するパルス伝送時刻において振
幅が零となるようなパルスを得ることができる〇また第
2)N fのように整形されたパルスから伝送されたデ
ータを誤りなく検出するためには、パルスの中心に対し
て時間軸において左右対称であることが必要である。し
かし、記録媒体から得られる再生波形は第2図aのよう
に位相歪を持つ場合が多くパルスは非対称になっている
。本実施例によれば第2図1のように位相歪を持ったパ
ルスモ高域強調するだけでなく、同時にパルスの非対称
性も改善することができる。
In general, a reproduced signal obtained from a recording medium has a wide pulse tail with respect to the pulse transmission interval T seconds, as shown in FIG. 2a. Therefore, the pulses interfere with each other. In order to remove this interference, it is necessary to emphasize the high frequencies of the reproduced signal and sharpen the rise and fall of the pulse. However, books! J
According to the waveform equalization circuit of the embodiment, it is possible to emphasize the high frequency range of the reproduced signal and obtain pulses whose amplitude becomes zero at adjacent pulse transmission times as shown in FIG. In order to detect data transmitted from a pulse shaped like N f without error, it is necessary to have left-right symmetry on the time axis with respect to the center of the pulse. However, the reproduced waveform obtained from the recording medium often has phase distortion as shown in FIG. 2a, and the pulses are asymmetrical. According to this embodiment, it is possible not only to emphasize the high frequency range of a pulse wave having phase distortion as shown in FIG. 2, but also to improve the asymmetry of the pulse at the same time.

次に1本実施例を回転ヘッド屋ディジタルオーディオテ
ープレコーダ(以下R−DAT)に応用した場合につい
て第3図を参照して説明する。第3図はR−DAT全体
の構成図である。
Next, a case where this embodiment is applied to a rotary head digital audio tape recorder (hereinafter referred to as R-DAT) will be described with reference to FIG. FIG. 3 is a block diagram of the entire R-DAT.

まずR−DATが記録状態にあるときにはオーディオ入
力端子7から入力されたオーディオ信号はA/Dコンバ
ータ8によってディジタルデータに変換される。次にデ
ィジクルデータは記録信号処理回路9によって記録フォ
ーマットに従った記録データに変換され、記録アンプ1
0によって増幅をうけ、回転ヘッド11によりて磁気テ
ープ上に記録される。
First, when the R-DAT is in a recording state, an audio signal input from the audio input terminal 7 is converted into digital data by the A/D converter 8. Next, the digital data is converted into recording data according to the recording format by the recording signal processing circuit 9, and the recording amplifier 1
The signal is amplified by 0 and recorded on the magnetic tape by the rotary head 11.

次に、R−DATが再生状態にあるときには、回転ヘッ
ド11は磁気テープ上を走査し記録データを読み出す。
Next, when the R-DAT is in the reproduction state, the rotary head 11 scans the magnetic tape and reads recorded data.

読み出されたデータは再生アンプ12によって増幅され
た後、波形等化回路13によりパルス同士の干渉が除か
れる。さらにデータ識別回路14によって読み出しデー
タ中のクロックが抽出され、データの10mと′1′が
判別される。さらにこの読み出しデータは再生信号処理
回路15に入力され誤りの検出、訂正が行われた後にD
/入コンバータ16により再びオーディオ信号となる。
After the read data is amplified by a reproducing amplifier 12, interference between pulses is removed by a waveform equalization circuit 13. Furthermore, the clock in the read data is extracted by the data identification circuit 14, and data 10m and '1' are discriminated. Furthermore, this read data is input to the reproduced signal processing circuit 15, and after error detection and correction are performed,
/input converter 16 converts the signal into an audio signal again.

本応用例の特徴は第3rIA中の波形等化回路13にあ
る。波形等化回路13は一般に磁気記録再生過11にお
いて生じる諸損失を回路的に補償する手段であり、その
周波数対位相特性は再生信号帯域の高域で上昇するよう
になっている。またコイルヘッドのような速度比例型ヘ
ッドの場合には、ξの波形等化回路13により、磁気記
録再生過程において生じる微分特性を打ち消すために積
分特性を持たせる必要がある。さらKR−DATのよう
に比較的高周波の再生信号を取り扱うシステムでは回転
ヘッド11と再生アンプ12によりピーキング特性を生
じ鳥く再生信号はその高域周波数において位相歪を含ん
でいる。したがって波形等化回路13にピーキング特性
と逆の周波数対位相特性を持たせ位相歪を打ち消す必要
もある。
The feature of this application example lies in the waveform equalization circuit 13 in the third rIA. The waveform equalization circuit 13 is generally a circuit-based means for compensating for various losses occurring in the magnetic recording/reproducing circuit 11, and its frequency versus phase characteristic increases in the high range of the reproduced signal band. Further, in the case of a velocity proportional head such as a coil head, it is necessary to provide an integral characteristic by the waveform equalization circuit 13 of ξ in order to cancel out the differential characteristic that occurs during the magnetic recording and reproducing process. Furthermore, in a system such as the KR-DAT that handles relatively high-frequency reproduction signals, the rotary head 11 and the reproduction amplifier 12 produce peaking characteristics, and the reproduction signal contains phase distortion at high frequencies. Therefore, it is necessary to provide the waveform equalization circuit 13 with a frequency versus phase characteristic opposite to the peaking characteristic to cancel out the phase distortion.

@4図は上記のような特徴を有する本R明の一実施例を
第3図中の波形等化回1!2)に採用した場合の具体的
回路図の一例である018はa織テープ。
@Figure 4 is an example of a specific circuit diagram when an embodiment of the present invention having the above-mentioned features is adopted for waveform equalization circuits 1 and 2) in Figure 3. 018 is an a-woven tape. .

19は回転ヘッド、20は回転トランス、2)は再生ア
ンプである。
19 is a rotating head, 20 is a rotating transformer, and 2) is a reproducing amplifier.

m織テープ18から回転ヘッド19により読み出された
再生信号は回転トランス20を介して再生アンプ2)九
入力される。次に、再生アンプ2)は再生信号を増幅し
波形等化回路に出力する。波形等化回路は22〜28で
構成されており、22は磁気記録再生過程で生じる微分
特性を打ち消すための積分回路、25は遅延時間がf秒
の遅延線。
A reproduction signal read out from the M-woven tape 18 by a rotary head 19 is inputted to a reproduction amplifier 2) via a rotary transformer 20. Next, the reproduction amplifier 2) amplifies the reproduction signal and outputs it to the waveform equalization circuit. The waveform equalization circuit is composed of 22 to 28, where 22 is an integrating circuit for canceling differential characteristics generated in the magnetic recording and reproducing process, and 25 is a delay line with a delay time of f seconds.

23は遅延線25の特性インピーダンスZoに等しい整
合用抵抗、24は減衰器、26は遅延線25の非整合反
射率を調整するための反射率調整抵抗。
23 is a matching resistor equal to the characteristic impedance Zo of the delay line 25, 24 is an attenuator, and 26 is a reflectance adjustment resistor for adjusting the mismatched reflectance of the delay line 25.

27は差動増@’6.28は波形等化回路の出力端子で
あるd 第4図の回路の動作について説明する。まず磁気テープ
18よに記員されている信号は回転へラド19から回転
トランス2G、再生アンプ2)によって読み出される。
27 is a differential amplifier @'6. 28 is an output terminal of the waveform equalization circuit d The operation of the circuit shown in FIG. 4 will be explained. First, the signals recorded on the magnetic tape 18 are read out from the rotary disk 19 by the rotary transformer 2G and the reproduction amplifier 2).

再生アンプ2)から出力された再生波形は積分回路22
に入力され、ll気記記録生過程で生じる微分特性が打
消される。次に再生波形は整合用抵抗23を介して遅延
線25に入力され、第2図のように入力信号を遅延しな
い波形Cと、入力信号を7秒遅延した波形す、および入
力信号を2を秒遅延した波形−を得る。
The reproducing waveform output from the reproducing amplifier 2) is sent to the integrating circuit 22.
, and the differential characteristics that occur during the memo recording process are canceled out. Next, the reproduced waveforms are input to the delay line 25 via the matching resistor 23, and as shown in FIG. Obtain a waveform delayed by seconds.

第4図において、第2図の波形に相轟する波形が得られ
る部分に第2図の波形を示す符号と同一の符号が付され
ている。このとき第4図の回路では第1図の回路のよう
な高域強調回路の前段に。
In FIG. 4, portions where waveforms that echo the waveforms in FIG. 2 are obtained are given the same reference numerals as those indicating the waveforms in FIG. 2. At this time, in the circuit of Fig. 4, it is placed before the high frequency emphasis circuit like the circuit of Fig. 1.

積分回路22を接続しているため若干再生波形が第2図
と異るが、第2図を用いて説明した過徨と全く同様に高
域強請が行われるため第2図を引用して説明する。
Since the integrating circuit 22 is connected, the reproduced waveform is slightly different from that shown in Figure 2, but the high-frequency extortion is performed in exactly the same way as the excursion explained using Figure 2, so the explanation will be given with reference to Figure 2. do.

入力を遅延しない波形Cと、2を秒遅延し且つ反射率1
11141抵抗26によって振幅が調整された波形・が
加算された波形を第4図のように遅延線25の整合亀子
から壜り出し、減衰3124によって波形Cと・の振幅
8#4整し、差動増幅器27の正相人力熾子に入力する
。−万人力信号を7秒遅延した信号すは遅延線25の非
整合端子から差動増幅1127の逆相入力端子に入力さ
れ、上記の波形C9・の加算信号との差分が差動増幅さ
れ出力端子28に第2図fのように高域強II8れ、且
つ位相歪が除かれた波形が出力される。
Waveform C without input delay, 2 seconds delay and reflectance 1
11141 The waveform whose amplitude has been adjusted by the resistor 26 and the added waveform is extracted from the matching grating of the delay line 25 as shown in FIG. The positive phase signal is input to the dynamic amplifier 27. - A signal obtained by delaying the universal signal by 7 seconds is input from the non-matching terminal of the delay line 25 to the negative phase input terminal of the differential amplifier 1127, and the difference between the above waveform C9 and the sum signal is differentially amplified and output. A waveform with a strong high frequency signal II8 and phase distortion removed is outputted to the terminal 28 as shown in FIG. 2f.

本応用例によれば非常K[単な回路構成によってR−D
ATの波形等化回路を**でき、4I&置の低コスト化
、波形等化回路の(l調性向上、#I!の簡単化を図る
ことができる。
According to this application example, the emergency K [R-D by a simple circuit configuration]
It is possible to improve the AT waveform equalization circuit, reduce the cost of 4I&, improve the tonality of the waveform equalization circuit, and simplify #I!.

なお本応用例では再生アンプ2)の直@vc積分回路2
2を接続し、その後段に高域強調回路23〜28を接続
する回路構成になっているが、再生アンプ2)の直後に
高域強1111回1123〜28を接続し、その6I段
に積分回路を接続する回路構成としてもよい。
In this application example, the direct @vc integrator circuit 2 of the reproduction amplifier 2)
2 is connected, and the high frequency emphasis circuits 23 to 28 are connected to the subsequent stage.However, the high frequency enhancement circuits 1111 times 1123 to 28 are connected immediately after the reproduction amplifier 2), and the integrating circuit is connected to the 6I stage. It may also be a circuit configuration in which circuits are connected.

また積分回路の構成は第4図のように差動増幅器の帰還
抵抗にコンデンサを並列接続する回路でなく、再生アン
プ2)の出力にコンデンサと抵抗による一次ローパスフ
イルタをm続し、その後段に緩衝増幅器を接続する回路
としてもよい。
In addition, the configuration of the integrating circuit is not a circuit in which a capacitor is connected in parallel to the feedback resistor of the differential amplifier as shown in Figure 4, but a primary low-pass filter consisting of a capacitor and a resistor is connected to the output of the regenerative amplifier 2), and the subsequent stage is It may also be a circuit to which a buffer amplifier is connected.

さらに第4図の回路のように積分回路22と高域強調回
路23〜28を分けるのではなく、1つの差動増幅器に
積分特性と高域強調特性を持たせてもよい。具体的な回
路としては第4図の回路において積分回路22は削除し
、再生アンプ2)の出力を直接整合用抵抗23に接続し
、差動増幅回路27の帰還抵抗に積分特性を持たせろた
めのコンデンサを並列に接続すればよい。
Furthermore, instead of separating the integrating circuit 22 and the high frequency emphasizing circuits 23 to 28 as in the circuit shown in FIG. 4, a single differential amplifier may have an integral characteristic and a high frequency emphasizing characteristic. Specifically, in the circuit shown in Fig. 4, the integrating circuit 22 is deleted, the output of the regenerative amplifier 2) is directly connected to the matching resistor 23, and the feedback resistor of the differential amplifier circuit 27 is given integral characteristics. It is sufficient to connect two capacitors in parallel.

また第4図の回路では遅延425によって得られた信号
の減算手段として差動増幅回路27を用いているが、遅
延線25の非整合端子で得られる信号を一旦反転増幅し
た優、遅延線25の整合端子から得られる信号と加算増
幅してもよい。また第4図の回路では遅延線25の整合
端子から得られる信号を差動増幅回路27の逆相入力端
子に入力し、非整合端子から得られる信号を正相入力端
子に入力しているが、これを入れ替えてもよい。
Further, in the circuit shown in FIG. 4, the differential amplifier circuit 27 is used as a subtraction means for the signal obtained by the delay line 25, but the delay line 25 It may be added and amplified with the signal obtained from the matching terminal of. Furthermore, in the circuit shown in FIG. 4, the signal obtained from the matching terminal of the delay line 25 is input to the negative phase input terminal of the differential amplifier circuit 27, and the signal obtained from the non-matching terminal is input to the positive phase input terminal. , you can replace this.

なお本応用例では積分回路22.および差動増幅回路2
7を演算増幅器で構成しであるが、トランジスタを組合
せても構成するこ2ができる。また反射率調整抵抗26
および減衰器24は固定抵抗であってもよい。
Note that in this application example, the integrating circuit 22. and differential amplifier circuit 2
7 is constructed from an operational amplifier, but it can also be constructed from a combination of transistors. Also, the reflectance adjustment resistor 26
And attenuator 24 may be a fixed resistor.

次に、本発明の第2実施例を第5図により説明する。こ
の実施例は磁気記憶装置が2つの読み出し速度をもつ場
合に適用して好適な波形等化回路を示す。すなわち、記
最媒体上でのパルス記鎌間隔が一定である七きは、読み
出し速1に応じて。
Next, a second embodiment of the present invention will be described with reference to FIG. This embodiment shows a waveform equalization circuit suitable for application when a magnetic storage device has two read speeds. That is, when the pulse recording interval on the recording medium is constant, it depends on the reading speed 1.

第2図中のパルス伝送間隔T秒は変化する。例えば1つ
の読み出し速度のときのパルス伝送間隔がT秒であり、
もう一つの績み出し速度のときに2T秒であるとする。
The pulse transmission interval T seconds in FIG. 2 varies. For example, the pulse transmission interval at one readout speed is T seconds,
Assume that the other starting speed is 2T seconds.

このとき第2図aのようにパルス伝送間隔に対して裾の
広がったパルスを第2図fのように立上り、立下り時間
が小さいパルスに等化するため、一つの読み出し速度の
ときに遅延線2の遅延時間をτ秒とし、もう一つの読み
出し速度のと舎に遅延時間を切替え2T秒とする。
At this time, as shown in Fig. 2 a, the pulse with a wide tail relative to the pulse transmission interval rises as shown in Fig. 2 f, and the fall time is equalized to a small pulse, so there is a delay at one readout speed. The delay time of line 2 is set to τ seconds, and the delay time is switched to another reading speed of 2T seconds.

これによって磁気記録装置の信号読み出し速度が変化し
、パルス伝送間隔が変化しても良好なパルスを得ること
ができ、確実にデータ検出を行うことができるようにし
たものである。
As a result, even if the signal reading speed of the magnetic recording device changes and the pulse transmission interval changes, good pulses can be obtained and data can be detected reliably.

第6図において%29は再生アンプ、47は積分回路、
30mおよび30bは整合用抵抗、 31m+31b、
31e、31dおよび31eは磁気記a装置の信号読み
出し速度がV、のときに短絡するスイッチングトランジ
スタ、32はLCローパスフィルタを用いた遅延線、3
3は減衰器、34.35は反射率調整抵抗、36は差動
増幅器、3フは波形等化回路の出力端子、46はスイッ
チングトランジスタ31&〜 31eの制御端子である
In Figure 6, %29 is a reproduction amplifier, 47 is an integration circuit,
30m and 30b are matching resistors, 31m+31b,
31e, 31d, and 31e are switching transistors that are short-circuited when the signal readout speed of the magnetic recording device is V; 32 is a delay line using an LC low-pass filter;
3 is an attenuator, 34.35 is a reflectance adjustment resistor, 36 is a differential amplifier, 3f is an output terminal of a waveform equalization circuit, and 46 is a control terminal of switching transistors 31&~31e.

第5図の波形等化回路を持つ磁気記鎌装置は比軟的遅い
読み出し速Wv、と速い読み出し速度v鵞の2つを待っ
ている。ここで、磁気テープ上の記録信号パルスの記鎌
間隔は一定であって、読み出し速ハv1のときのパルス
伝送時間間隔は比較的長い時間T1となり、読み出し速
度V、のときのパルス伝送時間間隔は翅い時間T、とな
る。第5図の回路の全体の構成としては2つの異なるパ
ルス伝送時間間隔に対応するために1つの遅延線32の
遅延時間をτ、およびτ寓に可変できるようにしている
。このためトランジスタスイッチ31b。
The magnetic recording device having the waveform equalization circuit shown in FIG. 5 has two requirements: a relatively slow read speed Wv and a relatively fast read speed V. Here, the recording interval of recording signal pulses on the magnetic tape is constant, the pulse transmission time interval when the read speed is V1 is a relatively long time T1, and the pulse transmission time interval when the read speed is V, is the wing time T. The overall configuration of the circuit shown in FIG. 5 is such that the delay time of one delay line 32 can be varied to .tau. and .tau. in order to correspond to two different pulse transmission time intervals. For this purpose, the transistor switch 31b.

31a、31dで切替回路を構成し、さらに遅延時間を
切替えたことによりて生じろ特性インピーダンスの変化
もトランジスタスイッチ 31m、31・により整合用
抵抗および反射率調整抵抗を切替えるようになっている
31a and 31d constitute a switching circuit, and the change in characteristic impedance caused by switching the delay time is also changed by transistor switches 31m and 31. The matching resistor and the reflectance adjusting resistor are switched.

次にこの回路の詳細な動作について説明する。Next, the detailed operation of this circuit will be explained.

まず磁気配録装置の信号の読み出し速度が比較的速いV
、のとき、再生アンプ29により得られた再生信号は積
分回路47に入力される。次に積分回路の出力は整合用
抵抗30mを介して遅延線32に入力される。ここで、
スイッチングトツンジスタ31m、31b、31c、3
1dおよび31・は全て開放状態になっており、遅延線
32の遅延時間τ8 K対する整合用抵抗の抵抗値は3
0&だけで決定されている。同様に遅延時間 τ意に対
する反射率v4!1抵抗の抵抗値は34だけで決定され
ている。さらに遅延線32はLC7次ローパスフィルタ
で構成したものを用いており、内蔵されているコンデン
サは一つ一つがその容量を2種類に可変できるようにな
っている。
First, the signal readout speed of the magnetic recording device is relatively fast.
, the reproduction signal obtained by the reproduction amplifier 29 is input to the integrating circuit 47. Next, the output of the integrating circuit is input to the delay line 32 via a matching resistor 30m. here,
Switching transistor 31m, 31b, 31c, 3
1d and 31. are all open, and the resistance value of the matching resistor for the delay time τ8K of the delay line 32 is 3.
It is determined only by 0&. Similarly, the resistance value of the reflectance v4!1 resistor with respect to the delay time τ is determined to be only 34. Furthermore, the delay line 32 is constructed of a seventh-order LC low-pass filter, and each of the built-in capacitors can have its capacity varied between two types.

いま、比較的短い遅延時間τ、が選択されたときはスイ
ッチングトランジスタ 31b x  31eおよび3
1dは開放状態にあるため遅延線32内のコ/デ/すの
容量が減少して遅延時間が短くなる。
Now, when a relatively short delay time τ is selected, the switching transistors 31b x 31e and 3
1d is in an open state, the capacity of the code/de/s in the delay line 32 is reduced, and the delay time is shortened.

遅延線32から得られる3つの信号、再生信号を遅延し
ない信号、を秒遅延した信号詔よび2r秒遅延した信号
は@4図と同様に差動増幅器36に入力され波形等化回
路の出力37にパルス伝送時間間隔T、に対して立上り
、立下り時間の小さい鋭いパルスを得る。
Three signals obtained from the delay line 32, a signal that does not delay the reproduced signal, a signal that is delayed by seconds, and a signal that is delayed by 2r seconds are input to the differential amplifier 36 as in Figure @4, and output 37 of the waveform equalization circuit. A sharp pulse with small rise and fall times is obtained with respect to the pulse transmission time interval T.

次に・磁気記録装置の読み出し連間が比較的遅いVlの
ときはスイッチングトランジスタ 31a+31b、3
1a、31dおよび31・ は全て短絡状態となり遅延
線32の遅延時間で、に対する整合用抵抗の抵抗値は3
0aおよび30bの並列合成値で決定される。同様に、
反射率g*低抵抗抵抗値は34および35の並列合成値
で決定される。
Next, when the readout period of the magnetic recording device is relatively slow Vl, the switching transistors 31a+31b, 3
1a, 31d, and 31. are all short-circuited, and the resistance value of the matching resistor is 3 at the delay time of the delay line 32.
It is determined by the parallel composite value of 0a and 30b. Similarly,
The reflectance g*low resistance resistance value is determined by the parallel composite value of 34 and 35.

また遅延線32内のコンデンサの容量値はスイッチング
トランジスタ31b、31aおよび31dが短絡状II
IIKあるため増加して遅延時間が比較的長い13秒と
なる。したがって、波形等化回路の出力端子37にはパ
ルス伝送間隔T、秒に対して立上り、!下り時間の小さ
い鋭いパルスを得ることができる。
Also, the capacitance value of the capacitor in the delay line 32 is such that the switching transistors 31b, 31a, and 31d are in a short-circuit state II.
Since there is IIK, the delay time increases to a relatively long 13 seconds. Therefore, the output terminal 37 of the waveform equalization circuit has a rising edge for the pulse transmission interval T, seconds, and ! A sharp pulse with a short fall time can be obtained.

一般に遅延線は非常に高価で、外形の大きいものである
が、本実施例を採用することにより1つの遅延線を用い
るだけで2つの異った読み出し速[を持つ磁気記録装置
に対応することができ1回路の低コスト化、省スペース
化を図ることができる。
Generally, delay lines are very expensive and have a large external size, but by employing this embodiment, it is possible to support magnetic recording devices with two different read speeds just by using one delay line. As a result, the cost and space of one circuit can be reduced.

次に1本発明の第3実施例として遅延線を2つ用いる場
合の回路を第6図により説明する。第6図において、3
8は再生アンプ、48は積分回路。
Next, a circuit in which two delay lines are used as a third embodiment of the present invention will be described with reference to FIG. In Figure 6, 3
8 is a reproducing amplifier, and 48 is an integrating circuit.

42m  は遅延時間が18秒の遅延線、42b は遅
延時間がτ1秒の遅延線、391は遅延線 42&の整
合用抵抗、39bは遅延線42bの整合用抵抗、また4
3mは遅延線42mの反射率調整抵抗。
42m is a delay line with a delay time of 18 seconds, 42b is a delay line with a delay time of τ 1 second, 391 is a matching resistor for delay line 42&, 39b is a matching resistor for delay line 42b, and 42b is a delay line with a delay time of τ1 seconds.
3m is the reflectance adjustment resistor of the 42m delay line.

および41mは振幅調整抵抗、43bは遅延線42b 
 の反射率調整抵抗、および41bは振幅調整抵抗、5
1は減衰器、44は差動増幅器、45は反転回路、40
&は遅嬌時間τ雪秒が選択されたときだけに開放となる
トランジスタスイッチ。
and 41m is an amplitude adjustment resistor, 43b is a delay line 42b
5 is a reflectance adjustment resistor, and 41b is an amplitude adjustment resistor.
1 is an attenuator, 44 is a differential amplifier, 45 is an inverting circuit, 40
& is a transistor switch that opens only when the delay time τ seconds is selected.

40b  は遅延時間70秒が選択されたときだけに開
放となるトランジスタスイッチ、49はトランジスタス
イッチ40m  、40bの制御端子である。
40b is a transistor switch that is opened only when a delay time of 70 seconds is selected, and 49 is a control terminal for transistor switches 40m and 40b.

次に、この回路の詳細な動作について説明する。Next, detailed operation of this circuit will be explained.

まず、磁気記鎌装置の信号読み出し速度が比較的速(・
V、のとき、再生アンプ38から得られた再生信号は積
分回路48に入力される。次に積分回路48の出力はス
イッチングトランジスタ 40mが開放、40bが短絡
状態にあるため、整合用抵抗39mを介して遅延線42
mに入力される。このとき・整合用抵抗 39bは積分
回路48の出力端子に対して接地されるが、積分回路4
8の出力抵抗は整合抵抗39m、39bK対して十分小
さくしであるため再生信号の振幅は低下しない。
First, the signal readout speed of the magnetic recording sickle device is relatively fast (・
When V, the reproduction signal obtained from the reproduction amplifier 38 is input to the integrating circuit 48. Next, since the switching transistor 40m is open and the switching transistor 40b is short-circuited, the output of the integrating circuit 48 is connected to the delay line 42 through the matching resistor 39m.
m is input. At this time, the matching resistor 39b is grounded to the output terminal of the integrating circuit 48;
Since the output resistance of No. 8 is sufficiently smaller than the matching resistances of 39m and 39bK, the amplitude of the reproduced signal does not decrease.

遅延線42mに入力された再生信号より、再生信号を遅
蔦しない信号と再生信号を2τ3秒遅延した信号とを加
算した信号を遅延線の整合端子に得、次にこの信号を振
幅調整抵抗41m を介して減衰器51に入力し、さら
に差動増幅器44の正相入力1子に入力する。このとき
、スイッチングトランジスタ 40bは短絡状態にある
ため、遅延線 42bのための振幅調整抵抗41bは減
衰器510入力端子に対して接地される。このため、振
幅調整抵抗41mおよび減衰器51は振幅調整抵抗41
b  が減衰器51に並列接続された状態を考慮して設
定しである。
From the reproduced signal input to the delay line 42m, a signal obtained by adding a signal that does not delay the reproduced signal and a signal that delays the reproduced signal by 2τ3 seconds is obtained at the matching terminal of the delay line, and then this signal is applied to the amplitude adjustment resistor 41m. The signal is inputted to the attenuator 51 via the . At this time, since the switching transistor 40b is in a short-circuited state, the amplitude adjustment resistor 41b for the delay line 42b is grounded to the attenuator 510 input terminal. Therefore, the amplitude adjustment resistor 41m and the attenuator 51
b is set in consideration of the state in which the attenuator 51 is connected in parallel.

一方、再生信号を12秒遅延した遅延線 42mの非整
合端子に得られる信号は反射率調整抵抗43m  を透
過して差動増幅器44の逆相入力端子に入力され、上記
の正相入力端子に入力された信号との差分が増幅される
。このとき差動増幅器44の正相増幅廖は遅延線の非整
合端子からの信号取り出し抵抗 52m、l52bの2
つの抵抗の並列合成値2帰還抵抗で決定されている。以
上のようにして出力端子50にパルス伝送時間間隔T8
秒に対して立上り、立下り時間の短い鋭いパルスを得る
ことができる。
On the other hand, the signal obtained at the non-matching terminal of the delay line 42m, which delays the reproduced signal by 12 seconds, passes through the reflectance adjustment resistor 43m and is input to the negative phase input terminal of the differential amplifier 44, and then to the positive phase input terminal mentioned above. The difference with the input signal is amplified. At this time, the positive phase amplification section of the differential amplifier 44 has a resistance of 52m and 2 of l52b for taking out the signal from the non-matching terminal of the delay line.
The parallel composite value of two resistors is determined by two feedback resistors. As described above, the pulse transmission time interval T8 is transmitted to the output terminal 50.
It is possible to obtain sharp pulses with short rise and fall times for seconds.

以上の説明と同様に、磁気記録装置の読み出し速1が比
較的遅いvlになると、スイッチングトランジスタ 4
0mは短絡、40b は開放状態となりて遅延線42b
側の回路が選択される。このため、積分回路48の出力
信号は整合用抵抗39b。
Similar to the above explanation, when the read speed 1 of the magnetic recording device becomes relatively slow vl, the switching transistor 4
0m is short circuit, 40b is open and delay line 42b
The side circuit is selected. Therefore, the output signal of the integrating circuit 48 is connected to the matching resistor 39b.

遅延線42b 、振幅調整抵抗41b  、減衰器51
および反射率調整抵抗43b を介して差動増幅器44
 K入力され・出力端子50にパルス伝送時間間隔T8
秒に対して立上り、立下り時間の短い鋭いパルスを得る
ことができる。
Delay line 42b, amplitude adjustment resistor 41b, attenuator 51
and a differential amplifier 44 via a reflectance adjustment resistor 43b.
K input and pulse transmission time interval T8 to output terminal 50
It is possible to obtain sharp pulses with short rise and fall times for seconds.

本実施例によれば、第5図において説明した実施例に比
べ、スイッチングトランジスタの数を低減することがで
きる。また2つの読み出し連間に対して専用の遅延線を
用いるので、それぞれに最適化を図ることが容易である
According to this embodiment, the number of switching transistors can be reduced compared to the embodiment described in FIG. Furthermore, since dedicated delay lines are used for the two readout stations, it is easy to optimize each of them.

なお第5図、第6図の2つの実施例において積分回路と
高域強調回路の順序は入れ替えてもよい。
Note that in the two embodiments shown in FIGS. 5 and 6, the order of the integrating circuit and the high frequency emphasizing circuit may be changed.

また差動増幅回路はトランジスタを組み合せて構成して
もよい。さらにスイッチングトランジスタは全て機械的
な開閉スイッチに置替てもよい。
Further, the differential amplifier circuit may be configured by combining transistors. Furthermore, all switching transistors may be replaced with mechanical open/close switches.

(発明の効果) 本発IjllKよれば、遅延線の反射率を抵抗1つを用
いて調整することにより、回転ヘッド製磁気記憶装置な
どで容易に発生する再生信号の位相歪を除(ことがで會
るので、*に位相歪除去回路を設ける必要がなくt装置
の低コスト化を図ることができる。また、反射を用いな
い遅嶌線を使用する3タツプ形トランスヴアーサルフイ
ルタにおいて同様の動作を行う場合に比べ、調整を著し
く簡単化することができるので装置の製作工数の低減詔
よび信頼性の向上を図ることができる。
(Effects of the Invention) According to the IjllK of the present invention, by adjusting the reflectance of the delay line using a single resistor, it is possible to eliminate the phase distortion of the reproduced signal that easily occurs in magnetic storage devices made of rotating heads. Therefore, there is no need to provide a phase distortion removal circuit at Since the adjustment can be significantly simplified compared to the case where the adjustment is performed manually, it is possible to reduce the number of manufacturing steps and improve the reliability of the device.

さらに、最も少ない遅延線および差動増幅器の数で2つ
の磁気記a装置の読み出し連間に対応することができる
ので1回路コストの低減および回路の信頼性向上を図る
ことができる。
Furthermore, since it is possible to correspond to the reading stations of two magnetic recording devices with the smallest number of delay lines and differential amplifiers, it is possible to reduce the cost of one circuit and improve the reliability of the circuit.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の第1実l1lf1の回路構成図、第2
図は第1図の主要部の信号の時間軸波形を示す図、第3
図は前記第1夷織例の回路が適用される回転ヘッド形デ
ィジタルオーデ゛イオテープレコーダのブロック図、第
4図は前記第1実施例の一具体例を示す回路図、第5図
詔よび第6図は、それぞれ本発明の第2.第3夾施例を
示す回路図である。 l・・・再生信号、 2・・・遅延線、 3・・・整合
用抵抗% 4・・・反射率調整抵抗、 5・・・減算回
路、6・・・減衰器、 32・・・遅延線、  31a
〜31e。 40m、40b・・・遅延時間を切替えるためのスイッ
チングトランジスタ
FIG. 1 is a circuit configuration diagram of the first embodiment l1lf1 of the present invention, and the second
The figure shows the time axis waveform of the main part of the signal in Figure 1, and
The figure is a block diagram of a rotary head type digital audio tape recorder to which the circuit of the first embodiment is applied, FIG. 4 is a circuit diagram showing a specific example of the first embodiment, and FIG. FIG. 6 shows the second embodiment of the present invention. FIG. 7 is a circuit diagram showing a third example. l...Reproduction signal, 2...Delay line, 3...Resistance for matching %4...Reflectance adjustment resistor, 5...Subtraction circuit, 6...Attenuator, 32...Delay line, 31a
~31e. 40m, 40b...Switching transistor for switching delay time

Claims (2)

【特許請求の範囲】[Claims] (1)記録媒体上に記録される信号の振幅が周波数の上
昇に伴って減少するのを補償する波形等化手段として、
入力端子のみをインピーダンス整合して接続した遅延時
間がτ秒の遅延回路と、該遅延回路の入力信号と入力信
号から2τ秒遅延した信号とを加算した信号を振幅調整
する減衰回路と、該遅延回路によって入力信号からτ秒
遅延した信号と前記減衰回路より得られた信号とを減算
する回路をもち、振幅強調を行う中心角周波数ω_0を
ω_0=π/τとするような波形等化回路を備えた磁気
記録再生装置において、上記遅延回路の非整合端子での
反射率を1以下の値に設定する手段を設け、該設定手段
により信号振幅の補償に合せて再生信号に含まれる位相
歪の補償を行うようにしたことを特徴とする磁気記録再
生装置。
(1) As a waveform equalization means that compensates for the decrease in the amplitude of the signal recorded on the recording medium as the frequency increases,
A delay circuit with a delay time of τ seconds in which only the input terminals are connected with impedance matching, an attenuation circuit that adjusts the amplitude of a signal obtained by adding the input signal of the delay circuit and a signal delayed by 2τ seconds from the input signal, and the delay circuit. A waveform equalization circuit has a circuit that subtracts a signal delayed by τ seconds from the input signal and a signal obtained from the attenuation circuit, and sets the center angular frequency ω_0 for amplitude emphasis to ω_0=π/τ. In the magnetic recording and reproducing apparatus, a means is provided for setting the reflectance at the non-matching terminal of the delay circuit to a value of 1 or less, and the setting means adjusts the phase distortion contained in the reproduced signal in accordance with the signal amplitude compensation. A magnetic recording/reproducing device characterized by performing compensation.
(2)記録媒体から記録信号を読み出すときに、少くと
も2つの速度V_1およびV_2の速度をもち、記録媒
体上に記録される信号の振幅が周波数の上昇に伴って減
少するのを補償する波形等化手段として、入力端子のみ
をインピーダンス整合して接続した遅延時間がτ秒の遅
延回路と、該遅延回路の入力信号と入力信号から2τ秒
遅延した信号とを加算した信号を振幅調整する減衰回路
と、該遅延回路によって入力信号からτ秒遅延した信号
と前記減衰回路より得られた信号とを減算する回路をも
つ磁気記録再生装置において、前記波形等化回路の振幅
強調を行う中心角周波数ω_0を前記読み出し速度V_
1のときにω_0_1、該読み出し速度V_2のときに
ω_0_2とした場合に、遅延時間τがτ_2=π/ω
_0_1およびτ_2=π/ω_0_2のような関係を
満す複数の遅延量をもつ遅延回路と、前記複数の遅延量
のいずれかを選択する切替回路を設け、振幅強調を行う
中心角周波数を前記読み出し速度に応じてω_0_1お
よびω_0_2等に切替えるようにしたことを特徴とす
る磁気記録再生装置。
(2) When reading a recorded signal from a recording medium, a waveform that has at least two speeds V_1 and V_2 and compensates for the decrease in the amplitude of the signal recorded on the recording medium as the frequency increases As an equalization means, there is a delay circuit with a delay time of τ seconds in which only the input terminal is connected with impedance matching, and an attenuation that adjusts the amplitude of the signal obtained by adding the input signal of the delay circuit and the signal delayed by 2τ seconds from the input signal. a central angular frequency for amplitude enhancement of the waveform equalization circuit in a magnetic recording and reproducing apparatus having a circuit for subtracting a signal obtained from the attenuation circuit and a signal delayed by the input signal by the delay circuit by τ seconds; ω_0 is the read speed V_
1 and ω_0_2 when the reading speed is V_2, the delay time τ is τ_2=π/ω
A delay circuit having a plurality of delay amounts satisfying the relationship such as _0_1 and τ_2=π/ω_0_2 and a switching circuit for selecting one of the plurality of delay amounts are provided, and the central angular frequency at which amplitude enhancement is to be performed is read out. 1. A magnetic recording/reproducing device characterized in that switching is performed between ω_0_1 and ω_0_2 depending on the speed.
JP9188586A 1986-04-21 1986-04-21 Magnetic recording / reproducing device Expired - Lifetime JPH0778848B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9188586A JPH0778848B2 (en) 1986-04-21 1986-04-21 Magnetic recording / reproducing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9188586A JPH0778848B2 (en) 1986-04-21 1986-04-21 Magnetic recording / reproducing device

Publications (2)

Publication Number Publication Date
JPS62248110A true JPS62248110A (en) 1987-10-29
JPH0778848B2 JPH0778848B2 (en) 1995-08-23

Family

ID=14039016

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9188586A Expired - Lifetime JPH0778848B2 (en) 1986-04-21 1986-04-21 Magnetic recording / reproducing device

Country Status (1)

Country Link
JP (1) JPH0778848B2 (en)

Also Published As

Publication number Publication date
JPH0778848B2 (en) 1995-08-23

Similar Documents

Publication Publication Date Title
US4637036A (en) Circuit arrangement for a data acquisition circuit of a PCM processor and a method for improving waveform of PCM signal eye pattern
JPH0443349B2 (en)
JPH08147887A (en) Decoding circuit and reproducing device
US3775759A (en) Magnetic recording and readback systems with raised cosine equalization
JPH04362808A (en) Equalization circuit
JP2895747B2 (en) Digital playback signal detection method and device
JPS6254873A (en) Fixed-head type digital magnetic reproducing device
JPS62248110A (en) Magnetic recording and reproducing device
US4296445A (en) Phase sensor
US6154602A (en) Equalizer for digital video disk player
JPH07118048B2 (en) Playback waveform equalization circuit
JP2617474B2 (en) Optical disk reorganization device
JPS5829112A (en) Magnetic recording and reproducing method
KR0144817B1 (en) Digital reproducing signal detecting apparatus and its method
KR0142765B1 (en) Auto-equalizing device of digital magnetic recording and reproducing system
NL8300792A (en) EQUALIZATION CHAIN.
JPS60205863A (en) Digital record signal reproducer
EP0453684A2 (en) Playback equalizer for a tape recorder
JPH0424530Y2 (en)
JPH08106602A (en) Reproducing device
KR940000976B1 (en) Digital signal recording apparatus
JPH01171104A (en) Magnetic recording/reproducing device
JPH04248103A (en) Waveform shaping circuit
JPH01178168A (en) Wave equalization circuit for disk recording medium regenerating signal
JPS62180505A (en) Waveform equalizing system