JPS62236366A - Rectifying circuit - Google Patents

Rectifying circuit

Info

Publication number
JPS62236366A
JPS62236366A JP7979486A JP7979486A JPS62236366A JP S62236366 A JPS62236366 A JP S62236366A JP 7979486 A JP7979486 A JP 7979486A JP 7979486 A JP7979486 A JP 7979486A JP S62236366 A JPS62236366 A JP S62236366A
Authority
JP
Japan
Prior art keywords
thyristor
voltage
operational amplifier
terminal
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7979486A
Other languages
Japanese (ja)
Other versions
JPH0697852B2 (en
Inventor
Junichi Arai
純一 荒井
Yasuhiro Noro
康宏 野呂
Keiji Kawaguchi
川口 敬二
Hiroyuki Kato
加藤 洋之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Asia Electronics Co
Original Assignee
Toshiba Corp
Asia Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Asia Electronics Co filed Critical Toshiba Corp
Priority to JP7979486A priority Critical patent/JPH0697852B2/en
Publication of JPS62236366A publication Critical patent/JPS62236366A/en
Publication of JPH0697852B2 publication Critical patent/JPH0697852B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Rectifiers (AREA)

Abstract

PURPOSE:To sufficiently compensate a forward voltage of a rectifier irrespective of the amplitude of a load current by driving a field effect transistor by the output of an operational amplifier, and connecting a rectifier with the source of the transistor. CONSTITUTION:An operational amplifier l and an FET 2 are so operated as to compensate the forward voltage of a thyristor 3 by a feedback resistor 6. When the thyristor 3 is turned ON, a current flows through a bias power source 4, a diode 5, the FET 2 and the thyristor 3, and this circuit operates as a noninverting amplifier amplification factor 1. In this case, the power source 4 applies a bias voltage so that the FET 2 correctly operates. When the thyristor 3 is turned OFF, a leakage current determined by the resistor 6 merely flows so that an impedance between terminals A and K becomes very large. At this time, Zener diodes 7, 8 prevent the amplifier l from saturating.

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明はサイリスタ又はダイオードからなる整流素子の
アノード・カソード間の順方向電圧降下を補償する補償
機能を備えた整流回路に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a rectifier circuit having a compensation function for compensating for a forward voltage drop between an anode and a cathode of a rectifier element made of a thyristor or a diode.

〔発明の技術的背景とその問題点〕[Technical background of the invention and its problems]

一般にサイリスタを用いた整流回路ではサイリスタの順
方向電圧降下のため、出力電圧は入力電圧より順方向電
圧値だけ低くなる。このため、入力電圧に対する順方向
電圧の側合が大きくなる領域では整流出力電圧と入力電
圧が比例しなくなり、また負荷電流の大きさにより順方
向電圧が変動する等の好ましくない影響が生じる。
Generally, in a rectifier circuit using a thyristor, the output voltage is lower than the input voltage by the forward voltage value due to the forward voltage drop of the thyristor. Therefore, in a region where the forward voltage increases with respect to the input voltage, the rectified output voltage and the input voltage are no longer proportional, and undesirable effects such as forward voltage fluctuations depending on the magnitude of the load current occur.

そこで、従来では第15図に示すようにオン時における
抵抗値の小さいアナログスイッチ11と、このアナログ
スイッチ11のアノード電圧とカソード電圧の大小を検
出する電圧検出回路13と、アナログスイッチ11の電
流検出抵抗12を通して流れるカソード電流が正である
ことを検出する電流検出回路14と、電圧検出回路13
で検出されたアノード電圧及び電流検出回路14で検出
されたカソード電流が入力されアノード電圧が正の時ゲ
ート制御信号によりアナログスイッチ11をオンさせ、
カソード電流が零以下の時アナログスイッチ11をオフ
させる制御回路15とでサイリスタ模擬回路(特開昭5
9−148427@公報)を構成してサイリスタを模擬
するようにしたものがある。
Therefore, in the past, as shown in FIG. 15, an analog switch 11 with a small resistance value when turned on, a voltage detection circuit 13 that detects the magnitude of the anode voltage and cathode voltage of this analog switch 11, and a current detection circuit of the analog switch 11 are used. A current detection circuit 14 that detects that the cathode current flowing through the resistor 12 is positive, and a voltage detection circuit 13
When the anode voltage detected by the anode voltage and the cathode current detected by the current detection circuit 14 are input, and the anode voltage is positive, the analog switch 11 is turned on by a gate control signal.
A control circuit 15 that turns off the analog switch 11 when the cathode current is below zero is used to create a thyristor simulation circuit (Unexamined Japanese Patent Publication No. 5
9-148427@publication) to simulate a thyristor.

しかし、このサイリスタ模擬回路はサイリスタの特性を
電子回路で模擬しているため、サイリスタのゲートトリ
ガ特性、ターンオン、ターンオフ特性や臨界オフ電圧特
性などサイリスタ特有の特性を模擬するには回路が大樹
りになり且つ特性を充分に模擬することは不可能である
。またアナログスイッチ11のオン時における抵抗値、
電流検出回路14の直列抵抗値も無視することはできな
い。
However, since this thyristor simulation circuit uses an electronic circuit to simulate the characteristics of a thyristor, it is difficult to simulate the unique characteristics of a thyristor, such as its gate trigger characteristics, turn-on and turn-off characteristics, and critical off-voltage characteristics. It is impossible to fully simulate the characteristics. Also, the resistance value when the analog switch 11 is turned on,
The series resistance value of the current detection circuit 14 cannot be ignored either.

また、サイリスクの順方向電圧を補償する他の・; エ
□、□16o0よう13ケイ1.ユ、16に対して定電
流源18を並列接続した補償用ダイオード17を図示極
性にして直列に接続する構成とし、サイリスタ16に補
償用ダイオード17の順方向電圧Voを逆向きに印加し
て見掛は上の順方向電圧を減少させるようにしてアノー
ドへ−力ソードに間の電圧降下を減少させるようにした
ものがある。
In addition, other functions to compensate for the forward voltage of the cyrisk; 1. A compensating diode 17 with a constant current source 18 connected in parallel to the Some types of hooks are designed to reduce the forward voltage on the top, thereby reducing the voltage drop between the anode and the power source.

しかし、このような構成のものにあってはサイリスタ1
6に流れる電流が負荷の大きさにより大幅に変動するが
、補償ダオードに流れる電流はほぼ一定であるため、補
償用ダイオード17の順方向電圧Voと定電流111i
18による正確なサイリスタ16の順方向電圧VFの補
償をすることができない。このことはサイリスタのみな
らず、ダイオードの場合でも同じである。
However, in such a configuration, thyristor 1
The current flowing through the compensation diode 17 varies greatly depending on the size of the load, but the current flowing through the compensation diode 111i is almost constant.
18 cannot accurately compensate for the forward voltage VF of the thyristor 16. This is true not only for thyristors but also for diodes.

〔発明の目的〕[Purpose of the invention]

本発明はこれらの問題点を改善するためになされたもの
で、その目的は整流素子の順方向電圧を負荷電流の大き
さに関係なく充分に補償することができる整流回路を提
供するにある。
The present invention has been made to improve these problems, and its purpose is to provide a rectifier circuit that can sufficiently compensate for the forward voltage of a rectifier element regardless of the magnitude of the load current.

〔発明の概要〕[Summary of the invention]

本発明はかかる目的を達成するため、非反転入力端が入
力端子に接続され1反転入力端が抵抗を介して出力端子
に接続されたオペアンプと、このオペアンプの出力によ
り駆動され、ドレインをバイアス電源を介して前記入力
端子に接続された電界効果形トランジスタと、この電界
効果形トランジスタのソースにアノードまたはカンード
の一方が接続され、他方が前記出力端子に接続された整
流素子とを備えて順方向電圧Vpを補償することを特徴
としている。
In order to achieve such an object, the present invention includes an operational amplifier whose non-inverting input terminal is connected to an input terminal and whose inverting input terminal is connected to an output terminal via a resistor, and which is driven by the output of this operational amplifier, and whose drain is biased by a power supply. a field effect transistor connected to the input terminal via the field effect transistor; and a rectifying element having one of an anode or a cande connected to the source of the field effect transistor and the other connected to the output terminal. It is characterized by compensating the voltage Vp.

〔発明の実施例〕[Embodiments of the invention]

以下本発明の実施例を図面を自照して説明す゛る。 Embodiments of the present invention will be described below with reference to the drawings.

第1図は本発明による整流回路の第1の実施例としてサ
イリスタを用いた場合の回路構成を示すものである。第
1図において、AはサイリスタのアノードN極、にはカ
ソード電極、Gはゲート電慟に相当するそれぞれの端子
を示している。また、1はオペアンプであり、その非反
転入力端はアノード電極に相当する端子Aに接続され、
反転入力端は帰還抵抗6を介してカソード電極に相当す
る端子Kに接続されている。また、オペアンプ1の非反
転入力端と出力端との間には2個のツェナーダイオード
7.8が互いに逆向の図示極性にして直列接続されてい
る。ざらに、オペアンプ1の出力端は電界効果形トラン
ジスタ(以下FETと略称する)2のゲートに接続され
ている。このFET2のドレインは図示極性のダイオー
ド5.バイアス電源4を直列に介してアノード電極に相
当する端子Aに接続されている。一方、FET2のソー
スはサイリスタ3のアノードに接続されている。
FIG. 1 shows a circuit configuration when a thyristor is used as a first embodiment of a rectifier circuit according to the present invention. In FIG. 1, A indicates the anode N pole of the thyristor, G indicates the cathode electrode, and G indicates the gate electrode. Further, 1 is an operational amplifier, whose non-inverting input terminal is connected to a terminal A corresponding to an anode electrode,
The inverting input terminal is connected via a feedback resistor 6 to a terminal K corresponding to a cathode electrode. Furthermore, two Zener diodes 7.8 are connected in series between the non-inverting input terminal and the output terminal of the operational amplifier 1 with polarities shown opposite to each other. Roughly speaking, the output end of the operational amplifier 1 is connected to the gate of a field effect transistor (hereinafter abbreviated as FET) 2. The drain of this FET2 is a diode 5. with the polarity shown. It is connected to a terminal A corresponding to an anode electrode via a bias power supply 4 in series. On the other hand, the source of FET2 is connected to the anode of thyristor 3.

上記回路構成において、ダイオード5はFET2に逆電
圧が印加されるのを防止するものであり、また逆向き極
性にして直列接続されたツェナーダイオード7.8はサ
イリスタ3の非導通期間にオペアンプ1が飽和するのを
防止するためのものである。
In the above circuit configuration, the diode 5 prevents a reverse voltage from being applied to the FET 2, and the Zener diodes 7 and 8 connected in series with opposite polarity prevent the operational amplifier 1 from being applied during the non-conducting period of the thyristor 3. This is to prevent saturation.

次に本実施例の作用について説明する。Next, the operation of this embodiment will be explained.

第1図において、オペアンプ1およびFET2は帰還抵
抗6によってサイリスク3の順方向電圧Vpを補償する
ように動作する。サイリスタ3がオンの詩、電流はバイ
アスi[4,ダイオード5゜FET2およびサイリスタ
3を通して流れ、この回路は増幅度1の非反転増幅器と
して動作する。
In FIG. 1, the operational amplifier 1 and the FET 2 operate to compensate for the forward voltage Vp of the SIRISK 3 by means of the feedback resistor 6. When thyristor 3 is on, current flows through bias i[4, diode 5° FET 2 and thyristor 3, and the circuit operates as a non-inverting amplifier with an amplification factor of 1.

この場合、バイアス電源4はFET2が正しく動作する
ようにバイアス電圧を与えている。また、サイリスタ3
がオフの時は帰還抵抗6で定まる洩れ電流が流れるだけ
で、端子A−に間のインピーダンスは非常に大きくなる
。この場合、ツェナーダイオード7.8はオペアンプ1
が飽和するのを防止するように動作する。
In this case, the bias power supply 4 applies a bias voltage so that the FET 2 operates correctly. Also, thyristor 3
When is off, only a leakage current determined by the feedback resistor 6 flows, and the impedance between terminal A- becomes extremely large. In this case, Zener diode 7.8 is op amp 1
works to prevent saturation.

ここで、第2図に示すように第1図の回路のアノード電
極に相当する端子Aに交流電19を、カソード電橋に相
当する端子Kに負荷10をそれぞれ接続した59合の動
作について第3図に示すタイムチャートを参照しながら
説明する。今、交流電源9より端子Aに第3図(a)に
示すI!雷電圧印加されているものとする。このような
状態で、アノード電極に相当する端子Aの電圧がカソー
ド″l    重陽に相当する端子にの電圧より高い時
には、オペアンプ1の出力電圧は正に増幅され、FET
2のソースを通してサイリスタ3のアノードに印加され
る。サイリスタ3がオフの状態ではこの電圧V a ハ
l 3図(b)に示すようにツェナーダイオード7.8
で決まる電圧VZ+まで撮れる。
Here, as shown in FIG. 2, the third example is about the operation of 59 cases in which AC power 19 is connected to terminal A corresponding to the anode electrode of the circuit in FIG. 1, and load 10 is connected to terminal K corresponding to the cathode bridge. This will be explained with reference to the time chart shown in the figure. Now, the AC power supply 9 connects terminal A to I! shown in FIG. 3(a). Assume that lightning voltage is applied. In this state, when the voltage at the terminal A corresponding to the anode electrode is higher than the voltage at the terminal corresponding to the cathode "l", the output voltage of the operational amplifier 1 is positively amplified, and the FET
2 to the anode of thyristor 3. When the thyristor 3 is off, this voltage V a is the Zener diode 7.8 as shown in Figure 3 (b).
You can take pictures up to the voltage VZ+ determined by .

今、第3図(C)に示すようなサイリスタ3をターンオ
ンさせるに十分なゲート駆動信号Vaにをゲート電極G
、カソードN極に間に印加すると、サイリスタ3は導通
し、オペアンプ1は非反転増幅器として動作するので、
カソードN極の電圧Vにはアノード電極の電圧VAと等
しくなる。即ち、本実施例で示されるサイリスタのアノ
ード電極に相当する端子A、カソード電極に相当する端
子に間の順方向電圧降下はほぼQvとなり、負荷電流i
はFET2のドレイン−ソースを通して7ノード電極に
相当する端子Aより供給される。負荷電流1がOになれ
ば、サイリスタ3はターンオフし、この時アノード電圧
VaはVz2まで振れる。第3図(d)、  (eりは
負荷が抵抗成分の場合のカソード電極にの電圧、負荷電
流iの一例である。
Now, a gate drive signal Va sufficient to turn on the thyristor 3 as shown in FIG. 3(C) is applied to the gate electrode G.
, when applied between the cathode N pole, the thyristor 3 becomes conductive and the operational amplifier 1 operates as a non-inverting amplifier.
The voltage V at the cathode N pole is equal to the voltage VA at the anode electrode. That is, the forward voltage drop between the terminal A corresponding to the anode electrode and the terminal corresponding to the cathode electrode of the thyristor shown in this example is approximately Qv, and the load current i
is supplied from terminal A corresponding to the 7 node electrode through the drain-source of FET2. When the load current 1 becomes O, the thyristor 3 is turned off, and at this time the anode voltage Va swings up to Vz2. FIG. 3(d), (e) is an example of the voltage at the cathode electrode and the load current i when the load is a resistance component.

以上の説明から明らかなように本実施例で示されるサイ
リスタによる整流回路は順方向電圧VF−が0で、オン
・オフ特性は元のサイリスタに等しい回路であり、この
ことは第2図に示す回路が第4図に示す回路と等価であ
る。
As is clear from the above explanation, the forward voltage VF- of the rectifier circuit using the thyristor shown in this embodiment is 0, and the on/off characteristics are the same as the original thyristor, and this is shown in FIG. The circuit is equivalent to the circuit shown in FIG.

一方、第5図に示すようにカソード電極に相当する端子
Kに電源9が、アノード電極に相当する端子Aに負荷1
0が接続された場合にも同様な作用となる。即ち、カソ
ード電極に相当する端子にの電圧は帰還抵抗6を通して
オペアンプ1の反転入力端に加えられるので、アノード
に相当する端子Aに対してカソードに相当する端子にの
電位が低くなると、オペアンプ1の出力電圧は正に増幅
される。そして、サイリスタ3が導通している状態では
FET2のドレイン・ソースを通してアノード電極Aか
ら負荷Wi流iが流れ、 VA′−Vに−となるようにオペアンプ1が動作する。
On the other hand, as shown in FIG. 5, a power supply 9 is connected to the terminal K corresponding to the cathode electrode, and a load 1 is connected to the terminal A corresponding to the anode electrode.
A similar effect occurs when 0 is connected. That is, since the voltage at the terminal corresponding to the cathode electrode is applied to the inverting input terminal of the operational amplifier 1 through the feedback resistor 6, when the potential at the terminal corresponding to the cathode becomes lower than the terminal A corresponding to the anode, the operational amplifier 1 The output voltage of is positively amplified. When the thyristor 3 is conductive, a load Wi current i flows from the anode electrode A through the drain and source of the FET 2, and the operational amplifier 1 operates so that VA'-V becomes -.

従って、第5図は第6図と等価であり、順方向電圧Vp
−がOのサイリスタであることが分る。
Therefore, FIG. 5 is equivalent to FIG. 6, and the forward voltage Vp
It can be seen that - is an O thyristor.

このように第1の実施例によれば、オン・オフ特性はそ
のままで、導通時の順方向電圧降下がOのサイリスタを
実態することができる。
As described above, according to the first embodiment, it is possible to realize a thyristor with a forward voltage drop of O during conduction while maintaining the on/off characteristics.

第7図は本発明による整流回路の第2の実施例を示すも
ので、ここでは第1図と異なる点についてのみ述べる。
FIG. 7 shows a second embodiment of the rectifier circuit according to the present invention, and only the points different from FIG. 1 will be described here.

第7図において、第1図と異なる点はFET2としてP
チャンネルFETを用い、そのソースにサイリスタ3の
カソードを接続するようにしたものである。このような
構成にあってはアノード電極とカソード電極は入替わる
が、第1の実施例と同等の作用効果を有する整流回路が
得られる。
In Fig. 7, the difference from Fig. 1 is that FET2 is P
A channel FET is used, and the cathode of the thyristor 3 is connected to its source. In such a configuration, although the anode electrode and the cathode electrode are interchanged, a rectifier circuit having the same effect as the first embodiment can be obtained.

また、第8図は本発明による整流回路の第3の実施例を
示すもので、ここでは第1図と異なる点について述べる
。第8図において、第1図と異なる点はオペアンプ1に
電源19.20を付加する構成とするものである。
Further, FIG. 8 shows a third embodiment of the rectifier circuit according to the present invention, and here, points different from FIG. 1 will be described. The difference in FIG. 8 from FIG. 1 is that power supplies 19 and 20 are added to the operational amplifier 1.

このような構成とすれば、第1の実施例の効果に加えて
次のような利点が得られる。
With such a configuration, the following advantages can be obtained in addition to the effects of the first embodiment.

(イ)オペアンプ1の出力電圧の娠幅はサイリスタ3の
順方向電圧VFを補償するに十分な電圧だけあれば良く
、且つ出力電流はFET2を駆動できればよいので、汎
用のオペアンプで良い。
(a) The output voltage range of the operational amplifier 1 only needs to be a voltage sufficient to compensate the forward voltage VF of the thyristor 3, and the output current only needs to be able to drive the FET 2, so a general-purpose operational amplifier may be used.

(ロ)バイアス電源4は負荷電流iを充分流せ且つFE
T2を駆動できれるものであれば良い。
(b) The bias power supply 4 can sufficiently flow the load current i, and the FE
Any device that can drive T2 may be used.

(ハ)電!19.20はオペアンプ1を充分駆動できれ
ば良いから小容量のもので良い。
(c) Den! 19 and 20 need only be able to sufficiently drive the operational amplifier 1, so a small capacity one is sufficient.

第9図は本発明による整流回路の第4の実施例を示すも
ので、ここでは第1図と異なる点について述べる。第9
図において、第1図と異なる点はカソード電極に相当す
る端子にと帰還抵抗6との間にオペアンプ21による電
圧フォロワ回路を接本売するIR成としたものである。
FIG. 9 shows a fourth embodiment of the rectifier circuit according to the present invention, and here the differences from FIG. 1 will be described. 9th
The difference between the figure and FIG. 1 is that an IR configuration is used in which a voltage follower circuit including an operational amplifier 21 is connected between the terminal corresponding to the cathode electrode and the feedback resistor 6.

このような構成とすれば、サイリスタ3のオフ時のイン
ピーダンスはオペアンプ20の入力インピーダンスと等
しく、非常に高い値となる利点が得られる。
With such a configuration, the impedance of the thyristor 3 when it is off is equal to the input impedance of the operational amplifier 20, and has the advantage of being a very high value.

、、″lZ″F″;tr’1′″j杢Qrj111A!
第40各実施例0いては+ナイリスタによる整流回路に
ついてであるが、次にダイオードによる整流回路ついて
述べる。
,,"lZ"F";tr'1'"j杢Qrj111A!
40th Embodiment 0 First, a rectifier circuit using a +Nyristor will be described, but next, a rectifier circuit using a diode will be described.

第10図は本発明によるN流目路の第5の実施例を示す
もので、ここでは第1図と異なる点についてのべる。第
10図において、第1図と異なる点はサイリスタ3に代
えてダイオード31を設ける構成としたものである。
FIG. 10 shows a fifth embodiment of the N-flow route according to the present invention, and here, the differences from FIG. 1 will be described. 10 differs from FIG. 1 in that a diode 31 is provided in place of the thyristor 3.

このような構成のダイオードによる整流回路において、
合端子Aに交流電源9が、端子Kに負荷10がそれぞれ
接続されているものとする。このような状態で端子Aの
電圧が端子にの電圧よりも高い時はオペアンプ1の出力
は正に増幅されてFET2のソースを通してダイオード
31のアノードに印加されるので、ダイオード31は導
通する。
In a rectifier circuit using diodes with this configuration,
It is assumed that an AC power source 9 is connected to the coupling terminal A, and a load 10 is connected to the terminal K. In this state, when the voltage at the terminal A is higher than the voltage at the terminal, the output of the operational amplifier 1 is positively amplified and applied to the anode of the diode 31 through the source of the FET 2, so the diode 31 becomes conductive.

この時ダイオード31を流れる負荷電流はバイアス電源
4とダイオード5を通してFET2のドレインから供給
される。そして、この回路は増幅度1の非反転増幅器と
して動作する。即ち、オペアンプ1はダイオード31の
VFを補償するように動作するので、端子にの電圧は端
子Aの電圧と等しくなり、ダイオード31の順方向電圧
降下VFを補償した特性が得られる。
At this time, the load current flowing through the diode 31 is supplied from the drain of the FET 2 through the bias power supply 4 and the diode 5. This circuit operates as a non-inverting amplifier with an amplification factor of 1. That is, since the operational amplifier 1 operates to compensate for the VF of the diode 31, the voltage at the terminal becomes equal to the voltage at the terminal A, and a characteristic that compensates for the forward voltage drop VF of the diode 31 is obtained.

次に端子Aの電圧が端子にの電圧より低くなるとオペア
ンプ1の出力は負に増幅されてFET2のソースを通し
てダイオード31のアノードに印加されるので、ダイオ
ード31は非導通となる。
Next, when the voltage at the terminal A becomes lower than the voltage at the terminal, the output of the operational amplifier 1 is negatively amplified and applied to the anode of the diode 31 through the source of the FET 2, so the diode 31 becomes non-conductive.

ツェナーダイオード7と8はダイオード31が開となる
間にオペアンプ1が飽和するのを防止するように動作す
る。
Zener diodes 7 and 8 operate to prevent operational amplifier 1 from becoming saturated while diode 31 is open.

第11図は上記の場合とは逆に端子に側に交流電源9が
、端子A側に負荷10がそれぞれ接続された場合を示し
ている。このような場合においても端子Aと端子に間の
回路はダイオード31と同じ特性となり、負荷電流を端
子Aから端子にの一方向のみ流し且つダイオード31の
順方向電圧を補償した特性となる。即ち、端子にの電圧
は抵抗6を通してオペアンプ1の反転入力端子に印加さ
れるので、端子Aに対して端子Kが低い電圧になると、
オペアンプ1の出力電圧は正に増幅されてダイオード3
1が導通する。第10図と同様に負荷電流はFET2の
ドレイン・ソースを通して端子Aから流れ、端子Aと端
子にの電圧が等しくなるようにオペアンプ1が動作する
FIG. 11 shows a case in which the AC power source 9 is connected to the terminal side and the load 10 is connected to the terminal A side, contrary to the above case. Even in this case, the circuit between the terminals A and 31 has the same characteristics as the diode 31, which allows the load current to flow in only one direction from the terminal A to the terminal and compensates for the forward voltage of the diode 31. That is, since the voltage at the terminal is applied to the inverting input terminal of the operational amplifier 1 through the resistor 6, when the voltage at the terminal K becomes lower than that at the terminal A,
The output voltage of operational amplifier 1 is positively amplified and is connected to diode 3.
1 is conductive. Similarly to FIG. 10, the load current flows from the terminal A through the drain and source of the FET 2, and the operational amplifier 1 operates so that the voltages at the terminals A and Terminal A become equal.

このように本実施例では端子Aと端子に間はダイオード
31と同じ導通性を有し、且つ導通中は端子Aと端子に
間の電圧が等しくなる。つまり、順方向電圧降下がほぼ
零で、しかも導通中の負荷′R流の大きさによる影響の
ない、]Il!想的なダイオード特性を得ることができ
る。
As described above, in this embodiment, the terminal A has the same conductivity as the diode 31, and the voltage between the terminal A and the terminal becomes equal during conduction. In other words, the forward voltage drop is almost zero, and it is not affected by the magnitude of the load 'R current during conduction.]Il! It is possible to obtain ideal diode characteristics.

第12図は第7図に、第13図は第8図に、第140は
第9図にそれぞれ対応する第6乃至第8の実施例をそれ
ぞれ示すものである。即ち、第12図はダイオード31
と5およびバイアスMWi4を第10図と逆向きに接続
したもので、かかる構成にあっては第10図と逆向きの
電流極性の理想的なダイオードによる整流回路が1qら
れる。また、第13図は第10図のオペアンプ1に駆動
用型i1!19と20を接続するようにしたもので、か
かる構成にあってはオペアンプ1の電源が駆動用1fi
l!19と20より供給されるので、小撮幅のオペアン
プが利用できる利点がある。さらに第14図は第10図
の帰還抵抗6の帰還回路にボルテージフォロワ回路構成
にしたオペアンプ21を設けるようしたもので、かかる
構成にあっては非導通時の入力インピーダンスがオペア
ンプ13の存在により数100 MΩになり、さらに優
れた理想的なダイオード特性が得られる。
FIG. 12 shows the sixth to eighth embodiments corresponding to FIG. 7, FIG. 13 to FIG. 8, and FIG. 140 to FIG. 9, respectively. That is, in FIG. 12, the diode 31
, 5 and bias MWi4 are connected in the opposite direction to that in FIG. 10, and in this configuration, a rectifier circuit 1q using an ideal diode having a current polarity opposite to that in FIG. 10 is obtained. Furthermore, in FIG. 13, the driving type i1!19 and 20 are connected to the operational amplifier 1 in FIG.
l! Since it is supplied from 19 and 20, there is an advantage that an operational amplifier with a small width can be used. Furthermore, FIG. 14 shows a configuration in which an operational amplifier 21 having a voltage follower circuit configuration is provided in the feedback circuit of the feedback resistor 6 shown in FIG. 100 MΩ, and even better ideal diode characteristics can be obtained.

なお、以上述べた第1乃至第8の各実施例ではいずれも
オペアンプ1の出力によりFET2を駆動する場合につ
いてそれぞれ示したが、このFETに代えて電流増幅率
の高いトランジスタやFETとトランジスタをダーリン
トン接続したエミッタフォロワ回路を用いても前述と同
等な効果が得られるものである。
In each of the first to eighth embodiments described above, the case where the FET 2 is driven by the output of the operational amplifier 1 is shown, but instead of this FET, a transistor with a high current amplification factor or a Darlington transistor with a FET and a transistor are used. Even if a connected emitter follower circuit is used, the same effect as described above can be obtained.

(発明の効果〕 以上述べたように本発明によれば、非反転入力端が入力
端子に接続され9反転入力端が帰還抵抗を介して出力端
子に接続されたオペアンプと、このオペアンプの出力に
より駆動され、ドレインをバイアス電源を介して前記入
力端子に接続された1゛′電界効果形トランジスタと、
この電界効果形トランジスタのソースにアノードまたは
カソードの一方が接続され、他方が前記出力端子に接続
された整流素子とを備えて順方向電圧VF補償するよう
にしたので、整流素子の順方向電圧を負荷電流の大きさ
に関係なく充分に補償することができる整流回路を提供
することができる。
(Effects of the Invention) As described above, according to the present invention, the operational amplifier has a non-inverting input terminal connected to an input terminal and a nine-inverting input terminal connected to an output terminal via a feedback resistor, and an output of this operational amplifier. a 1'' field effect transistor which is driven and whose drain is connected to the input terminal via a bias power supply;
One of the anode or the cathode is connected to the source of this field effect transistor, and the other is connected to the output terminal of the rectifying element to compensate for the forward voltage VF, so that the forward voltage of the rectifying element is It is possible to provide a rectifier circuit that can sufficiently compensate for the load current regardless of the magnitude of the load current.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明による第1の実施例としてサイリスタを
用いた整流回路を示す回路構成図、第2図は第1図にお
いてアノード電極に交流′IIi源、カソード電極Kに
負荷を接続した場合の回路構成図、第3図はそのタイム
チャートを示す図、第4図は第2因の等価回路図、第5
図及び第6図は第1図においてアノード電極に負荷、カ
ソード電極Kに交流電源を接続した場合の回路構成図及
びその等価回路図、第7図乃至第9図は本発明の第2乃
至第4の実施例をそれぞれ示す回路構成図、第10図は
本発明による第5の実施例としてダイオードを用いた整
流回路を示す回路構成図、第11図は第10図において
アノード電極Aに負荷を、カソード電極に交流電源をそ
れぞれ接続した場合の回路構成図、第12図乃至第14
図は本発明の第6乃至第8の実施例をそれぞれ示す回路
構成図、第15図及び第16図は従来のそれぞれ異なる
整流回路をそれぞれ示す回路構成図である。 1・・・・・・オペアンプ、2・・・・・・FET、3
・・・・・・サイリスタ、31・・・・・・ダイオード
、4・・・・・・バイアス電源、5・・・・・・ダイオ
ード、6・・・・・・帰還抵抗、7.8・・・・・・ツ
ェナーダイオード、9・・・・・・交流電源、10・・
・・・・負荷、A・・・・・・アノード電極、K・・・
・・・カソード電極、G・・・・・・ゲート電極。 出願人代理人 弁理士 鈴江武彦 第2図 第3図 第5図 第10図 第11図 第14図 第15図 第16rXJ
Fig. 1 is a circuit configuration diagram showing a rectifier circuit using a thyristor as a first embodiment of the present invention, and Fig. 2 shows a case where an AC 'IIi source is connected to the anode electrode and a load is connected to the cathode electrode K in Fig. 1. Figure 3 is a diagram showing its time chart, Figure 4 is an equivalent circuit diagram of the second factor, and Figure 5 is a circuit diagram of the circuit configuration.
6 and 6 are circuit configuration diagrams and equivalent circuit diagrams when a load is connected to the anode electrode and an AC power source is connected to the cathode electrode K in FIG. 1, and FIGS. FIG. 10 is a circuit diagram showing a rectifier circuit using diodes as a fifth embodiment of the present invention, and FIG. , circuit configuration diagrams when AC power sources are connected to the cathode electrodes, Figures 12 to 14
The figures are circuit diagrams showing sixth to eighth embodiments of the present invention, and FIGS. 15 and 16 are circuit diagrams showing different conventional rectifier circuits, respectively. 1...Operational amplifier, 2...FET, 3
... Thyristor, 31 ... Diode, 4 ... Bias power supply, 5 ... Diode, 6 ... Feedback resistor, 7.8. ...Zener diode, 9...AC power supply, 10...
...Load, A...Anode electrode, K...
...Cathode electrode, G...Gate electrode. Applicant's representative Patent attorney Takehiko Suzue Figure 2 Figure 3 Figure 5 Figure 10 Figure 11 Figure 14 Figure 15 Figure 16rXJ

Claims (3)

【特許請求の範囲】[Claims] (1)非反転入力端が入力端子に接続され、反転入力端
が帰還抵抗を介して出力端子に接続されたオペアンプと
、このオペアンプの出力により駆動され、ドレインをバ
イアス電源を介して前記入力端子に接続された電界効果
形トランジスタと、この電界効果形トランジスタのソー
スにアノードまたはカソードの一方が接続され、他方が
前記出力端子に接続された整流素子とを備えたことを特
徴とする整流回路。
(1) An operational amplifier whose non-inverting input terminal is connected to an input terminal and whose inverting input terminal is connected to an output terminal via a feedback resistor, and which is driven by the output of this operational amplifier and whose drain is connected to the input terminal via a bias power supply. A rectifier circuit comprising: a field effect transistor connected to the field effect transistor; and a rectifier element having one of an anode or a cathode connected to the source of the field effect transistor and the other connected to the output terminal.
(2)整流素子はゲート駆動回路によりオン、オフ制御
されるサイリスタを用いたものである特許請求の範囲(
1)項に記載の整流回路。
(2) The rectifying element uses a thyristor that is controlled on and off by a gate drive circuit (
The rectifier circuit described in item 1).
(3)整流素子はダイオードを用いたものである特許請
求の範囲(1)項に記載の整流回路。
(3) The rectifier circuit according to claim (1), wherein the rectifying element uses a diode.
JP7979486A 1986-04-07 1986-04-07 Rectifier circuit Expired - Fee Related JPH0697852B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7979486A JPH0697852B2 (en) 1986-04-07 1986-04-07 Rectifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7979486A JPH0697852B2 (en) 1986-04-07 1986-04-07 Rectifier circuit

Publications (2)

Publication Number Publication Date
JPS62236366A true JPS62236366A (en) 1987-10-16
JPH0697852B2 JPH0697852B2 (en) 1994-11-30

Family

ID=13700124

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7979486A Expired - Fee Related JPH0697852B2 (en) 1986-04-07 1986-04-07 Rectifier circuit

Country Status (1)

Country Link
JP (1) JPH0697852B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0802415A1 (en) * 1996-04-17 1997-10-22 Silicon Systems, Inc. A shock detector

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0802415A1 (en) * 1996-04-17 1997-10-22 Silicon Systems, Inc. A shock detector

Also Published As

Publication number Publication date
JPH0697852B2 (en) 1994-11-30

Similar Documents

Publication Publication Date Title
KR0136875B1 (en) Voltage-current converter
US3955103A (en) Analog switch
EP0181017B1 (en) Simulated transistor/diode
US6957278B1 (en) Reference -switch hysteresis for comparator applications
US4398160A (en) Current mirror circuits with field effect transistor feedback
EP0921624A1 (en) Device for driving self arc-extinguishing type power element
US5128564A (en) Input bias current compensation for a comparator
KR0157672B1 (en) Photo-coupler apparatus
JPS62236366A (en) Rectifying circuit
KR910017730A (en) Broadband signal amplifier
KR100232242B1 (en) Switching bridge amplifier
US3482177A (en) Transistor differential operational amplifier
US3353091A (en) Amplifier using paragoned active elements
JP2896029B2 (en) Voltage-current converter
JP2518320Y2 (en) Junction type FET input buffer
US5473529A (en) Circuit arrangement for rectifying an AC voltage signal with a plurality of differential amplifier stages
JP2569807B2 (en) Precharge circuit
JPH07303372A (en) Insulation type switching power source
JPH04127306A (en) Voltage stabilizer
JPH032868Y2 (en)
JP3018668B2 (en) 2-wire solid state switch
JPH04244778A (en) Overcurrent detecting circuit
SU135970A1 (en) Device for determining the deviation of the electrical voltage from the set value
JPS6118457Y2 (en)
JPH0233385Y2 (en)

Legal Events

Date Code Title Description
S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees