JPS62233068A - Switching regulator unit - Google Patents

Switching regulator unit

Info

Publication number
JPS62233068A
JPS62233068A JP7352486A JP7352486A JPS62233068A JP S62233068 A JPS62233068 A JP S62233068A JP 7352486 A JP7352486 A JP 7352486A JP 7352486 A JP7352486 A JP 7352486A JP S62233068 A JPS62233068 A JP S62233068A
Authority
JP
Japan
Prior art keywords
voltage
circuit
output
capacitor
pwm comparator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7352486A
Other languages
Japanese (ja)
Other versions
JPH0824424B2 (en
Inventor
Nobuyoshi Nagakata
信義 長潟
Katsumi Tabuchi
田渕 勝美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP61073524A priority Critical patent/JPH0824424B2/en
Publication of JPS62233068A publication Critical patent/JPS62233068A/en
Publication of JPH0824424B2 publication Critical patent/JPH0824424B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PURPOSE:To increase a stability input voltage fluctuation by providing a second PWM comparator circuit by means of a capacitor voltage on a DC input side in addition to a first PWM comparator circuit and driving this unit by means of an AND output of these two circuits. CONSTITUTION:A switching regulator unit converts a double-end commercial AC voltage of input terminals 1, 1' into a DC voltage at an inputsmoothing circuit 3, turns ON and OFF said voltage at a switching circuit portion 4 in answer to an output of a PWM converter circuit 12 and supplies the voltage from output terminals 2 ' 2 ' via a transformer 5, a choke transformer 8 and a capacitor 9 to a load. In this case, there are provided a second PWM comparator circuit 14, a series circuit of resistance 15 and capacitor 16, and a switch circuit 17 (generating a serrated-wave voltage) operating simultaneously with the oscillation frequency of an oscillating circuit 13. In this way, a time ratio of pulse output is varied to make an output voltage constant as against a fluctuation in supply voltage applied to the input terminals 1, 1'.

Description

【発明の詳細な説明】 、 産業上の利用分野 本発明は産業用や民生用の機器に直流安定化電圧を供給
するスイッチングレギュレータ装置に関するものである
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a switching regulator device for supplying DC stabilized voltage to industrial and consumer equipment.

従来の技術 従来、この種のスイッチングレギュレータ装置は、第3
図に示すような構成であった。第3図を参照して、従来
技術としてのスイッチングレギュレータ装置を説明する
。1,1′は入力端子で、両端に商用交流電圧が印加さ
れる。3は入力平滑回路で、入力端子1,1′に印加さ
れた商用交流電圧を直流電圧に整流及び平滑する。4は
スイッチング回路部で、入力平滑回路3よ)供給される
直流電圧をPWMコンパレータ回路12の出力に対応し
てオン−オフし、トランス5の一次巻線5 (a)にパ
ルス電圧を印加する。5はトランスで、−次巻a 5 
(a)に印加されたパルス電圧は二次巻線5(b)に誘
起され、誘起された正電圧のパルス電圧はダイオード6
によシ整流され、チョークトランス8を介してコンデン
サ9により平滑され直流電圧に変換され、出力端子2,
2′よ多負荷に供給される。
2. Description of the Related Art Conventionally, this type of switching regulator device has a third
The configuration was as shown in the figure. A switching regulator device as a conventional technique will be explained with reference to FIG. Reference numerals 1 and 1' are input terminals to which a commercial AC voltage is applied. 3 is an input smoothing circuit which rectifies and smoothes the commercial AC voltage applied to the input terminals 1 and 1' into a DC voltage. 4 is a switching circuit section that turns on and off the DC voltage supplied by the input smoothing circuit 3 in accordance with the output of the PWM comparator circuit 12, and applies a pulse voltage to the primary winding 5 (a) of the transformer 5. . 5 is a transformer, - next volume a 5
The pulse voltage applied to (a) is induced in the secondary winding 5 (b), and the induced positive pulse voltage is applied to the diode 6.
It is rectified by a choke transformer 8, smoothed by a capacitor 9, converted to a DC voltage, and output to an output terminal 2,
2' is supplied to many loads.

一方、前記二次巻線5(b)に誘起された負電圧のパル
ス電圧がダイオード6をオフした時は、前記チョークト
ランス8に蓄わえられたエネルギーがダイオードTを介
して出力に印加され、コンデンサ9により平滑され出力
端子2.2′に供給される。
On the other hand, when the negative pulse voltage induced in the secondary winding 5(b) turns off the diode 6, the energy stored in the choke transformer 8 is applied to the output via the diode T. , smoothed by capacitor 9 and supplied to output terminal 2.2'.

出力端子2.2′の出力電圧は比較回路10により基準
電圧11と比較増幅され、PWMコンパレータ回路12
に出力される。PWMコンパレータ回路12は発振回路
13より一定周波数で発振する鋸歯状波電圧が印加され
ており、この鋸歯状波電圧と前記比較回路10の出力と
によシ決まるオン−オフのパルス波形がPWMコンパレ
ータ12により出力され、前記スイッチング回路4に印
加されている。
The output voltage of the output terminal 2.2' is compared and amplified with the reference voltage 11 by the comparator circuit 10, and the PWM comparator circuit 12
is output to. A sawtooth wave voltage that oscillates at a constant frequency is applied to the PWM comparator circuit 12 from an oscillation circuit 13, and the on-off pulse waveform determined by this sawtooth wave voltage and the output of the comparison circuit 10 is the PWM comparator circuit. 12 and applied to the switching circuit 4.

さらにPWMコンパレータ回路12の動作について、第
4図も参照して詳細に説明する。第4図(a)はPWM
コンパレータ回路12に印加される発振回路13の鋸歯
状波型圧入と比較回路1oの出力電圧Bを示して、B3
はその最大出力電圧の制限値を示している。第4図Φ)
はPWMコンパレータ回路12のパルス波形Cで、前記
鋸歯状電圧Aと比較回路10の出力電圧Bとの各レベル
のクロス点で立上り及び立下る。出力端子2.2′の出
力電圧が変動すると、比較回路10の出力電圧BはB1
又はB2へ移動してパルス出力Cのオン期間りとオフ期
間Eの時比率(デユーティ−サイクル)を変化させる。
Furthermore, the operation of the PWM comparator circuit 12 will be explained in detail with reference also to FIG. Figure 4(a) shows PWM
B3 shows the sawtooth wave type press-fit of the oscillation circuit 13 applied to the comparator circuit 12 and the output voltage B of the comparison circuit 1o.
indicates the limit value of the maximum output voltage. Figure 4Φ)
is a pulse waveform C of the PWM comparator circuit 12, which rises and falls at each level cross point between the sawtooth voltage A and the output voltage B of the comparison circuit 10. When the output voltage of the output terminal 2.2' fluctuates, the output voltage B of the comparator circuit 10 becomes B1.
Or move to B2 and change the duty cycle of the on period and off period E of the pulse output C.

パルス波形Cはスイッチング回路4に印加され、トラン
ス5の一次巻i 5 (a)に供給するパルス電圧の時
比率が変化して、二次巻線5(b)に誘起するパルス電
圧の時比率を変化させ、出力電圧をその時比率に比例し
て変動させる。この一連の動作により出力端子2.2′
の出力電圧はあらゆる変動から一定に保たれる。尚、第
 図のツェナーダイオード2oは比較回路10の出力電
圧の上昇値すなわち最大出力電圧B3を設定しており、
これにより最大時比率が決定される。
The pulse waveform C is applied to the switching circuit 4, and the duty ratio of the pulse voltage supplied to the primary winding i 5 (a) of the transformer 5 changes, and the duty ratio of the pulse voltage induced in the secondary winding 5 (b) changes. is changed, and the output voltage is varied in proportion to the duty ratio. Through this series of operations, the output terminal 2.2'
The output voltage of is kept constant from all fluctuations. Incidentally, the Zener diode 2o in FIG.
This determines the maximum duty ratio.

発明が解決しようとする問題点 このような従来の構成では、入力電圧すなわち商用交流
電圧又は直流電圧の変動による出力電圧の安定化は、比
較回路1oの出力レベルの変化によシ行われるが、比較
回路10は一般に異常発振を防止するためフィードバッ
クルーズのゲインを低く設計し、特に高周波ゲインは低
くしておシ、そのための位相補正などの影響で応答に遅
れがちシ十分な応答速度で出力電圧を安定化できず、出
力電圧の過渡的な変動が大きく、また、直流電圧に含ま
れる商用周波リップル電圧の除去比が十分に大きくとれ
ない。また、出力電圧等の負荷応答についても同様な応
答遅れが発生するが、それらの過渡的な状態において時
比率が最大値(一般的に最大時比率は一定値で制限する
)まで広がることがあり、特に入力電圧が最大の時でも
制限される最大時比率になってもトランス6の磁束が飽
和しないように磁束密度に対して十分余裕が必要であり
、そのためにトランス5が大型化してコスト的にも高価
であるという問題点があった。
Problems to be Solved by the Invention In such a conventional configuration, the output voltage is stabilized due to fluctuations in the input voltage, that is, the commercial AC voltage or the DC voltage, by changing the output level of the comparator circuit 1o. The comparator circuit 10 is generally designed to have a low feedback loop gain in order to prevent abnormal oscillations, and the high frequency gain is particularly low.The response tends to be delayed due to phase correction, etc., so the output voltage can be adjusted with a sufficient response speed. cannot be stabilized, transient fluctuations in the output voltage are large, and a sufficiently large rejection ratio of the commercial frequency ripple voltage included in the DC voltage cannot be achieved. Similar response delays occur in load responses such as output voltage, but during these transient conditions, the duty ratio may expand to its maximum value (generally, the maximum duty ratio is limited to a constant value). In particular, it is necessary to have sufficient margin for the magnetic flux density so that the magnetic flux of the transformer 6 does not saturate even when the maximum duty ratio is reached, which is limited even when the input voltage is maximum. It also had the problem of being expensive.

本発明はこのような問題点を解決するもので、入力電圧
変動による安定性を高め、小型で低価格のスイッチング
レギュレータ装置とすることを目的とするものである。
The present invention is intended to solve these problems, and aims to provide a small and low-cost switching regulator device with improved stability due to input voltage fluctuations.

問題点を解決するための手段 上記問題点を解決するために本発明は直流入力電圧の供
給されるスイッチング回路と、このスイッチング回路の
出力が1次巻線に供給されるトランスと、このトランス
の2次巻線に接続される整流平滑回路と、この整流平滑
回路の出力電圧を検出して基準電圧と比較増幅する比較
回路と、この比較回路の出力電圧と発振回路の出力電圧
とを比較してオン−オフのパルス波形を作り出すPWM
コンパレータ回路と、このPWMコンパレータ回路の出
力で上記スイッチング回路を動作させ、前記直流入力電
圧に接続される抵抗とコンデンサの直列充電回路に発振
回路の発振周期に同期して前記コンデンサを放電するス
イッチ回路と、前記コンデンサの充放電電圧波形と前記
比較回路の出力電圧とを比較してオン−オフのパルス波
形ヲ作り出す第2のPWMコンパレータ回路を有し、前
記PWMコンパレータのパルス波形と前記第2のPWM
コンパレータのパルス波形をロジック的にAND接続し
て前記スイッチング回路を動作させるようにしたもので
ある。
Means for Solving the Problems In order to solve the above problems, the present invention provides a switching circuit to which a DC input voltage is supplied, a transformer to which the output of the switching circuit is supplied to the primary winding, and a transformer for the transformer. A rectifying and smoothing circuit connected to the secondary winding, a comparator circuit that detects the output voltage of this rectifying and smoothing circuit, compares it with a reference voltage, and amplifies it, and compares the output voltage of this comparator circuit with the output voltage of the oscillation circuit. PWM that creates an on-off pulse waveform
A comparator circuit, and a switch circuit that operates the switching circuit with the output of the PWM comparator circuit and discharges the capacitor in synchronization with the oscillation cycle of the oscillation circuit in a series charging circuit of a resistor and a capacitor connected to the DC input voltage. and a second PWM comparator circuit that generates an on-off pulse waveform by comparing the charging/discharging voltage waveform of the capacitor with the output voltage of the comparison circuit, the pulse waveform of the PWM comparator and the second PWM
The pulse waveforms of the comparators are logically AND-connected to operate the switching circuit.

作用 この構成により、入力電圧の変動に対する出力電圧の応
答を高速にすると共に、入力電圧に対応して最大時比率
を反比例して変化させることで過渡的な応答状態におけ
るトランスの最大磁束密度のレベルを入力電圧に対して
一定とすることが可能となる。
This configuration makes the response of the output voltage faster to fluctuations in the input voltage, and by changing the maximum duty ratio in inverse proportion to the input voltage, the level of the maximum magnetic flux density of the transformer in a transient response state can be reduced. It is possible to make it constant with respect to the input voltage.

実施例 第1図は本発明の一実施例によるスイッチングレギュレ
ータ装置の構成図であり、第3図と同様な動作のものは
同一の符号を記しその説明を省略する。第1図の14は
第2のPWMコンパレータ回路で、入力に比較回路1o
の出力電圧が印加されており、もう一方の入力には入力
平滑回路3の直流電圧の両端に接続された抵抗16とコ
ンデンサ16の直列回路の接続点が接続されており、コ
ンデンサ16は発振回路13の発振周波数に同期して動
作するスイッチ回路17に接続されている。
Embodiment FIG. 1 is a block diagram of a switching regulator device according to an embodiment of the present invention. Components that operate in the same manner as in FIG. 14 in FIG. 1 is the second PWM comparator circuit, and the input is the comparison circuit 1o.
The other input is connected to the connection point of a series circuit of a resistor 16 and a capacitor 16 connected to both ends of the DC voltage of the input smoothing circuit 3, and the capacitor 16 is connected to the oscillation circuit. It is connected to a switch circuit 17 that operates in synchronization with the oscillation frequency of 13.

また、第2のPWMコンパレータ回路14の出力は、P
WMコンパレータ回路12の出力に接続されお互いのパ
ルス波形はロジック的にAND接続され、その接続点は
スイッチング回路4に接続されている。
Further, the output of the second PWM comparator circuit 14 is P
It is connected to the output of the WM comparator circuit 12, and their pulse waveforms are logically AND-connected, and the connection point thereof is connected to the switching circuit 4.

入力平滑回路3の直流電圧は抵抗16を介してコンデン
サ16を充電するが、スイッチ回路17により発振回路
13の発振周波数に同期して動作し放電されるため、い
わゆる鋸歯状波電圧が第2のコンパレータ回路14の入
力に印加されることになる。さらにPWMコンパレータ
回路12及び第2のコンパレータ回路14の動作につい
て、第2図を参照して詳細に説明を行う。第2図(C)
はPWMコンパレータ回路12に印加される発振回路1
3の鋸歯状波電圧入と比較回路1oの出力電圧B、(d
)はその出力パルス波形C1を示している。
The DC voltage of the input smoothing circuit 3 charges the capacitor 16 via the resistor 16, but since it operates in synchronization with the oscillation frequency of the oscillation circuit 13 and is discharged by the switch circuit 17, a so-called sawtooth wave voltage is generated as a second voltage. It will be applied to the input of the comparator circuit 14. Furthermore, the operations of the PWM comparator circuit 12 and the second comparator circuit 14 will be explained in detail with reference to FIG. 2. Figure 2 (C)
is the oscillation circuit 1 applied to the PWM comparator circuit 12
3 sawtooth wave voltage input and comparator circuit 1o output voltage B, (d
) indicates the output pulse waveform C1.

第2図(e)は第2のPWMコンパレータ14に印加さ
れるコンデンサ16の両端電圧Fと比較回路1oの出力
電圧B、(幻はその出力パルス波形C2を示している。
FIG. 2(e) shows the voltage F across the capacitor 16 applied to the second PWM comparator 14, the output voltage B of the comparison circuit 1o, and the phantom shows the output pulse waveform C2.

第2図(q)はPWMコンパレータ12の出力パルス波
形C1と第2のPWMコンパレータ14の出力パルス波
形C2がロジック的にAND接続されてスイッチング回
路4に印加されるパルス出力Cである。コンデンサ16
の両端電圧Fは入力平滑回路3の直流電圧と抵抗15に
より充電電流が決定され、スイッチ回路17により放電
されるがスイッチ回路17の動作タイミングは発振回路
13の出力波形と類似になるように同期して動作してい
る。
FIG. 2(q) shows a pulse output C which is applied to the switching circuit 4 by logically ANDing the output pulse waveform C1 of the PWM comparator 12 and the output pulse waveform C2 of the second PWM comparator 14. capacitor 16
The charging current for the voltage F across the input smoothing circuit 3 is determined by the DC voltage of the input smoothing circuit 3 and the resistor 15, and is discharged by the switch circuit 17. The operation timing of the switch circuit 17 is synchronized to be similar to the output waveform of the oscillation circuit 13. and it is working.

第2 (7) P W Mコンパレータ14により制御
されている場合、すなわちコンデンサ16の両端電圧F
が発振回路13の鋸歯状電圧ムより早く立上がる状態に
設定されている場合、入力端子1.1′に印加される商
用交流電圧の変動(入力平滑回路3の直流電圧変動)に
対してコンデンサ16の両端電圧Fは充電々流が変化す
るために21又はF2へ移動してパルス出力Cのオン期
間りとオフ期間Eの時比率を変化させる。時比率の変化
は出力端子2.2′の出力電圧を一定にするように動作
するため、比較回路1oの出力電圧がほとんど移動しな
くても安定かたもてる。又、ツェナーダイオード20に
より比較回路10の最大出力電圧B3が設定されている
ため時比率の最大値が制限されているが、時比率の最大
値も入力端子1,1′に印加される商用交流電圧の変動
に比列して変化することになる。又、商用交流電圧が低
下してコンデンサ16の両端電圧Fが発振回路13の鋸
歯状電圧ムより遅く立上がるような場合でも、PWMコ
ンハL/ −p 12 カ第2のPWMコンパレータ1
4に替わって時比率の最大値を制御するため、商用交流
電圧の低下に伴なって時比率の最大値が無制限に増加す
ることを防止でき、その絶対値が自由に設定できるので
ある。
When controlled by the second (7) PWM comparator 14, that is, the voltage F across the capacitor 16
is set to rise earlier than the sawtooth voltage of the oscillation circuit 13, the capacitor is The voltage F across 16 moves to 21 or F2 as the charging current changes, changing the time ratio between the on period and off period E of the pulse output C. Since the change in duty ratio operates to keep the output voltage of the output terminal 2.2' constant, the output voltage of the comparator circuit 1o can remain stable even if it hardly changes. Furthermore, since the maximum output voltage B3 of the comparison circuit 10 is set by the Zener diode 20, the maximum value of the duty ratio is limited, but the maximum value of the duty ratio is also the same as the commercial AC applied to the input terminals 1 and 1'. It will change in proportion to the voltage fluctuation. Furthermore, even if the commercial AC voltage drops and the voltage F across the capacitor 16 rises later than the sawtooth voltage of the oscillation circuit 13, the second PWM comparator 1
Since the maximum value of the duty ratio is controlled instead of 4, the maximum value of the duty ratio can be prevented from increasing indefinitely as the commercial AC voltage decreases, and its absolute value can be set freely.

発明の効果 以上のように本発明によれば、入力電圧すなわち商用交
流電圧又は直流電圧の変動による出力電圧の安定化は、
比較回路の出力レベルの変化にほとんどよらず、直接入
力電圧の変化により制御されるために応答が早く、出力
電圧の過渡変動が極めて小さくなる。また、特に入力電
圧に対する出力電圧安定度が出力電圧を直接検出して制
御しなくても十分に得られるため、出力電圧のフィード
バックをなくして出力電圧の制御を一次側だけで行なう
ことも可能である。また、直流電圧に含まれる商用周波
リップル電圧の除去比も特別な回路を用いることなく小
さくなる。また、出力電圧等の負荷応答についての過渡
的な状態において、時比率が最大値まで広がることがあ
っても、その最大時比率は入力電圧により反比例して変
化するため、入力電圧に対するトランスの最大磁束密度
はほぼ一定となるためワーストケースでのトランス設計
が必要なく、トランスの利用率が高くなり小型化が可能
となり、コスト的にも有利となるなどの効果が得られる
Effects of the Invention As described above, according to the present invention, stabilization of the output voltage due to fluctuations in the input voltage, that is, the commercial AC voltage or the DC voltage,
Since it is controlled directly by changes in the input voltage without depending on changes in the output level of the comparator circuit, the response is quick and transient fluctuations in the output voltage are extremely small. In addition, sufficient output voltage stability with respect to input voltage can be obtained without directly detecting and controlling the output voltage, so it is also possible to eliminate output voltage feedback and control the output voltage only on the primary side. be. Moreover, the rejection ratio of the commercial frequency ripple voltage included in the DC voltage is also reduced without using a special circuit. In addition, even if the duty ratio expands to its maximum value in a transient state regarding the load response such as the output voltage, the maximum duty ratio changes inversely proportionally to the input voltage. Since the magnetic flux density is almost constant, there is no need to design a transformer for the worst case, and the utilization rate of the transformer is increased, making it possible to downsize the transformer, which is advantageous in terms of cost.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例によるスイッチングレギュレ
ータ装置を示す回路構成図、第2図−一僧は本発明の第
1図の回路構成図の動作波形を示す説明図、第3図は従
来の回路構成図、第4図←〒靴従来の第3図の回路構成
図の動作波形を示す説明図である。 3・・・・・・入力平滑回路、4・・・・・・スイッチ
ング回路、6・・・・・・トランス、6.7・・・・・
・ダイオード、8・・・・・・チョークトランス、9,
16・・・・・・コンデンサ、1o・・・・・・比較回
路、11・・・・・・基準電圧回路、12゜14・・・
・・・PWMコンパレータ回路、13・・・・・・発振
回路、15・・・・・・抵抗、17・・・・・・スイッ
チ回路、2o・・・・・・ツェナーダイオード。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第2
FIG. 1 is a circuit diagram showing a switching regulator device according to an embodiment of the present invention, FIG. 2 is an explanatory diagram showing operating waveforms of the circuit diagram of FIG. FIG. 4 is an explanatory diagram showing operating waveforms of the conventional circuit diagram of FIG. 3. 3... Input smoothing circuit, 4... Switching circuit, 6... Transformer, 6.7...
・Diode, 8...Choke transformer, 9,
16...Capacitor, 1o...Comparison circuit, 11...Reference voltage circuit, 12゜14...
...PWM comparator circuit, 13...Oscillation circuit, 15...Resistor, 17...Switch circuit, 2o...Zener diode. Name of agent: Patent attorney Toshio Nakao and 1 other person 2nd
figure

Claims (1)

【特許請求の範囲】[Claims] 直流入力電圧の供給されるスイッチング回路と、このス
イッチング回路の出力が1次巻線に供給されるトランス
と、このトランスの2次巻線に接続される整流平滑回路
と、この整流平滑回路の出力電圧を検出して基準電圧と
比較増幅する比較回路と、この比較回路の出力電圧と発
振回路の出力電圧とを比較してオン−オフのパルス波形
を作り出すPWMコンパレータ回路と、このPWMコン
パレータ回路の出力で上記スイッチング回路を動作させ
、前記直流入力電圧に接続される抵抗とコンデンサの直
列充電回路に発振回路の発振周期に同期して前記コンデ
ンサを放電するスイッチ回路と、前記コンデンサの充放
電電圧波形と前記比較回路の出力電圧とを比較してオン
−オフのパルス波形を作り出す第2のPWMコンパレー
タ回路を有し、前記PWMコンパレータのパルス波形と
前記第2のPWMコンパレータのパルス波形をロジック
的にAND接続して前記スイッチング回路を動作させる
ようにしたことを特徴とするスイッチングレギュレータ
装置。
A switching circuit to which DC input voltage is supplied, a transformer to which the output of this switching circuit is supplied to the primary winding, a rectifying and smoothing circuit connected to the secondary winding of this transformer, and an output of this rectifying and smoothing circuit. A comparator circuit that detects a voltage, compares it with a reference voltage, and amplifies it; a PWM comparator circuit that compares the output voltage of this comparator circuit with the output voltage of an oscillation circuit to generate an on-off pulse waveform; The output operates the switching circuit, and a series charging circuit of a resistor and a capacitor connected to the DC input voltage includes a switching circuit that discharges the capacitor in synchronization with the oscillation cycle of the oscillation circuit, and a charging/discharging voltage waveform of the capacitor. and the output voltage of the comparison circuit to generate an on-off pulse waveform, the pulse waveform of the PWM comparator and the pulse waveform of the second PWM comparator are logically combined. A switching regulator device characterized in that the switching circuit is operated by AND connection.
JP61073524A 1986-03-31 1986-03-31 Switching Regulator Device Expired - Lifetime JPH0824424B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61073524A JPH0824424B2 (en) 1986-03-31 1986-03-31 Switching Regulator Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61073524A JPH0824424B2 (en) 1986-03-31 1986-03-31 Switching Regulator Device

Publications (2)

Publication Number Publication Date
JPS62233068A true JPS62233068A (en) 1987-10-13
JPH0824424B2 JPH0824424B2 (en) 1996-03-06

Family

ID=13520708

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61073524A Expired - Lifetime JPH0824424B2 (en) 1986-03-31 1986-03-31 Switching Regulator Device

Country Status (1)

Country Link
JP (1) JPH0824424B2 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55166721A (en) * 1979-06-15 1980-12-26 Shindengen Electric Mfg Co Ltd Electric power converting circuit
JPS5652422A (en) * 1979-10-05 1981-05-11 Hitachi Ltd Electric power source device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55166721A (en) * 1979-06-15 1980-12-26 Shindengen Electric Mfg Co Ltd Electric power converting circuit
JPS5652422A (en) * 1979-10-05 1981-05-11 Hitachi Ltd Electric power source device

Also Published As

Publication number Publication date
JPH0824424B2 (en) 1996-03-06

Similar Documents

Publication Publication Date Title
JP3175663B2 (en) Self-oscillation type switching power supply
JPS6013469A (en) Dc/dc converter
JPH11122926A (en) Self-oscillating switching power supply
JPH05276750A (en) Power supply circuit
JPH1014217A (en) Switching power supply
EP0083216A2 (en) Stabilizing power supply apparatus
JPH04127875A (en) Power supply
JPS62233068A (en) Switching regulator unit
JPH0884470A (en) D.c. high voltage generator
JP2001178126A (en) Switching power supply
JPH06103987B2 (en) Peak current control converter
JPS60226772A (en) Switching power source
JP3350939B2 (en) High voltage power supply control circuit
JPH08317650A (en) Switching power-supply apparatus
JPH0421358A (en) Switching regulator
JPH07327369A (en) Power supply
JP3081417B2 (en) Switching power supply
JP2718372B2 (en) Switching power supply circuit
JP2857794B2 (en) Stabilized power supply
JPH04208068A (en) Switching power source circuit
JPH028552Y2 (en)
JPH02202358A (en) Magnetic amplifier control switching regulator
JPH0429564A (en) Dc-dc conversion power source device
JP2000253657A (en) Switching power supply and control thereof
JPH01313885A (en) High-frequency power circuit

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term