JPS62231352A - Ic card - Google Patents

Ic card

Info

Publication number
JPS62231352A
JPS62231352A JP61073185A JP7318586A JPS62231352A JP S62231352 A JPS62231352 A JP S62231352A JP 61073185 A JP61073185 A JP 61073185A JP 7318586 A JP7318586 A JP 7318586A JP S62231352 A JPS62231352 A JP S62231352A
Authority
JP
Japan
Prior art keywords
card
area
storage area
code
password
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61073185A
Other languages
Japanese (ja)
Inventor
Hiroshi Watanabe
弘 渡辺
Yoshihide Okubo
嘉英 大久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Edge Inc
Original Assignee
Toppan Moore Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Moore Co Ltd filed Critical Toppan Moore Co Ltd
Priority to JP61073185A priority Critical patent/JPS62231352A/en
Priority to US06/943,673 priority patent/US4849614A/en
Publication of JPS62231352A publication Critical patent/JPS62231352A/en
Pending legal-status Critical Current

Links

Landscapes

  • Credit Cards Or The Like (AREA)
  • Storage Device Security (AREA)

Abstract

PURPOSE:To hold mutual security among information systems even in a card where plural information systems share the same card, by limiting an access to data, and lifting a restriction by a specified input, when the number of times of the mis-inputs of a password number exceed a prescribed number of times. CONSTITUTION:An IC card consists of a CPU1 that is a control means, a ROM2 having a storage area for plural password codes, an EPROM4 having plural error bit areas which store the number of times of the mis-inputs of the password code, and a RAM3 having the storage area group of a bit of information. The CPU1 checks an input code and the password code in the ROM2, and when a coincidence is obtained in a checked result, the storage area to which the password code is related, is accessed. When a mis-match is obtained in the checked result, the CPU1 counts the number of times of mis-matches and stores them at an error bit area, and when the number of counts arrive at a prescribed number of counts, the access to the storage area is prohibited. Also, the CPU1 nullifies the count in the error bit area when a specified signal is inputted, and the IC card is constituted so that it is possible to use the IC card safely even when the plural information systems share the same IC card.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、一枚のカードのなかに複数の情報システムを
併存させて多目的に使用されるICカードに関し、特に
暗証番号の所定回数の誤入力によりデータへのアクセス
を制限するとともに、その制限を解除できるICカード
に関する。
Detailed Description of the Invention (Industrial Application Field) The present invention relates to an IC card that is used for multiple purposes with multiple information systems coexisting in one card, and particularly relates to an IC card that is used for multiple purposes by having multiple information systems coexist in one card. The present invention relates to an IC card that can restrict access to data and release the restriction based on input.

なお、この発明におけるICカードは、偏平形状のもの
のみならず、錠状あるいは棒状のものも含むものとする
。また、この発明における暗証番号とは、キー・コード
、秘密コードと呼ばれているコードを含むICカードを
アクセスするための特定の入力信号をいい、数字による
番号のほか、英文字、カナ文字等の文字もしくは記号ま
たはこれらの組合せの場合も含まれる。
Note that the IC card in this invention includes not only a flat-shaped IC card but also a tablet-shaped or rod-shaped one. In addition, the PIN number in this invention refers to a specific input signal for accessing an IC card that includes a code called a key code or secret code, and includes not only numerical numbers but also alphabetic characters, kana characters, etc. This also includes characters or symbols or a combination thereof.

(従来の技術) クレジットカード、身分証明カードなどの使用に際して
、本人であることの確認のために暗証番号を人力して、
正しい番号が入力された場合にのみ、情報へのアクセス
を許すことが広く行われている。
(Prior art) When using a credit card, identification card, etc., a personal identification number is manually entered to confirm the identity of the individual.
It is common practice to allow access to information only if the correct number is entered.

暗証番号の秘密を守るために、誤入力の回数を制限し、
一定回数以上誤入力すると、カードがロックされて使用
不可能になるICカードが提案されている。
To protect the secrecy of your PIN, limit the number of incorrect inputs.
An IC card has been proposed in which the card is locked and becomes unusable if incorrect input is made a certain number of times or more.

(発明が解決しようとする問題) しかしながら、暗証番号を所定回数誤入力さけたために
、ICカードを使用不能(メモリ部等の破損)にするこ
とは、使用名の錯誤等の場合もあり好ましいことではな
い。
(Problem to be solved by the invention) However, it is preferable to make the IC card unusable (damage to the memory unit, etc.) because the PIN number has been input incorrectly a predetermined number of times, as it may also be due to a mistake in the user name, etc. isn't it.

そこで入力装置にICカードを挿入している間は暗証番
号の誤入力回数は、ICカードに内蔵した揮発性メモリ
に一時的に記憶され、入力装置に挿入したカードを引抜
けば誤入力回数の記憶を揮発し、リセットする手段も考
えられるが、この場合には繰返しICカードを挿入すれ
ば実質上アクセス回数が無制限になり、暗証番号の誤入
力を制限するというICカードの安全性確保の目的が失
われる結果となる。
Therefore, while the IC card is inserted into the input device, the number of incorrect inputs of the PIN number is temporarily stored in the volatile memory built into the IC card, and when the card is removed from the input device, the number of incorrect inputs is recorded. It is possible to volatilize the memory and reset it, but in this case, if the IC card is inserted repeatedly, the number of accesses will be virtually unlimited, and the purpose of ensuring the safety of the IC card is to limit incorrect input of the PIN number. will be lost.

また、揮発性メモリの代りに、ROMなどの不揮発性メ
モリをカードに内蔵させて、これに誤入力回数を永久的
累積的に記憶させればI18証番号の誤入力履歴は完全
に記憶されるが、その代りに、前回までの誤入力回数が
記録されて残っているので、新たな誤入力回数がそのま
まカウントされ、すぐに制限回数に達し実用的でなくな
るという問題がある。
In addition, if a non-volatile memory such as a ROM is built into the card instead of a volatile memory, and the number of incorrect inputs is permanently and cumulatively stored in this memory, the history of incorrect inputs of the I18 identification number can be completely memorized. However, instead, the number of incorrect inputs up to the previous time is recorded and remains, so the new number of incorrect inputs is counted as is, and there is a problem that the limit is quickly reached, making it impractical.

特に、一枚のICカードの中に複数の情報システムを有
し、多目的に使用されるようにしたものにおいては、I
Cカードに内蔵される情報システムを管理する事業体も
複数併存する場合が多く、事業体相互間の情報のセキュ
リティ保全の問題や、他社の情報管理に伴う情報のロッ
クが生じた場合の自社の処理の問題がある。
In particular, when a single IC card has multiple information systems and is used for multiple purposes,
In many cases, there are multiple business entities that manage the information systems built into C-cards, and there are issues of information security between business entities, and concerns about one's own company's security in the event that information is locked due to information management by another company. There is a processing problem.

更に、暗証番号の誤入力はカード所持者、管理者により
行われるだけでなく、同一カード内の他の情報システム
にかかわる第三者により行われる場合があるので、これ
らをリセットする手段が必要となる。
Furthermore, incorrect input of a PIN number can be made not only by the card holder or administrator, but also by a third party involved in other information systems on the same card, so a means to reset it is necessary. Become.

(問題点を解決するための手段) 従って、本発明の目的は、暗証番号の誤入力回数を、そ
の暗証番号によりアクセスされる複数の情報システムの
1部に対応して設()られた書き換え不能または容易に
書き換えできないメモリに記録することにより安全性を
確保すると共に、暗証番号の所定回数の誤入力があって
もICカードを破損せず、誤入力回数を解除して、再度
の使用ができる実用的なICカードを提供することにあ
る。
(Means for Solving the Problems) Therefore, it is an object of the present invention to reduce the number of incorrect inputs of a PIN number by rewriting the number of times a PIN number is incorrectly entered, which Security is ensured by recording in a memory that cannot be permanently or easily rewritten, and even if the PIN is entered incorrectly a certain number of times, the IC card will not be damaged, and the number of incorrect entries can be canceled so that it can be used again. Our goal is to provide a practical IC card that can be used.

本発明によるICカードによれば、少なくとも制御手段
と記憶手段を有し、記憶手段は、情報を記憶するための
複数個の記憶エリアと、各記憶エリアに関係して定義さ
れた暗証番号を記憶する暗証番号エリアと、暗証番号の
誤入力回数を記憶する複数個のエラー・ピッ1−・エリ
アを含み、制御手段は、入力された番号と暗証番号エリ
アに記憶された定義された暗証番号を照合する照合手段
と、照合手段の照合結果が一致の場合に、定義された暗
証番号が関係する前記記憶エリアをアクセスする手段と
、照合手段の照合結果が不一致の場合に、その回数を、
当該エラー・ビツト・エリアに記憶させるエラー・カウ
ント手段と、そのエラーカラント手段が、あらかじめ定
めた所定回数をカウントした場合に、定義された暗証番
号が関係する記憶エリアへのアクセスを禁止する記憶エ
リア・ロツク手段と、少なくとも一つの特定入力信号に
より、前記エラー・ビツト・エリアのカウントを無効に
するりセット手段を有する。
According to the IC card according to the present invention, the IC card includes at least a control means and a storage means, and the storage means stores a plurality of storage areas for storing information and a password defined in relation to each storage area. and a plurality of error pin areas for storing the number of incorrect inputs of the password, and the control means stores the input number and the defined password stored in the password area. If the verification means to be verified and the verification results of the verification means match, and the means for accessing the storage area to which the defined PIN number relates and the verification results of the verification means do not match, the number of times;
An error counting means to be stored in the error bit area, and a storage area that prohibits access to the storage area related to the defined PIN number when the error count means has counted a predetermined number of times. - locking means and means for disabling or setting said error bit area count by means of at least one specific input signal;

(作用) 本発明によれば、複数個の記憶エリアを備え、それら記
憶エリアの1つまたはいくつかに対応して複数個のエラ
ー・ビツト・エリアが備えられており、各記憶エリアを
アクセスするとき暗証番号が誤入力されたとき、対応す
るエラー・ビツト・エリアにその誤入力回数が記録され
、その誤入力回数が所定回数に達すると、対応する記憶
エリアをアクセス不能にロックする。この場合、ロック
状態にないエラー・ビツト・エリアに属する記憶エリア
のアクセスは通常通りに行うことができる。
(Operation) According to the present invention, a plurality of storage areas are provided, a plurality of error bit areas are provided corresponding to one or some of the storage areas, and each storage area is accessed. When a password is input incorrectly, the number of incorrect inputs is recorded in the corresponding error bit area, and when the number of incorrect inputs reaches a predetermined number, the corresponding storage area is locked inaccessible. In this case, access to the storage area belonging to the error bit area that is not in the locked state can be performed normally.

ロック状態は特定の暗証番号の使用により解除して、ロ
ック状態にあった記憶エリアを再びアクセス可能にする
ことができる。この様なロックおよびアンロックは複数
個のエラー・ビツト・エリア毎に独立に行われる。
The locked state can be released by using a specific password to make the locked storage area accessible again. Such locking and unlocking is performed independently for each of a plurality of error bit areas.

(効果) 暗証番号は関係した記憶エリアのみをロックしたり、ロ
ック解除したりするので、一枚のカードに複数の情報シ
ステムを同居させても、相互のセキュリティが保持され
、またロック解除信号により特定の情報システムのエラ
ー・カウントをリセットして、他のシステムからのロッ
クによる干渉を排除できる。
(Effects) Since a PIN code locks or unlocks only the related storage area, mutual security is maintained even if multiple information systems are installed on one card, and an unlock signal can be used to You can reset error counts for a particular information system to eliminate interference from locks from other systems.

また、一枚のカードに銀行、デパート、病院等、さまざ
まな事業主体による情報システムを同居させて、安全に
使用できるので、カード保持者にとって多機能で安全な
カードが形成される。
Furthermore, a single card can be used safely with information systems provided by various business entities such as banks, department stores, hospitals, etc., creating a multifunctional and safe card for the card holder.

(実施例) 本発明の実施例を添付図面を参照して説明する。(Example) Embodiments of the present invention will be described with reference to the accompanying drawings.

第1図は、ICカードの構成を示すもので制御部(CP
tJl)とメモリ部(ROM2.RAM3゜EPROM
4)とで構成され、ワンチップないし数チップのICで
形成され、制御部を介してメモリ部に記憶されたデータ
をアクセスする。第2図はICカードを使用するためホ
ストコンピュータに接続するためのインタフェイス(I
Cカードリーダーライター)を示すものである。
Figure 1 shows the configuration of the IC card.
tJl) and memory section (ROM2.RAM3゜EPROM
4), which is formed from one or several chips of IC, and accesses data stored in the memory section via the control section. Figure 2 shows the interface (I) for connecting to a host computer to use an IC card.
C card reader/writer).

次に、第3図により実施例のメモリの論理構成を説明す
る。メモリには、データを記憶するための記憶エリア群
と、各記憶エリアをアクセスするために定義された暗証
番号を記憶するための暗証番号エリアと、暗証番号の誤
入力を記憶するためのエラー・カウント・エリアが必要
であり、メモリが記録されていることを示すメモリ・フ
ォーマット・マーク・エリアを設けである。
Next, the logical configuration of the memory of the embodiment will be explained with reference to FIG. The memory includes a group of storage areas for storing data, a PIN area for storing PIN numbers defined for accessing each storage area, and an error area for storing incorrect PIN inputs. A count area is required and a memory format mark area is provided to indicate that memory is being recorded.

1IaVL番号エリア、エラー・カウント・エリア等は
記録内容の改変を防ぐためにROMなどの書替不可能な
メモリ、またはプログラムなどの他の手段により容易に
書き換えができないようにしたEPROM(またはEE
PROM、RAM)4等に設定されている。
1IaVL number area, error count area, etc. are stored in non-rewritable memory such as ROM to prevent alteration of recorded contents, or in EPROM (or EE) that cannot be easily rewritten by other means such as a program.
PROM, RAM) 4, etc.

暗証番号は、個人が第三者に容易に知られないように決
定した個人コード(IDコード)と、例−〇 − えばクレジットカードを発行した銀行・会社などが個人
カードと同様に決定した組織コード、発行コードあるい
は固有の製造コード(キー)がある。
A PIN is a personal code (ID code) determined by the individual so that it is not easily known to a third party, and an organization code determined by the bank or company that issued the credit card in the same way as for the personal card. code, issue code or unique manufacturing code (key).

これら暗証番号は、記憶エリア群の内一部の記憶エリア
ごとに定義されているので、たとえば、A銀行の暗証番
号でB会社用の記憶エリアのデータを読み出すことはで
きない。
These passwords are defined for each storage area in the storage area group, so, for example, it is not possible to read data in the storage area for company B using the password for bank A.

制御部は、暗証番号j−リアに記録された暗証番号と、
入力された番号とを比較し、相互の番号が不一致の場合
には誤入力回数をエラー・カランI〜・エリアにカウン
トさせるエラー・カウント手段と、そのカウント値が所
定値に達した場合に記憶エリアへのアクセスを禁止する
記憶エリア・ロツク手段と、特定の入力信号によりエラ
ー・カウント・エリアのカウントを無効にするリセット
手段とを有する。
The control unit uses the PIN number recorded on the PIN number j-rear,
Error counting means that compares the input numbers and counts the number of incorrect inputs in the error call I~ area if the numbers do not match, and stores the count value when it reaches a predetermined value. It has storage area lock means for prohibiting access to the area, and reset means for invalidating the count in the error count area by a specific input signal.

次に、第3図の暗証番号エリアとエラー・カウント・エ
リアと記憶エリアAMとの関係を第4図に基づき説明す
る。同図において、記憶エリア群は、たとえば、A銀行
用のデータを記録する第1記憶エリア、Bデパート用の
データを記録する第2記憶エリア、C学校用のデータを
記録する第3記憶エリア、Dクレジット会社用のデータ
を記録する第4記憶エリア等を含む。これら記憶エリア
は、たとえば、Δ銀行用に異なった講座について複数個
を割り当てることもできる。各記憶エリアには1対1に
対応してそれぞれ暗証番号が定義されており、各暗証番
号は相互に異なるものを用いる。
Next, the relationship between the password area, error count area, and storage area AM shown in FIG. 3 will be explained based on FIG. 4. In the figure, the storage area group includes, for example, a first storage area that records data for bank A, a second storage area that records data for department store B, and a third storage area that records data for school C. It includes a fourth storage area for recording data for the D credit company. A plurality of these storage areas can be allocated for different courses, for example for ΔBank. Password numbers are defined in each storage area in a one-to-one correspondence, and different password numbers are used for each storage area.

エラー・カウント・エリアには、各暗証番号に、即ち各
記憶エリアに1対1に対応して誤入力回数を記録するエ
ラー・ビツト・エリアが設けられている。
The error count area is provided with an error bit area for recording the number of incorrect inputs in one-to-one correspondence with each password, that is, with each storage area.

第5図は第4図のエラー・ビツト・エリアの1つを取り
出し説明するものである。第5図において、@図は未だ
誤入力回数の書き込みのないエラー・ビツト・エリアの
状態を示すもので、(111)の状態にある。ここで暗
証番号の誤入力があると、(ハ)図のように最下位のエ
ラービット(ビットO)は1からOに反転される。そし
て、第2回目の誤入力があると、(へ)図に示すように
書込み可能な2桁目のエラービット(ビット1)が1か
ら0に反転される。第3回目の誤入力があると、ゆ図に
示すように同様にして3桁目のエラービット(ビット2
)が1からOに反転される。この状態では未書込みのエ
ラービットは無く、誤入力の許容限界に達したことを意
味し、この状態をロック状態と定義する。
FIG. 5 shows one of the error bit areas shown in FIG. 4 for explanation. In FIG. 5, the @ diagram shows the state of the error bit area where the number of incorrect inputs has not yet been written, and is in the state (111). If there is an incorrect input of the password, the lowest error bit (bit O) is inverted from 1 to O as shown in (c). When there is a second erroneous input, the writable second digit error bit (bit 1) is inverted from 1 to 0 as shown in the figure. If there is a third incorrect input, the third digit error bit (bit 2) will be entered in the same way as shown in the figure.
) is inverted from 1 to O. In this state, there are no unwritten error bits, meaning that the permissible limit of erroneous input has been reached, and this state is defined as a locked state.

誤入力回数はロック状態になる前に正しい暗証番号が入
力されてもロック状態になるまで累積的にカウントして
もよく、また、ロック状態になる前に正しい暗証番号が
入力されると、それまでにカウントされた誤人力回数を
リセットするようにしてもよい。ここでは、後者の場合
に適用した例を第6図に基づき説明する。
The number of incorrect inputs may be cumulatively counted until the lock state is reached, even if the correct PIN is entered before the lock state is entered, and if the correct PIN is entered before the lock state is entered, The number of erroneous human efforts counted up to that point may be reset. Here, an example applied to the latter case will be explained based on FIG. 6.

第6図において、まず、ステップ100でICカードを
入出力装置に挿入刃−ることにより初期設定を行い、次
いでステップ101でアクセスしようとする記憶エリア
に対応する暗1番号を入力する。すると、ステップ10
7で当該記憶エリアに対応するエラー・ビツト・エリア
を読み出し、ステップ108で暗証番号の誤入力回数が
3回未満であるか否かを確認する。ここで、Noと判断
されれば、当該記憶エリアはロック状態にあるから、ス
テップ109でエラー表示をするのみであるが、YES
と判断されれば、ステップ111でそれが正しいか否か
確認される。ここで、正しいと判断されれば、ステップ
112で再び対応エラー・ビツト・エリアを読み出しス
テップ113でそのエリアに誤入力のカウントが存在す
るか否かをチェックする。カウントがあればステップ1
14でこのエリアをリセットし、カウントがなければそ
のままステップ115へ進み、ここで当該記憶エリアに
ついての読み出しかどうかをチェックする。
In FIG. 6, first, in step 100, initial settings are performed by inserting the IC card into the input/output device, and then, in step 101, the secret number corresponding to the storage area to be accessed is input. Then step 10
In step 7, the error bit area corresponding to the storage area is read out, and in step 108, it is checked whether the number of incorrect inputs of the password is less than three times. If the determination is No here, the storage area is in a locked state, so an error will only be displayed in step 109; however, if the determination is YES.
If it is determined that this is correct, it is checked in step 111 whether or not it is correct. If it is determined to be correct, the corresponding error bit area is read out again in step 112, and it is checked in step 113 whether or not there is a count of erroneous inputs in that area. If there is a count, step 1
This area is reset in step 14, and if there is no count, the process directly advances to step 115, where it is checked whether or not the storage area in question is being read.

読出しのときはステップ116でデータ読出し処理をし
、そうでないときはステップ117で書込みかどうかを
チェックする。ここで書込みと判断されたときはステッ
プ118で書込み処理、書込みでないときはステップ1
19でその他の処理をし、このフローを終了するかまた
は、他の記憶エリアをアクセスするときは■へ、同一記
憶エリアを再びアクセスするときは■へ戻る。
In the case of reading, data reading processing is performed in step 116, and if not, it is checked in step 117 whether or not it is writing. If writing is determined here, writing is performed in step 118, and if not writing, step 1
In step 19, other processing is performed and this flow is ended, or if another storage area is to be accessed, the process returns to (2), and if the same storage area is to be accessed again, the process is returned to (i).

ステップ111で暗証番号が誤入力と判断されたときは
、ステップ122で再び対応エラー・ビツト・エリアを
読み出し、ステップ123または125でそれぞれ暗証
番号の誤人力回数が0回か、1回かを判断し、0回のと
きはステップ124で1回目を、1回のときはステップ
126で2回目を、その他の時はステップ127で3回
目をそれぞれ対応するエラー・ビツト・エリアに誤入力
回数を記録する。誤入力回数の記録が1回目(ステップ
124)と2回目(ステップ126)のときは■へ戻る
が、3回目(ステップ127)のときはロック状態であ
るから、ステップ128でエラー表示をしてこのフロー
を終了するかまたは他のリアが第7Iia(a)に示す
ようマロツク状態(000)にされた場合、そのエラー
・ビツト・エリアに対応する記憶エリアの再使用を可能
にするため、そのロックを解除して初期状態(111)
に回復させるアンロック操作について第8図に基づき説
明する。
If it is determined in step 111 that the PIN has been input incorrectly, the corresponding error bit area is read out again in step 122, and in step 123 or 125 it is determined whether the number of incorrect PINs entered is 0 or 1, respectively. If it is 0 times, the first time is recorded in step 124, if it is 1 time, the second time is recorded in step 126, and if other times, the third time is recorded in step 127.The number of incorrect inputs is recorded in the corresponding error bit area. do. When the number of incorrect inputs is recorded for the first time (step 124) and the second time (step 126), the process returns to ■, but when it is the third time (step 127), it is locked, so an error is displayed at step 128. If this flow is terminated or another rear is placed in the marlocked state (000) as shown in Section 7Iia(a), the memory area corresponding to the error bit area may be reused. Unlock and initial state (111)
The unlocking operation for restoring the state will be explained based on FIG. 8.

第8図において、ロック解除専用の装置にICカードを
挿入すると、先づステップ195で初期設定を行い、ス
テップ196で暗証番号の入力を行うと、ステップ19
7でその暗証番号に対応するエラー・ビツト・エリアを
読み出す。このエラー・ビツト・エリアに記録されてい
る誤入力回数が3回未満であるかどうかをステップ19
8で確認する。ここで、YESと判断されればステップ
199でロック状態でない旨を表示して終了するが、N
oと判断されればロック状態にあるから、ステップ20
0でロック解除のコマンドを入力し、ステップ201で
ロック解除コマンドの入力を確認する。ここで、NOと
判断されれば他の処理を行うが、YESと判断されれば
ステップ204でその記憶エリアについて所定の必要な
暗証番号とマスターコードを入力し、ステップ205で
それら入力番号が正しいか否かを確認する。ここで、誤
りと判断された時はステップ206でその旨を表示して
終了するが、正しいと判断されたとぎは、ステップ20
7でそれら入力符号が正しいことを表示し、ステップ2
08で対応エラー・ピッ]〜・エリアを読み出し、ステ
ップ209でそのエラー・ビツト・エリアを(111)
になるようにリセット処理をし、ステップ210でその
リセット処理終了の確認をする。ここで、YESと判断
されればステップ211でアンロック終了の表示をし、
Noと判断されたときはステップ212でアンロック処
理が不成功であった旨の表示をする。
In FIG. 8, when an IC card is inserted into a device dedicated to unlocking, initial settings are first performed in step 195, and a password is entered in step 196, and then step 19
Step 7 reads out the error bit area corresponding to the PIN number. In step 19, check whether the number of incorrect inputs recorded in this error bit area is less than 3.
Check with 8. If it is determined to be YES here, a message indicating that it is not in the locked state is displayed in step 199 and the process ends;
If it is determined as o, it is in the locked state, so step 20
In step 0, a command to release the lock is input, and in step 201, the input of the unlock command is confirmed. Here, if the determination is NO, other processing is performed, but if the determination is YES, the required predetermined PIN and master code are input for the storage area in step 204, and in step 205, those input numbers are correct. Check whether or not. Here, if it is determined to be incorrect, a message to that effect is displayed in step 206 and the process ends; however, if it is determined to be correct, step 206
7 indicates that the input symbols are correct, and step 2
At step 08, the corresponding error bit area is read out, and at step 209, the error bit area is read out (111).
Then, in step 210, the completion of the reset processing is confirmed. If it is determined as YES here, the unlock completion is displayed in step 211.
If the answer is No, a message indicating that the unlocking process was unsuccessful is displayed in step 212.

なお、ステップ204で2つのキーを入力した後ステッ
プ205で入カキ−が正しいかを確認しているが、各キ
ーを入力する都度、正しいか否かを確認してもよい。ま
た、ステップ200をコマンド入力に代えマスター・コ
ード入力とし、ステップ201で入カマスター]−ドが
正しいか否かを確認してもよく、この場合は、ステップ
204は省略され、ステップ205は暗証番号のみの確
認となる。この変更はFig、9aにおいても同様に行
うことができる。更に、ステップ204で連続して2つ
のキーを入力しても良いがマスターコード1つだけを、
暗証番号として用いるようにしてもよい。
Note that after inputting the two keys in step 204, it is confirmed in step 205 whether the input keys are correct, but it may be confirmed each time each key is input. Alternatively, step 200 may be replaced with a command input by inputting a master code, and step 201 may check whether the input master code is correct. In this case, step 204 is omitted and step 205 is a password input. Only the number will be confirmed. This change can be made in the same way in FIG. 9a. Furthermore, in step 204, you may input two keys consecutively, but only one master code.
It may also be used as a password.

第9図は、E E P ROXVなどの消去可能なメモ
リを用いて、エラーカウントエリアを2つのエラービッ
トのみからなる1つのセグメントで構成した実施例を示
す。この実施例においては、2個のビットが2進数2桁
を表現する柊ものとし、第9図(2)に示すように初期
状態(誤入力回数0回)を(11)で表し、1回目の誤
入力回数を(10)。
FIG. 9 shows an embodiment in which an erasable memory such as an EEPROXV is used and the error count area is configured with one segment consisting of only two error bits. In this example, it is assumed that two bits represent two binary digits, and as shown in FIG. 9 (2), the initial state (zero number of incorrect inputs) is represented by (11), and the The number of incorrect inputs is (10).

2回目の誤入力回数を(01)、3回目の誤入力回数を
(00)、即ちロック状態としている。こして、ロック
が解除されて、当該記憶エリアが使用可能となるが、ア
ンロックに必要なキーを誤入力すると、同図(ハ)に示
すように、ロック状態のままにとどまる。
The number of erroneous inputs for the second time is (01), and the number of erroneous inputs for the third time is (00), that is, the lock state is set. As a result, the lock is released and the storage area becomes usable, but if the key required for unlocking is input incorrectly, the storage area remains locked as shown in FIG.

この実施例は第6図と第8図に従って実行することが出
来るので、ここでは重視した説明を避ける。
Since this embodiment can be implemented according to FIGS. 6 and 8, a detailed explanation will be avoided here.

以上の説明では、記憶エリアと暗証番号とエラー・ビツ
ト・エリアはそれぞれ1対1に対応して設定した場合に
ついて説明したが、本発明はこれに限られるものではな
い。たとえば、第10図に示すように、記憶エリア群を
複数のグループに分け、各グループは1つまたは複数個
の記憶エリアから成り、1つのグループ内の記憶エリア
は全て同一の暗証番号でアクセスするようにすることが
できる。たとえば、第1のグループはA銀行用として4
個の記憶エリアを割り当て、第1の記憶エリアは預金用
に、第2の記憶エリアはローン用に、第3の記憶エリア
は財務管理サービス用に、ぞして第4の記憶エリアは余
備用として用いることができる。また、第2のグループ
は第5おにび第6の記憶エリアをそれぞれ買物用および
クラブ用としてB銀行に割り当て、そして、第3のグル
ープCは第7および第8の記憶エリアをC学校に割り当
てる。その他、同様な方法でDクレジット会社等に記憶
エリアを割り当てるようにすればよい。
In the above description, a case has been described in which the storage area, password number, and error bit area are set in one-to-one correspondence, but the present invention is not limited to this. For example, as shown in Figure 10, the storage area group is divided into multiple groups, each group consisting of one or more storage areas, and all storage areas within one group are accessed with the same password. You can do it like this. For example, the first group is 4 for Bank A.
storage areas are allocated, a first storage area for deposits, a second storage area for loans, a third storage area for financial management services, and a fourth storage area for reserves. It can be used as Also, the second group assigns the fifth and sixth storage areas to Bank B for shopping and club use, respectively, and the third group C assigns the seventh and eighth storage areas to C School. assign. In addition, a similar method may be used to allocate storage areas to D credit companies and the like.

これら各グループ毎にエラー・ビツト・エリアと暗証番
号が1つづつ設定されている。
One error bit area and one password are set for each group.

第10図に示す実施例を実行する手順を第11図に基づ
き説明する。第11図は大部分は第6図と同様な動作で
あるので、対応するステップは同一符号で示した。以下
、この実施例を第6図と相異するところを中心に説明す
る。
The procedure for executing the embodiment shown in FIG. 10 will be explained based on FIG. 11. Since most of the operations in FIG. 11 are similar to those in FIG. 6, corresponding steps are indicated by the same reference numerals. This embodiment will be described below, focusing on the differences from FIG. 6.

第11図において、ステップ100で初期設定をした後
、ステップ101でアクセスしようとする記憶エリアの
指定を行う。ここで指定された記憶エリアがあるか否か
をステップ102で判断し、なければステップ103で
記憶エリアの誤指定の回数が所定回数であるか否かを判
断する。ここでYESと判断されればステップ104で
エラー表示をして終了するが、NOと判断されたときは
ステップ105で指定エリアなしの表示をすると共に誤
入力回数を1カウントする。
In FIG. 11, after initial settings are made in step 100, a storage area to be accessed is specified in step 101. It is determined in step 102 whether or not the designated storage area exists, and if not, it is determined in step 103 whether or not the number of incorrect designations of the storage area is a predetermined number of times. If it is determined YES here, an error is displayed in step 104 and the process ends; however, if it is determined NO, in step 105 a message indicating that there is no designated area is displayed and the number of erroneous inputs is counted by one.

ステップ102で指定記憶エリアありと判断されたとき
は、ステップ107で当該記憶エリアに対応するエラー
・ビツト・エリアを読み出し、スー 19 = テップ108で暗証番号の誤入力回数が3回未満である
か否かを確認する。ここで、NOと判断されればステッ
プ109でエラー表示をするが、YESと判断されれば
、ステップ110で暗証番号が入力され、ステップ11
1でそれが正しいか否かTi&認される。このステップ
111以下は第6図と全く同じであるので説明を省略す
る。
If it is determined in step 102 that there is a designated storage area, the error bit area corresponding to the storage area is read out in step 107, and it is checked in step 108 whether the number of incorrect inputs of the PIN number is less than three times. Check whether or not. If the answer is NO, an error is displayed in step 109, but if the answer is YES, the password is input in step 110, and step 11
1, it is checked whether it is correct or not. The steps from step 111 onward are exactly the same as those in FIG. 6, so the explanation will be omitted.

この実施例におけるアンロック操作も第8図に示す操作
と同様に行うことができる。
The unlocking operation in this embodiment can also be performed in the same way as the operation shown in FIG.

第12図は第11図に示す処理手順を変更した例を示す
もので、実質的には第11図と同様の内容を有するもの
である。従って、対応するステップは同一符号で示しで
ある。
FIG. 12 shows an example in which the processing procedure shown in FIG. 11 is modified, and has substantially the same content as FIG. 11. Corresponding steps are therefore designated by the same reference numerals.

第12図において、ステップ100からステップ109
までは第11図と同様である。ステップ140において
、続出処理、書込処理またはその伯の処理を指示するコ
マンドを入力し、ステップ115.117でどの処理か
が判断される。読出しまたは書込みの場合はステップ1
10Aまたは110Bで暗証番号入力がされ、ステップ
111Aまたは111Bでその入力@証番号が正しいか
否か判断され正しい時は、それぞれステップ116また
は118でデータ読出しまたはデータ書込みの処理が行
われる。次のステップ112からステップ114まで第
6図と同じである。
In FIG. 12, steps 100 to 109
The steps up to this point are the same as in FIG. In step 140, a command instructing successive processing, write processing, or some combination thereof is input, and in steps 115 and 117 it is determined which processing is to be performed. Step 1 for read or write
A password is input in step 10A or 110B, and it is determined in step 111A or 111B whether or not the input @identification number is correct. If it is correct, data reading or data writing processing is performed in step 116 or 118, respectively. The steps from the next step 112 to step 114 are the same as in FIG.

ステップ111Aまたはステップ111Bで誤入力と判
断されたときはステップ122に進み第6図と同様にス
テップ128まで実行がなされる。
If it is determined in step 111A or step 111B that an erroneous input has been made, the process proceeds to step 122, and the process is executed up to step 128 in the same manner as in FIG.

なお、上述において、指定エリアの読出しのみ暗証番号
の1m認を必要としない場合には、第12図のステップ
110A、111Aは必要とせず、これらステップの処
理手段を用いず、ステップ115で読出しと判断された
後、ステップ116でデータ読出しの処理を行い、ステ
ップ112に行くことなく終了するかまたは他の処理を
行うようにすればよい。
In addition, in the above, if reading of the designated area does not require 1m authentication of the PIN number, steps 110A and 111A in FIG. After the determination is made, data read processing may be performed in step 116, and the process may be terminated without proceeding to step 112, or other processing may be performed.

第13図はアンロック処理もできる他の実施例を示す図
である。同図において、ステップ301で初期設定を行
い、ステップ302で暗証番号、コマンド(記憶エリア
の指定、読出し、書込み、アンロック、その伯の指示)
またはデータを入力する、ステップ303で暗証番号の
入力か否かがチェックされる。ここで、暗証番号の入力
と判断されたときは、ステップ304でロック状態か否
かチェックされ、YESのどぎはステップ305でエラ
ー表示をして、Noのときは暗証番号が正しいことを照
合確認してステップ302へ戻る。
FIG. 13 is a diagram showing another embodiment in which unlocking processing is also possible. In the figure, initial settings are performed in step 301, and a password and commands (storage area designation, read, write, unlock, and other instructions) are performed in step 302.
Alternatively, data is input, and in step 303 it is checked whether a password is input. Here, if it is determined that the PIN number has been entered, a check is made in step 304 to see if it is in the locked state, and if YES, an error display is displayed in step 305, and if NO, it is verified that the PIN number is correct. Then, the process returns to step 302.

ステップ303で入力が暗証番号でないと判断されたと
きは、ステップ307と313で読出しか書込みかが判
断され、それぞれステップ308または315でアクセ
スされた記憶エリアに対応するエラー・ビツト・エリア
が読み出され、ステップ309または316でロック状
態か否かが確認される。ここでロック状態であればステ
ップ310または317でエラー表示がされるが、そう
でなければ、ステップ311または318で暗証番号の
チェックがされた後、それぞれステップ312または3
19でデータの読出しまたは書込みが行われステップ3
02へ戻る。
If it is determined in step 303 that the input is not a PIN number, it is determined in steps 307 and 313 whether to read or write, and the error bit area corresponding to the storage area accessed in step 308 or 315 is read out. Then, in step 309 or 316, it is confirmed whether or not it is in the locked state. If it is locked, an error message will be displayed in step 310 or 317, but if not, the password will be checked in step 311 or 318, and then step 312 or 3 will be displayed, respectively.
Data is read or written in step 19 and step 3
Return to 02.

ステップ313でNOと判断されたときはステツブ32
0でアンロック処理か否かが判断され、ここでNoと判
断されればその伯の処理をしてステップ302へ戻る。
If it is determined NO in step 313, step 32
If the answer is 0, it is determined whether or not unlock processing is to be performed. If the determination is No, the process for that number is performed and the process returns to step 302.

ステップ313でアンロック処理と判断したときは、当
該記憶エリアに対応するエラー・ビツト・エリアをステ
ップ322で読み出し、ステップ323でそれがロック
状態にあるか否かを判断する。ここでNoと判断されれ
ばステップ324でエラー表示をしてステップ302へ
戻るが、YESと判断されたときは、ステップ325で
暗証番号が正しいことをTM認した後ステップ326で
ロック解除の処理をする。この処理は第8図のステップ
204以下のステップと同様な操作で行われる。
When it is determined in step 313 that unlock processing is to be performed, the error bit area corresponding to the storage area is read out in step 322, and in step 323 it is determined whether or not it is in a locked state. If it is determined No here, an error is displayed in step 324 and the process returns to step 302, but if it is determined YES, the TM confirms that the PIN is correct in step 325, and then the lock is released in step 326. do. This process is performed in the same manner as the steps starting from step 204 in FIG.

なお、第10図に示す実施例では暗証番号が相互に異な
る場合について述べたが、いくつかのグループ毎に暗証
番号を共有するようしてもよい。
In the embodiment shown in FIG. 10, a case has been described in which the password numbers are different from each other, but the password numbers may be shared by several groups.

即ち、たとえば、第1の暗証番号を第1から第6までの
記憶エリアのアクセスのために用い、第2の暗証番号を
第7から第10までの記憶エリアのアクセスに用いるよ
うにしてもよい。
That is, for example, the first password may be used to access the first to sixth storage areas, and the second password may be used to access the seventh to tenth storage areas. .

この場合は、第14図に示すように#1暗証番号がA銀
行用とBデパート用を兼ねていて、#1エラービットエ
リアと#2エラーピットエリアの両方に対応している。
In this case, as shown in FIG. 14, the #1 PIN number is used for bank A and department store B, and corresponds to both the #1 error bit area and the #2 error pit area.

#1エラーピットエリアのカウントは、第11図のステ
ップ111で暗証番号と共に記憶エリア番号を読み出し
て、少なくともそのいずれかが誤入力している場合は、
暗証番号だけでなく記憶エリアにも対応しているエラー
ビットエリアへ誤入力回数がカウントされる。ロック解
除の際同様に、第8図のステップ205で、暗証番号と
共に記憶エリア番号を入力して、ロック解除すべきエラ
ーピッ1−エリアを特定する。この実施例は、小数の暗
証番号を記憶することにより、きめ細かなロックとlコ
ック解除ができる効果がある。従って、少なくとも1つ
の暗証番号と多数の記憶エリアとそれらに対応する多数
のエラーカウントエリアで構成して管理できるなど大変
有益である。
To count the #1 error pit area, read out the storage area number along with the password in step 111 of FIG. 11, and if at least one of them is input incorrectly,
The number of incorrect inputs is counted in the error bit area, which corresponds not only to the password but also to the storage area. Similarly, when unlocking, in step 205 of FIG. 8, the storage area number is input together with the password to specify the error pin 1 area to be unlocked. This embodiment has the advantage of allowing fine-grained locking and unlocking by memorizing a decimal password. Therefore, it is very useful to be able to configure and manage at least one password, multiple storage areas, and multiple error count areas corresponding thereto.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はICカードの概要を示す図、第2図はICカー
ドを使用するためのインターフェイスホストコンピュー
タを示す図、第3図はこの発明のICカードのメモリエ
リアの割付
Fig. 1 is a diagram showing an overview of an IC card, Fig. 2 is a diagram showing an interface host computer for using the IC card, and Fig. 3 is an allocation of the memory area of the IC card of this invention.

【プを示す図、第4図はメモリ部の要部を更
に詳細に示した図、第5図は本発明の一実施例を示す論
理図、第6図は本発明により処理を実行する手順を示す
フロー図、第7図はアンロックを説明するための論理図
、第8図は本発明によるアンロック処理の手順を示すフ
ロー図、第9図は本発明の他の実施例を示す論理図、第
10図は本発明に係るメモリ部の他の構成を示す説明図
、第11図は第10図に示すメモリ構成の場合の実行手
順を示すフロー図、第12図は第11図の変形例を示す
フロー図、第13図供参伊守ヰ寸咽は本発明の他の実施
例を示すフロー図、%Iイ図1オ本光明1)イ重ろメぞ
り訃り図面の浄書(内容に変更なし) 第1図 第2図 第3図 位5面 刀フーIv】 ハ           ム 幻       も 舐 手続補正書(自帽グへ 1.事件の表示 昭和61年特許願第73185@ 2)発明の名称 ICカ  −  ド 3、補正をする者 事件との関係 特許出願人 名 称 トラパン・ムーア株式会社 4、代理人 図面 本願の願書に添付した第1図〜第14図(全図面)を添
付第1図〜第14図と差し替える。
[Figure 4 is a diagram showing the main parts of the memory section in more detail, Figure 5 is a logic diagram showing an embodiment of the present invention, and Figure 6 is a procedure for executing processing according to the present invention. FIG. 7 is a logic diagram for explaining unlocking, FIG. 8 is a flowchart for explaining the procedure of unlock processing according to the present invention, and FIG. 9 is a logic diagram for explaining another embodiment of the present invention. 10 is an explanatory diagram showing another configuration of the memory section according to the present invention, FIG. 11 is a flowchart showing the execution procedure in the case of the memory configuration shown in FIG. 10, and FIG. Figure 13 is a flow diagram showing another embodiment of the present invention; Engraving (No change in content) Figure 1 Figure 2 Figure 3 Five-sided sword Fu Iv] Ham Gen Molick Procedure Amendment (Jibai Guhe 1. Incident Indication 1985 Patent Application No. 73185 @ 2 ) Name of the invention IC card 3, Relationship with the person making the amendment Patent applicant name Trappan Moore Co., Ltd. 4 Agent drawings Figures 1 to 14 (all drawings) attached to the application form Replace with the attached figures 1 to 14.

Claims (5)

【特許請求の範囲】[Claims] (1) 少なくとも制御手段と記憶手段を有し、該記憶
手段は、情報を記憶するための複数個の記憶エリアと、
各記憶エリアに関係して定義された少なくとも1つの暗
証符号を記憶する暗証符号エリアと、該暗証符号の誤入
力回数を記憶する複数個のエラー・ビツト・エリアを含
み、 前記制御手段は、入力された符号と前記暗証符号エリア
に記憶された前記暗証符号を照合する照合手段と、該照
合手段の照合結果が一致の場合に、前記暗証符号が関係
する前記記憶エリアをアクセスする手段と、該照合手段
の照合結果が不一致の場合に、その回数を、当該エラー
・ビツト・エリアに記憶させるエラー・カウント手段と
、該エラー・カウント手段が、あらかじめ定めた所定回
数をカウントした場合に、前記暗証符号が関係する記憶
エリアへのアクセスを禁止する記憶エリア・ロツク手段
と、少なくとも一つの特定入力信号により、前記エラー
・ビツト・エリアのカウントを無効にするリセツト手段
と、を有するICカード。
(1) It has at least a control means and a storage means, and the storage means has a plurality of storage areas for storing information;
The control means includes a password area for storing at least one password defined in relation to each storage area, and a plurality of error bit areas for storing the number of times the password is incorrectly input. collating means for collating the code stored in the code code stored in the code code area; means for accessing the storage area to which the code code relates when the matching result of the code code is a match; an error counting means for storing the number of times when the matching result of the matching means does not match in the error bit area; and when the error counting means counts a predetermined number of times, the password is An IC card comprising storage area locking means for prohibiting access to the storage area to which the code relates, and reset means for invalidating the error bit area count by at least one specific input signal.
(2) 特許請求の範囲第1項に記載のICカードにお
いて、前記暗証符号が複数個設けられ、各暗証符号はそ
れぞれ異なる記憶エリアをアクセスするようにしたIC
カード。
(2) The IC card according to claim 1, wherein a plurality of the PIN codes are provided, and each PIN code accesses a different storage area.
card.
(3) 特許請求の範囲第2項に記載のICカードにお
いて、前記エラー・ビツト・エリアは前記暗証符号ごと
にそれぞれ対応して設けられたICカード。
(3) In the IC card according to claim 2, the error bit area is provided corresponding to each of the personal identification codes.
(4) 特許請求の範囲第2項に記載のICカードにお
いて、前記エラー・ビツト・エリアは前記記憶エリアご
とにそれぞれ対応して設けられたICカード。
(4) In the IC card according to claim 2, the error bit area is provided corresponding to each of the storage areas.
(5) 特許請求の範囲第(1)項記載のICカードに
おいて、前記エラー・ビツト・エリアの少なくとも1つ
は前記記憶エリアの内の複数個のものに共通に用いられ
るようにしたICカード。
(5) The IC card according to claim (1), wherein at least one of the error bit areas is commonly used by a plurality of the storage areas.
JP61073185A 1985-12-27 1986-03-31 Ic card Pending JPS62231352A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP61073185A JPS62231352A (en) 1986-03-31 1986-03-31 Ic card
US06/943,673 US4849614A (en) 1985-12-27 1986-12-18 Composite IC card

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61073185A JPS62231352A (en) 1986-03-31 1986-03-31 Ic card

Publications (1)

Publication Number Publication Date
JPS62231352A true JPS62231352A (en) 1987-10-09

Family

ID=13510825

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61073185A Pending JPS62231352A (en) 1985-12-27 1986-03-31 Ic card

Country Status (1)

Country Link
JP (1) JPS62231352A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63155344A (en) * 1986-12-19 1988-06-28 Fujitsu Kiden Ltd Ic card
JPH03121585A (en) * 1989-10-04 1991-05-23 Kyodo Printing Co Ltd Ic card and method for releasing lock state of ic card
WO2003003194A1 (en) * 2001-06-27 2003-01-09 Sony Corporation Integrated circuit device, information processing device, information recording device memory management method, mobile terminal device, semiconductor integrated circuit device, and communication method using mobile terminal device
EP1837801A1 (en) * 2006-03-24 2007-09-26 Kabushiki Kaisha Toshiba Mobile electronic device and IC card
JP2010140467A (en) * 2008-11-13 2010-06-24 Hitachi Ltd Biometric authentication method, biometric authentication system, ic card and terminal
JP2011521351A (en) * 2008-05-16 2011-07-21 ヒューレット−パッカード デベロップメント カンパニー エル.ピー. System and method for providing system management commands

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60181893A (en) * 1984-02-28 1985-09-17 Omron Tateisi Electronics Co Preventing device of illegal access of ic card
JPS6152775A (en) * 1984-08-22 1986-03-15 Omron Tateisi Electronics Co Illegal access preventing system of card

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60181893A (en) * 1984-02-28 1985-09-17 Omron Tateisi Electronics Co Preventing device of illegal access of ic card
JPS6152775A (en) * 1984-08-22 1986-03-15 Omron Tateisi Electronics Co Illegal access preventing system of card

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63155344A (en) * 1986-12-19 1988-06-28 Fujitsu Kiden Ltd Ic card
JPH03121585A (en) * 1989-10-04 1991-05-23 Kyodo Printing Co Ltd Ic card and method for releasing lock state of ic card
WO2003003194A1 (en) * 2001-06-27 2003-01-09 Sony Corporation Integrated circuit device, information processing device, information recording device memory management method, mobile terminal device, semiconductor integrated circuit device, and communication method using mobile terminal device
US7508946B2 (en) 2001-06-27 2009-03-24 Sony Corporation Integrated circuit device, information processing apparatus, memory management method for information storage device, mobile terminal apparatus, semiconductor integrated circuit device, and communication method using mobile terminal apparatus
US9384618B2 (en) 2001-06-27 2016-07-05 Sony Corporation Integrated circuit device, information processing apparatus, memory management method for information storage device, mobile terminal apparatus, semiconductor integrated circuit device, and communication method using mobile terminal apparatus
EP1837801A1 (en) * 2006-03-24 2007-09-26 Kabushiki Kaisha Toshiba Mobile electronic device and IC card
JP2011521351A (en) * 2008-05-16 2011-07-21 ヒューレット−パッカード デベロップメント カンパニー エル.ピー. System and method for providing system management commands
JP2010140467A (en) * 2008-11-13 2010-06-24 Hitachi Ltd Biometric authentication method, biometric authentication system, ic card and terminal

Similar Documents

Publication Publication Date Title
JPS61210488A (en) Ic card
US4734568A (en) IC card which can set security level for every memory area
US4849614A (en) Composite IC card
KR970004106B1 (en) Ic card
JPH0793203A (en) File managing system
JP3420761B2 (en) A secure way to load multiple applications on a microprocessor memory card
JPS62231352A (en) Ic card
JP2555096B2 (en) IC card
JPS60205690A (en) Portable medium
JPH0754538B2 (en) Multipurpose IC card and method of using the same
JP2532063B2 (en) IC card
JPH0685158B2 (en) IC card
JP2534984B2 (en) IC card
JPH0652545B2 (en) IC card having data management means
JPH0253154A (en) Portable electronic equipment
JPS62285161A (en) Data protection system
JPH01147687A (en) Ic card
JPH06309529A (en) Security system for ic card storage
JP2656272B2 (en) Portable electronic devices
JPH01118980A (en) Ic card
JPH01106365A (en) Magnetic card issuing device
JPH06259618A (en) Information recording medium with collation processing function
JPH0560140B2 (en)
JPH01147686A (en) Portable electronic device
JPS62221753A (en) Illegal access preventing system