JPS62230263A - Picture signal processing circuit - Google Patents

Picture signal processing circuit

Info

Publication number
JPS62230263A
JPS62230263A JP61072851A JP7285186A JPS62230263A JP S62230263 A JPS62230263 A JP S62230263A JP 61072851 A JP61072851 A JP 61072851A JP 7285186 A JP7285186 A JP 7285186A JP S62230263 A JPS62230263 A JP S62230263A
Authority
JP
Japan
Prior art keywords
data
reference data
circuit
image signal
rom
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61072851A
Other languages
Japanese (ja)
Inventor
Kunio Yoshihara
吉原 邦夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP61072851A priority Critical patent/JPS62230263A/en
Publication of JPS62230263A publication Critical patent/JPS62230263A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To obtain a binary-coding signal where the variation of the sensitivity of a photoelectric transducing cell and the lighting of an original are corrected by generating a threshold data from the combination between a dark reference data and a light reference data so as to store the result in a RAM. CONSTITUTION:A dark original with less glitter is read from an image sensor at first and given to the 1st address input of a ROM 4 via an A/D converter 2 and a latch circuit 3. The data are writen in a RAM 5. Then white paper with high reflectance is read by the image sensor and given to the 1st address input A1 of the ROM 4 similarly as the light reference data. The dark reference data stored in the RAM 5 is given to the 2nd address input A2 of the ROM 4, resulting that the threshold data corresponding to the combination of the dark reference data and the light reference data is outputted from the ROM 4 and written in the RAM 5. The picture data read are subjected to binary coding processing based on the said threshold data.

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明はイメージセンサから出力される画像信号を処理
する回路に係り、特にイメージセンサにおける光電変換
セルの感度のばらつきや、照明のばらつきを補償する画
像信号処理回路に関する。
[Detailed Description of the Invention] [Object of the Invention] (Industrial Field of Application) The present invention relates to a circuit that processes image signals output from an image sensor, and particularly relates to a circuit that processes image signals output from an image sensor, and in particular, to prevent variations in the sensitivity of photoelectric conversion cells in the image sensor. The present invention relates to an image signal processing circuit that compensates for variations in illumination.

(従来の技術i ファクシミリや複写機等において原稿上の画像を読取る
ためのイメージセンサは、CCD。
(Prior art i) The image sensor used to read images on documents in facsimile machines, copying machines, etc. is a CCD.

CdS、アモルファスシリコン等による光電変換セルを
多数個配列して構成される。このようなイメージセンサ
では画素に対応する各光電変換セル間の感度のばらつき
や照明のばらつきが問題となる。
It is constructed by arranging a large number of photoelectric conversion cells made of CdS, amorphous silicon, or the like. In such an image sensor, variations in sensitivity and variations in illumination among photoelectric conversion cells corresponding to pixels pose problems.

特開昭61−12175号公報には、このようなばらつ
きを補償するためのイメージセンサ出力の補正回路が示
され、ている。この補正回路は、暗信号を記憶する記憶
回路と、明信号から暗信号を減算して感度成分を生成し
、また画像信号から暗信号を減算して信号成分を生成す
る減算回路と、感度成分を記憶する記憶回路、および−
信号成分を感度成分で割算して正規化された画像信号を
得る割算回路とで構成される。また、通常は正規化され
た画像信号がさらにコンパレータにより2111I化さ
れて出力される。
Japanese Unexamined Patent Application Publication No. 12175/1988 discloses an image sensor output correction circuit for compensating for such variations. This correction circuit consists of a memory circuit that stores the dark signal, a subtraction circuit that subtracts the dark signal from the bright signal to generate a sensitivity component, a subtraction circuit that subtracts the dark signal from the image signal to generate a signal component, and a sensitivity component. a memory circuit that stores -
and a division circuit that divides the signal component by the sensitivity component to obtain a normalized image signal. Further, normally, the normalized image signal is further converted into 2111I by a comparator and output.

ここで、2組の記憶回路はそれぞ゛れディジタル画像信
号1ライン分の容量を必要とし、また減算および割算回
路等の演算回路部分、特に割算回路は一般に多数の回路
素子を必要とする。従って、この補正回路は回路規模が
かなり大きなものとなってしまう。
Here, each of the two sets of memory circuits requires a capacity for one line of digital image signals, and arithmetic circuit parts such as subtraction and division circuits, especially division circuits, generally require a large number of circuit elements. do. Therefore, this correction circuit has a considerably large circuit scale.

(発明が解決しようとする問題点) このように従来の補正回路は構成が複雑で、コスト高に
なるという問題があった。
(Problems to be Solved by the Invention) As described above, the conventional correction circuit has a problem in that the configuration is complicated and the cost is high.

本発明は部品点数の少ない簡単な構成により、光電変換
セルの感度のばらつきや、照明のばらつきによる影響が
補正された2値化画像信号を得ることができる画像信号
処理回路を提供することを−目的とする。
An object of the present invention is to provide an image signal processing circuit that can obtain a binary image signal in which the effects of variations in sensitivity of photoelectric conversion cells and variations in illumination are corrected, using a simple configuration with a small number of parts. purpose.

・  [発明の構成] (問題点を解決するための手段) 本発明はイメージセンサからのアナログ画像信号をディ
ジタル信号に変換するA/D変換器出力を第1のアドレ
ス入力とする第1の記憶回路と、この第1の記憶回路の
第2のアドレス入力に与えるデータを記憶する第2の記
憶回路とを設け、第1の記憶回路においてA/D変換器
および第2の記憶回路から与えられる明基準データおよ
び暗基準データに基づく閾値データと、その閾値データ
に基づいて2値化した画像信号を出力するようにし、ま
た第2の記憶回路において暗基準データおよび明基準デ
ータのいずれか一方と閾値データを記憶するようにした
ことを特徴とする。すなわち、演算回路部分を第1の記
憶回路<ROM)により構成し、さらに第2の記憶回路
を暗基準データまたは明基準データの記憶と、2値化の
ための閾値データの記憶とに共用したものである。
- [Structure of the Invention] (Means for Solving the Problems) The present invention provides a first memory whose first address input is the output of an A/D converter that converts an analog image signal from an image sensor into a digital signal. a second storage circuit for storing data applied to a second address input of the first storage circuit, the data being applied from the A/D converter and the second storage circuit in the first storage circuit Threshold data based on the bright reference data and dark reference data and a binarized image signal based on the threshold data are output, and the second storage circuit outputs threshold data based on the bright reference data and the dark reference data. A feature is that threshold data is stored. That is, the arithmetic circuit portion is configured by a first memory circuit <ROM), and the second memory circuit is shared for storing dark reference data or bright reference data and storing threshold data for binarization. It is something.

(作用) 本発明においては、イメージ4センサで画像を読取る前
に、暗基準データおよび明基準データがイメージセンサ
およびA10変換器を介して順次作成され、まず暗基準
データおよび四基、準データのう、ち先に得られた基準
データが第1の記憶回路を経由して第2の記憶回路に書
込まれる。次に、暗基準データおよび明基準データのう
ち後に得られる基準データと、第2の記憶回路、に記憶
されている基準データとの組合せに対対応する閾値デー
タが第1の記憶回路から続出、され、この閾値データに
よって第2の記憶回路の内容が@換され、る。、そして
、実際に画像を読取るときには、A/D変換器を介して
入力された画像信号データ、と第2の記憶回路から読、
出された閾値データとの比較結果に対応・した2値化画
像信号が第1の記憶回路から読出される。
(Function) In the present invention, before reading an image with the image 4 sensor, dark reference data and bright reference data are created sequentially via the image sensor and the A10 converter. First, the reference data obtained first is written into the second storage circuit via the first storage circuit. Next, threshold data corresponding to the combination of the later obtained reference data of the dark reference data and the bright reference data and the reference data stored in the second memory circuit is sequentially outputted from the first memory circuit; The contents of the second storage circuit are changed according to this threshold value data. , when actually reading an image, the image signal data inputted through the A/D converter and read from the second storage circuit,
A binarized image signal corresponding to the comparison result with the output threshold data is read out from the first storage circuit.

(実施例) 第1図は本発明の一実施例に係る画像信号処理回路の構
成を示すブロック図である。入力端子1にはイメージセ
ンサからのアナログ画像信号が人、力され、A/D変換
器2により適当なビット数のディジタル信号に変換さ、
れる。
(Embodiment) FIG. 1 is a block diagram showing the configuration of an image signal processing circuit according to an embodiment of the present invention. An analog image signal from an image sensor is input to the input terminal 1, and is converted into a digital signal with an appropriate number of bits by the A/D converter 2.
It will be done.

A−/D変換器2の出力はラッチ回路3を介して、第1
の記憶回路としてのROM4の第1のアドレス人力A1
に与えられ、る。ROjVI4の第2のアドレス人力A
2には、第2の記憶回路としてのR,A、M、、、5の
出力がラッチ回路6を、介して与えられる。
The output of the A-/D converter 2 is passed through the latch circuit 3 to the first
The first address A1 of ROM4 as a storage circuit of
given to ru. ROjVI4 2nd address human power A
2, the outputs of R, A, M, .

RAM5は暗基準、デ、−夕または明基準データと、画
像信号の2値化のための閾値データを、イメージセンサ
における各光電変換セル(画素)に対、応したアドレス
に、個別に記憶するためのものである。
The RAM 5 individually stores dark reference, dark reference data, and threshold data for binarizing image signals at addresses corresponding to each photoelectric conversion cell (pixel) in the image sensor. It is for.

RAM、5から読出されたデータは、ラッチ回路6で一
旦保持され、ラッチ回路3に保持されたA/D変換器2
の出力データとタイミングを合せてROM4に入力され
る。
The data read from the RAM 5 is temporarily held in a latch circuit 6, and then transferred to the A/D converter 2 held in the latch circuit 3.
The data is input to the ROM 4 in synchronization with the output data of.

ROM4は暗基準データと明基準データとの組合せに対
応した閾値データの作成と、R”AM5から読出される
閾値データと画像信号データとの比較結果である2値化
画像信号の作成を行なうためのものであり、アドレス入
力A1.A2の入力データの組合せに対応したアドレス
に、予め計算したデータが保持されている。ROM4か
ら出力される2値化画像信号は、ラッチ回路7を介して
出力端子8に送られる。
The ROM 4 is used to create threshold data corresponding to the combination of the dark reference data and the bright reference data, and to create a binary image signal that is the comparison result between the threshold data and the image signal data read out from the R''AM 5. The pre-calculated data is held at the address corresponding to the combination of input data of address inputs A1 and A2.The binary image signal outputted from the ROM 4 is outputted via the latch circuit 7. Sent to terminal 8.

次に、この画像信号処理回路の動作を説明する。Next, the operation of this image signal processing circuit will be explained.

まず、画像の読取りに先立ち、イメージセンサにより光
沢の少ない黒い原稿が読取られ、そのときイメージセン
サから出力される信号がA/D変換器2を介して暗基準
データとして取出され、ラッチ回路3を介してROM4
の第1のアドレス人力A1に与えられる。ROM4の第
2のアドレス人力A2には、ラッチ回路6を介してRA
M5からオールrOJのデータが°与えられる。このと
きROM4からは暗基準データと同じデータ、またはこ
れを適当に処理したものに相当するデータが読出され、
RAM5に書込まれる。
First, prior to reading an image, a black document with low gloss is read by an image sensor, and the signal output from the image sensor at that time is taken out as dark reference data via the A/D converter 2 and sent to the latch circuit 3. via ROM4
The first address of A1 is given to A1. The second address A2 of the ROM4 is connected to the RA via the latch circuit 6.
All rOJ data is given from M5. At this time, data that is the same as the dark reference data or data that corresponds to an appropriately processed version of the dark reference data is read out from the ROM 4.
Written to RAM5.

次に、イメージセンサで光反射率の高い白い紙が読取ら
れ、そのときイメージセンサがら出力される信号がA/
D変換器2を介して明基準データとして取出され、先と
同様にラッチ回路3を介してROM4の第1のアドレス
人力A1に与えられる。このときRAM5に記憶されて
いる暗基準データも同時に読出され、ラッチ回路6を介
してROM4の第2のアドレス人力A2に与えられる。
Next, the white paper with high light reflectance is read by the image sensor, and the signal output from the image sensor at that time is A/
It is taken out as bright reference data via the D converter 2, and is applied to the first address input A1 of the ROM 4 via the latch circuit 3 as before. At this time, the dark reference data stored in the RAM 5 is also read out at the same time and applied to the second address input A2 of the ROM 4 via the latch circuit 6.

この結果、RC)M 4からは暗基準データと明基準デ
ータとの組合せに対応した閾値データが読出される。す
なわち、例えば明基準データから対応する画素の暗基準
データから差引いた値にOと1の間の適当な係数Mを乗
じたものが閾値データとして読出され、それがRAM5
に暗基準データに換えて書込まれる。第2図の例では暗
基準データと明基準データと差にM=O,’6を乗じた
値が閾値データとして、RAM5に書込まれることにな
る。    ′第2図は実際に得られる暗基準データと
明基準データおよび閾値データの例を示したもので、横
軸の時間はイメージセンサの各光電変換セル、すなわち
画素に対応し、縦軸はA/D変換器2の出力値を示して
いる。
As a result, threshold data corresponding to the combination of dark reference data and bright reference data is read from RC)M4. That is, for example, a value obtained by subtracting the dark reference data of the corresponding pixel from the bright reference data and multiplying it by an appropriate coefficient M between O and 1 is read out as threshold data, and this is read out as threshold data.
The dark reference data is written in place of the dark reference data. In the example of FIG. 2, a value obtained by multiplying the difference between the dark reference data and the bright reference data by M=O,'6 is written in the RAM 5 as the threshold value data. 'Figure 2 shows examples of dark reference data, bright reference data, and threshold data that are actually obtained. The horizontal axis corresponds to time, which corresponds to each photoelectric conversion cell, or pixel, of the image sensor, and the vertical axis corresponds to A. /D converter 2 output value is shown.

こうして全画素、すなわちイメージセンサにおける全て
の光電変換セルに対応した閾値データがRAM5に書込
まれると、次にイメージセンサで実際の原稿上の画像が
読取られる。これにより得られたアナログ画像信号がA
/D変換器2によりディジタル画像データとなり、ラッ
チ回路3を介してROM4の第1のアドレス人力A1に
与えられると同時に、RAM5から対応する画素の閾値
データが読出され、ラッチ回路6を介してROM4の第
2のアドレス人力A2に与えられる。このときROM4
からは、アドレス入力A1.A2に入力されたデータの
比較結果が1ビツトのデータとして読出され、これがラ
ッチ回路7を介して出力端子8に2値化画像信号として
出力される。すなわち、画像データが対応する閾値デー
タより大きければ「1」、小さければrOJというデー
タが出力される。
When threshold value data corresponding to all pixels, that is, all photoelectric conversion cells in the image sensor are written into the RAM 5 in this way, the actual image on the document is read by the image sensor. The analog image signal obtained by this is A
The digital image data is converted into digital image data by the /D converter 2 and is applied to the first address A1 of the ROM 4 via the latch circuit 3. At the same time, the threshold value data of the corresponding pixel is read from the RAM 5 and is transferred to the ROM 4 via the latch circuit 6. The second address of A2 is given to A2. At this time, ROM4
From address input A1. The comparison result of the data input to A2 is read out as 1-bit data, which is outputted to the output terminal 8 via the latch circuit 7 as a binary image signal. That is, if the image data is larger than the corresponding threshold data, "1" is output, and if it is smaller, data rOJ is output.

なお、上記構成においてはイメージセンサにおけ”る多
数の“光電変換セノCのいくつかに欠陥がある場合でも
、簡単に救済N置をとることが“可能である。例えば明
基準データを得る過程において、白紙の原稿を読取って
いるにも拘らず゛特定の光電変換セルからの信号レベル
が非常に小さいような゛場′合には、ROM4によって
そのセルを欠陥と判断し、第2図に示すようにRA’M
5に閾値データとしてフルスケール値、つまりオール「
1」を書込む。但し、セルを゛正常として判断した場合
は、i値データとしtフルスケール値は使用しないもの
とする。
In addition, in the above configuration, even if some of the many photoelectric conversion sensors in the image sensor are defective, it is possible to easily take a repair position.For example, in the process of obtaining bright reference data. , if the signal level from a specific photoelectric conversion cell is extremely low even though a blank original is being read, the ROM 4 determines that cell to be defective and displays the information in Figure 2. RA'M as shown
5, the full scale value, that is, all "
1”. However, if the cell is determined to be normal, the i value data will be used and the t full scale value will not be used.

そして、実際の画像読取り時にその欠陥と判断されたセ
ルからの画像信号がA/D変換器2およびラッチ回路3
を介してROM4のアドレス人力A1に入っても、RO
M4ではこれを無視する。
Then, during actual image reading, the image signal from the cell determined to be defective is transferred to the A/D converter 2 and the latch circuit 3.
Even if it enters the address A1 of ROM4 through RO
M4 ignores this.

この場合、ROM4はラッチ回路7に対して、欠陥と判
断したセルからの画像信号に対応する2値化画像信号を
直前に得られた2値化画像信号と同じ値に保持する制御
を行なう。具体的には、例えばラッチ回路7としてJ−
にフリップフロップを用い、そのJ、に端子の入力を制
御すればよい。
In this case, the ROM 4 controls the latch circuit 7 to maintain the binary image signal corresponding to the image signal from the cell determined to be defective at the same value as the previously obtained binary image signal. Specifically, for example, as the latch circuit 7, J-
It is sufficient to use a flip-flop for , and control the input of the terminal to J.

J−にフリップ70ツブの入出力論理を次表に示す。The input/output logic of the flip 70 tube in J- is shown in the table below.

従って、欠陥と判断したセルからの画像データが入力さ
れた場合には、ROM4からラッチ回路7 LJ−にフ
リップ70ツブ)への出力をJ=L。
Therefore, when image data from a cell determined to be defective is input, the output from the ROM 4 to the latch circuit 7 LJ- (flip 70) is set to J=L.

K−Lとすれば、2値化画像信号はQn−1の値、すな
わち直前に得られた2値化画像信号と同じ値に保持され
ることになる。
If K-L, the binarized image signal is held at the value of Qn-1, that is, the same value as the binarized image signal obtained immediately before.

一般に、ファクシミリ等における画像読取り装置の応用
を考えると、2値化画像信号を得る場合、アナログ画像
信号をディジタル化するためのA/D変換器2としては
、量子化ビット数が4〜6ピツト程度のものが使用され
る。その場合、RAM5の出力が6ビツトとして、RO
M4のアドレス入力の本数は12本であり、これは通常
の1.6にあるいは64にのメモリのそれよりも少ない
。従って、本発明の回路は演算回路の部分を1個のRO
Mで実現でき、従来のように回路規模の大きいディジタ
ル演算回路(減算回路および割算回路)を必要としない
簡単な構成により実現できるので、コストの点で非常に
有利である。EPROM、マスクROM等を使用すれば
、さらに低コスト化を図ることができる。
Generally speaking, considering the application of image reading devices in facsimiles and the like, when obtaining a binary image signal, the A/D converter 2 for digitizing an analog image signal has a quantization bit number of 4 to 6 bits. A certain degree is used. In that case, the output of RAM5 is assumed to be 6 bits, and RO
The number of address inputs for M4 is 12, which is less than that of a normal 1.6 or 64 memory. Therefore, the circuit of the present invention replaces the arithmetic circuit with one RO.
M, and can be realized with a simple configuration that does not require large-scale digital arithmetic circuits (subtraction circuits and division circuits) as in the past, which is very advantageous in terms of cost. If EPROM, mask ROM, etc. are used, further cost reduction can be achieved.

また、演算回路部分がメモリであるために、イメージセ
ンサの特性、システム全体の要求仕様等に応じて、2値
化のための閾値レベルの変更や、欠陥セルに対するデー
タ修正方法の変更等を、ALU等のランダムロジックを
用いた場合よりも容易に行なうことが可能である。
In addition, since the arithmetic circuit part is a memory, it is possible to change the threshold level for binarization or the data correction method for defective cells depending on the characteristics of the image sensor, the required specifications of the entire system, etc. This can be done more easily than when using random logic such as an ALU.

[発明の効果] 本発明によれば、2個の記憶回路を主体とじた従来に比
べ簡単な構成により、光電変換セルの感度のばらつきや
、原稿の照明のばらつき等が補償された2値化画像信号
を得ることができる。
[Effects of the Invention] According to the present invention, with a simpler configuration than the conventional one mainly consisting of two memory circuits, it is possible to perform binarization that compensates for variations in sensitivity of photoelectric conversion cells, variations in illumination of originals, etc. An image signal can be obtained.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例に係る画像信号処理回路の構
成を示すブロック図、第2図は同実施例の動作を説明す
るための図である。 1・・・アナログ画像信号入力端子、2・・・A/D変
換器、3・・・ラッチ回路、4・・・ROM (第1の
記憶回路)、5・・・RAM (第2の記憶回路)、6
・・・ラッチ回路、7・・・ラッチ回路、8・・・2値
化画像信号出力端子。
FIG. 1 is a block diagram showing the configuration of an image signal processing circuit according to an embodiment of the present invention, and FIG. 2 is a diagram for explaining the operation of the embodiment. DESCRIPTION OF SYMBOLS 1...Analog image signal input terminal, 2...A/D converter, 3...Latch circuit, 4...ROM (first memory circuit), 5...RAM (second memory) circuit), 6
...Latch circuit, 7...Latch circuit, 8...Binarized image signal output terminal.

Claims (2)

【特許請求の範囲】[Claims] (1)複数個の光電変換セルを有するイメージセンサか
らのアナログ画像信号をディジタル信号に変換するA/
D変換器と、このA/D変換器の出力を第1のアドレス
入力とする第1の記憶回路と、この第1の記憶回路の第
2のアドレス入力に与えるデータを記憶する第2の記憶
回路とを備え、前記第1の記憶回路は前記A/D変換器
および前記第2の記憶回路から与えられる明基準データ
および暗基準データに基づいて閾値データと、その閾値
データに基づいて2値化した画像信号を出力し、前記第
2の記憶回路は前記暗基準データおよび明基準データの
いずれか一方と前記閾値データとを記憶することを特徴
とする画像信号処理回路。
(1) A/A/
A D converter, a first memory circuit whose first address input is the output of the A/D converter, and a second memory which stores data to be applied to the second address input of the first memory circuit. The first storage circuit stores threshold data based on bright reference data and dark reference data provided from the A/D converter and the second storage circuit, and generates binary data based on the threshold data. An image signal processing circuit that outputs a converted image signal, and the second storage circuit stores either the dark reference data or the bright reference data and the threshold value data.
(2)前記第1の記憶回路は、前記明基準データのいず
れかが所定レベル以下のとき、該記憶回路から出力され
る2値化画像信号を一時記憶するラッチ回路に対して、
該当する光電変換セルからの2値化画像信号を直前に得
られた2値化画像信号と同じ値に保持するための制御を
行なう機能を有したものであることを特徴とする特許請
求の範囲第1項記載の画像信号処理回路。
(2) The first storage circuit includes a latch circuit that temporarily stores the binary image signal output from the storage circuit when any of the bright reference data is below a predetermined level.
Claims characterized by having a function of performing control to maintain the binary image signal from the corresponding photoelectric conversion cell at the same value as the binary image signal obtained immediately before. The image signal processing circuit according to item 1.
JP61072851A 1986-03-31 1986-03-31 Picture signal processing circuit Pending JPS62230263A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61072851A JPS62230263A (en) 1986-03-31 1986-03-31 Picture signal processing circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61072851A JPS62230263A (en) 1986-03-31 1986-03-31 Picture signal processing circuit

Publications (1)

Publication Number Publication Date
JPS62230263A true JPS62230263A (en) 1987-10-08

Family

ID=13501289

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61072851A Pending JPS62230263A (en) 1986-03-31 1986-03-31 Picture signal processing circuit

Country Status (1)

Country Link
JP (1) JPS62230263A (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59153377A (en) * 1983-02-21 1984-09-01 Canon Inc Shading correcting device
JPS59223062A (en) * 1983-06-01 1984-12-14 Canon Inc Picture processing device
JPS6074773A (en) * 1983-09-29 1985-04-27 Fuji Photo Film Co Ltd Method for correcting image sensor to film
JPS6081976A (en) * 1983-10-12 1985-05-10 Ricoh Co Ltd Picture reading and processing device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59153377A (en) * 1983-02-21 1984-09-01 Canon Inc Shading correcting device
JPS59223062A (en) * 1983-06-01 1984-12-14 Canon Inc Picture processing device
JPS6074773A (en) * 1983-09-29 1985-04-27 Fuji Photo Film Co Ltd Method for correcting image sensor to film
JPS6081976A (en) * 1983-10-12 1985-05-10 Ricoh Co Ltd Picture reading and processing device

Similar Documents

Publication Publication Date Title
US5177623A (en) Image processing apparatus and method
JPH08275018A (en) High-precision look-up table from low-precision look-up table for improved type color gradation adjustment
JPS6339142B2 (en)
JPS60230767A (en) Binarizing system of picture signal
US5710640A (en) White-level correction circuit
JPS62230263A (en) Picture signal processing circuit
JP3234460B2 (en) Image data processing device
US5034825A (en) High quality image scanner
JPS63228882A (en) Image signal processing system
JPH0799543B2 (en) Image processing device
JPH04271667A (en) Reading system for color information
JP3475606B2 (en) Image processing device
JPH09179973A (en) Picture processor and its method
JP2726053B2 (en) Image reading device
JP2934971B2 (en) Image binarization processing device
JPS5820063A (en) Picture processor
JPH0575864A (en) Reading system in facsimile
JPH01154287A (en) Reducing method for binary image
JPH0377474A (en) Picture input device
JPH1084476A (en) Image reader
JPH0778830B2 (en) Image signal processor
JPS62268269A (en) Output correction circuit for image sensor
JPS6262662A (en) Shading distortion correction circuit for array sensor
JPH0965128A (en) Picture data processor
JPS64867B2 (en)