JPS62221762A - Microcomputer - Google Patents
MicrocomputerInfo
- Publication number
- JPS62221762A JPS62221762A JP61066148A JP6614886A JPS62221762A JP S62221762 A JPS62221762 A JP S62221762A JP 61066148 A JP61066148 A JP 61066148A JP 6614886 A JP6614886 A JP 6614886A JP S62221762 A JPS62221762 A JP S62221762A
- Authority
- JP
- Japan
- Prior art keywords
- card
- card information
- peripheral devices
- peripheral
- peripheral device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002093 peripheral effect Effects 0.000 claims abstract description 58
- 230000004044 response Effects 0.000 claims abstract description 18
- 238000010586 diagram Methods 0.000 description 5
- 239000013256 coordination polymer Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009434 installation Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は各種の周辺装置が組込まれて構成されるマイ
クロコンピュータシステムに関し、特にそのオペレーテ
ィングシステム（以下ｏｓと略記する）ＶＣ関するもの
である。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a microcomputer system configured by incorporating various peripheral devices, and particularly to its operating system (hereinafter abbreviated as OS) VC.
各種の周辺装置（すなわち入出力機器）が組込まれる場
合のマイクロコンピュータのｏｓは、従来は、組込まれ
るべき機器の仕様が明確となった時点で生成されていた
。従って周辺装置の仕様が変更されるごとにＯＳヲ変更
しなければならなかった。Conventionally, an OS for a microcomputer in which various peripheral devices (ie, input/output devices) are to be incorporated has been generated at the time when the specifications of the device to be incorporated have become clear. Therefore, the OS had to be changed every time the specifications of the peripheral device were changed.
〔発明が解決しようとする問題点３
以上のように従来のマイクロコンピュータでは周辺装置
の仕様が変更されるごとにＯ８全作り直さねばならない
が、ｏｓｉ作り直す為にはＯ８の詳細を埋ｊ９’ｌｉ
Ｌでいなければならず、かつ周辺装置の仕様の人力ミス
等によル誤ったＯ８が生成され、この誤シを訂正するた
めの作業を必要とする場合がある等の問題があった。[Problem to be solved by the invention 3 As mentioned above, in conventional microcomputers, the entire O8 must be rebuilt every time the specifications of peripheral devices are changed.
However, due to human error in the specifications of peripheral devices, an incorrect O8 may be generated, and work may be required to correct this error.
この発明は上記のような問題点を解決するためになされ
たもので、各周辺装置に対応して設定された情報を自動
的に読出し、この読出した情報に基づいて各周辺装置を
組込んだＯ８を自動的に生成することができるマイクロ
コンピュータを得ることを目的としている。This invention was made to solve the above-mentioned problems, and it automatically reads the information set corresponding to each peripheral device and installs each peripheral device based on this read information. The object is to obtain a microcomputer that can automatically generate O8.
この発明では、各周辺装置に周辺装置用インタフェース
カード（以下インタフェースは■βと略記する）を設け
、その中の設足部に当該周辺装置をＯ８に組込む場合に
必要な各種のデータを設定する設定器を設けてそれぞれ
のデータを設定しておき、このマイクロコンピュータ用
のＯ８が搭載されるＣＰＵカード上に周辺装置用■２４
゛カード認識回路を設け、かつ各周辺装置用Ｉ／ｆｉ’
カードにカード情報応答回路を設け、各カード情報応答
回路と周辺装置用Ｉ／Ｆカード認識Ｎ路とは共通のカー
ド間工、４゛バスで接続し、初期化の段階で周辺装置用
Ｉ／Ｅｉ’カード認識回路からのコマンド信号により、
各カード情報応答回路は当該周辺装置用工、４゛カード
の設定器に設定されているデータを読出してカード間Ｉ
／Ｆバスにカード情報として送出し、周辺装置用■７４
゛７４゛カード認識送出されたカード情報をカード情報
格納メモリに書込み、このカード情報格納メモリの内容
にもとづいてＯＳヲ生成するようにした。In this invention, each peripheral device is provided with a peripheral device interface card (hereinafter, the interface is abbreviated as ■β), and various data necessary for incorporating the peripheral device into the O8 are set in the installation part of the card. A setting device is provided to set each data, and the peripheral device ■24 is installed on the CPU card on which the O8 for this microcomputer is installed.
゛Equipped with a card recognition circuit and I/fi for each peripheral device.
A card information response circuit is provided in the card, and each card information response circuit and the peripheral device I/F card recognition N path are connected through a common card interconnection and 4゛ bus. By the command signal from the Ei' card recognition circuit,
Each card information response circuit reads the data set in the setting device of the corresponding peripheral device, 4゛ card, and
/Send as card information to F bus, for peripheral devices■74
74 Card Recognition The sent card information is written into the card information storage memory, and an OS is generated based on the contents of the card information storage memory.
各周辺装置用Ｉ／Ｆカードの設定器に当該周辺装置に対
するデータを設定するだけで、自動的にＯ８を生成する
ことができる。O8 can be automatically generated by simply setting data for the peripheral device in the setting device of each peripheral device I/F card.
以下この発明の実施例を図面について説明する。 Embodiments of the present invention will be described below with reference to the drawings.
第１図はこの発明の一実施例を示すブロック図で、図に
おいて（１）はＯＳヲ搭載するＣＰ’Ｕカード、（２）
はカード識別用に付けられたカード番号設定器（以下番
号は墓と略記する）（３）はカード間■２４゛回路、（
４）はカード情報格納用メモリで＋２１ 、 ＋３１
、 ＋４１によシ周辺装置用ＩＮＦカード認識回路（５
）全構成する。（６）は各カード全接続するカード間Ｉ
／Ｆバスである。FIG. 1 is a block diagram showing an embodiment of the present invention, in which (1) is a CPU card equipped with an OS, (2)
is a card number setter attached for card identification (hereinafter the number is abbreviated as grave) (3) is a 24゛ circuit between cards, (
4) is the memory for storing card information, +21, +31
, +41 INF card recognition circuit for peripheral devices (5
) Complete configuration. (6) is the inter-card I that connects all cards.
/F bus.
また、（７）はこのマイクロコンピュータシｘ−ｙ−ム
ｔｇ−組込まれるすべての周辺装置の各周辺装置に対応
して設けられる周辺装置用■２４゛カードであ！Ｄｉ８
１はＣＰＵカード（１）への割込みを指定する割込慮設
定器、（９）はＣＰＵカード（１）からアクセスする場
合の周辺装置用Ｉ／Ｆカード（７）上の入出刃装置（以
下入出力装置は■んと略記する）のアドレスを設定する
工んアドレス設定器、（１０）はＣＰロヵード１１）か
らアクセスする場合の周辺装置用１／Ｆ’カード（７）
上のメモリのアドレスを設定するメモリアドレス設定器
であり、＋８１ 、 ［９１、（１，０）を総称してこ
の明ａ書では設定器と言い、設定器に設定されるデータ
は、当該周辺装置がこのマイクロコンピュータシステム
に組込まれるときに、ｏｓを生成するために必要な各種
のデータであり−にれをカード情報という。In addition, (7) is a 24゛ card for peripheral devices provided corresponding to each peripheral device of all the peripheral devices incorporated in this microcomputer system. Di8
1 is an interrupt setting device that specifies an interrupt to the CPU card (1), and (9) is an input/output device on the peripheral device I/F card (7) when accessed from the CPU card (1). (10) is the 1/F' card (7) for peripheral devices when accessing from the CP card 11).
+81, [91, (1,0) are collectively referred to as the setting device in this document, and the data set in the setting device is the memory address setting device that sets the address of the memory above. The various data required to generate the OS when the device is incorporated into this microcomputer system are called card information.
（１１）は設定器＋８） 、 ＋９１ 、 （１０）の
内容を読出す設定内容読出■７４゛７４、（１２）は設
定内容読出■７４゛７４（１１）を介して設定内容全読
出しがっカード間■２４゛バス（６）全経由してカード
情報を送出する設定内容読出及びカード間■〃回路であ
る。＋２１ 、 （１１）、（１２）にょリカード情報
応答回路（１３） ’に構成する。(11) Reads the contents of the setting device +8), +91, (10) Setting contents read ■ 74゛ 74, (12) Reads the settings contents ■ 74゛ 74 (11) Reads all the settings contents. This is a setting content reading and inter-card circuit that sends card information via all 24 busses (6) between cards. +21, (11), (12) Nyori card information response circuit (13)'.
第１図には周辺装置用Ｉ／Ｆカード＋７１−１個だけ示
したが、このマイクロコンピュータシステムに組込まれ
るすべての周辺装置の各周辺装置にそれぞれ対応して周
辺装置用Ｉ、４゛カード（７）が設けられ、各カードの
カード情報応答回路（１３）はカード間■βバス（６）
に互に並列に接続される。Although only one peripheral device I/F card (+71-1) is shown in FIG. 7) is provided, and the card information response circuit (13) of each card is connected to the β bus (6) between the cards.
are connected in parallel with each other.
Ｗｊｚ図は各カードのカード屋設定器に設定すべき番号
の割り蟲で例を示すブロック図で、ＣＰＵカードｔｌ＋
のカード屋としては数値０を設定し、周辺装置用■βカ
ード（７）のカード屋としては１，２゜３、・・・ｉ、
・・・Ｍｋ設定する例全示している。但しＭはこのマイ
クロコンピュータシステムに組込むことのできる周辺装
置の総数を表す。The Wjz diagram is a block diagram showing an example of the numbers that should be set in the card shop setting device of each card.
As a card shop, set the value to 0, and as a card shop for ■β card (7) for peripheral devices, set the value to 1,2°3,...i,
... All examples of setting Mk are shown. However, M represents the total number of peripheral devices that can be incorporated into this microcomputer system.
以下、動作について説明する。第３図は周辺装置用Ｉ／
Ｆカード認識（ロ）路（５）の動作を示すフローチャー
ト、第４図はカード情報応答回路（１３）の動作を示す
フローチャートであυ、これらの図において（３１）〜
（４４）は各ステップを示す。The operation will be explained below. Figure 3 shows the peripheral device I/
FIG. 4 is a flowchart showing the operation of the F card recognition (b) path (5), and FIG. 4 is a flowchart showing the operation of the card information response circuit (13).
(44) indicates each step.
ハードウェアシステムの電源立上げ又はハードウェアシ
ステムのシステムリセットがなされると、カード間Ｉβ
回路が動作して第３図及び第４図に示す各ステップが実
行される。すなわち、ステップ（３２）でカード間Ｉ／
Ｆ回路（：３）から＆ｉのカードに向ってカード情報要
求コマンドがカード間工βバス（６）上に送出される。When the hardware system is powered on or the hardware system is reset, the inter-card Iβ
The circuit operates to execute the steps shown in FIGS. 3 and 4. That is, in step (32) the card I/
A card information request command is sent from the F circuit (:3) to the card &i on the card interface β bus (6).
このコマンドはすべてのカード情報応答回路（１３〕に
入力されステップ（４２）から（４３）にうつシ、上ｔ
１己コマンドの宛先アドレスとして入れられたカードＡ
（すなわちｉの数値）がカード情報応答回路（１３）内
のカード扁設定器（２）に設定されているカード屋と一
致するかが判定され、この判定結果がＹＥＳのカードに
おいてだけステップ（４４）が実行され、各設定器＋８
１ 、 ＋９１ 、 （１０）の内容であるカード情報
と設定自答読出■、４１回路（ｌｏ中に固定的に設定さ
れているカード名称全カード間工、４゛バス（６）上に
送出する。This command is input to all the card information response circuits (13) and transferred from steps (42) to (43).
1 Card A entered as the destination address of the self command
(i.e., the value of i) matches the card store set in the card setting device (2) in the card information response circuit (13). ) is executed and each setting device +8
1, +91, (10) Card information and setting self-answer reading ■, 41 circuit (card name fixedly set in LO) Send on 4゛ bus (6) .
ステップ（４４）による応答かあった場合、周辺装置用
工、４゛カード認識回路（５）はステップ（３４〕にう
つシカード情報格納用メモリ（４）のカード屋ｉに対応
する位置に上記応答のカード情報を格納しステップ（３
５） 、 （３６）を経てステップ（３２）に帰る。If there is a response from step (44), the peripheral equipment module 4 card recognition circuit (5) stores the above response in the location corresponding to card store i in the memory for storing card information (4) in step (34). Store card information and step (3)
5) and return to step (32) via (36).
ステップ（３３）の判定で、所定時間Ｔ（ステップ（３
２）の実行時点からタイマによって計測する）内に応答
が来ないときは、ステップ（３８） 、 （３９）で所
定回数（第３図に示す例ではＮ ） ＩＪ Ｉ−ライ（
ｒｅｔｒｙ）してなおかつ応答がないときはＡｉのカー
ドは存在しないと判定してステップ（４０） 、 （４
１） ’ｅ経てステップ（３５）に入る。このシステム
に組込むことのできる周辺装置数の最大値’ｋＭとする
ときステップ（３５）の判定でｉ＝Ｍとなるとステップ
（３７）で最終カード情報ビットを「１」にしてこのプ
ログラム全長る。In the determination of step (33), the predetermined time T (step (3)
If a response does not come within a time period (measured by a timer from the time of execution of step 2), steps (38) and (39) are performed for a predetermined number of times (N in the example shown in FIG. 3).
retry) and there is no response, it is determined that Ai's card does not exist and steps (40) and (4
1) Go to step (35) after 'e. When the maximum number of peripheral devices that can be incorporated into this system is 'kM', if i=M as determined in step (35), the final card information bit is set to "1" in step (37) to extend the entire length of this program.
このようにしてカード情報格納用メモリ（４）中にはす
べての周辺装置用Ｉ／Ｆカード（７）のカード情報が格
納されることになる。In this way, the card information of all peripheral device I/F cards (7) is stored in the card information storage memory (4).
Ｏ８の基本的構成は不揮発メモリである補助記憶装置中
に格納されており、この補助記憶装置は周辺装置の一つ
であるからその情報はカード情報格納用メモリ（４）に
書込まれている。The basic configuration of O8 is stored in an auxiliary storage device which is a non-volatile memory, and since this auxiliary storage device is one of the peripheral devices, its information is written in the card information storage memory (4). .
ブートストラップローダ（ｂｏｏｔｓｔｒａｐ １ｏａ
ｄｅｒ ）はカード情報格納用メモリ（４）中から上記
補助記憶装置を探し、Ｏ８の基本的構成部分をロードす
る。Bootstrap loader (bootstrap 1oa
der) searches for the above-mentioned auxiliary storage device in the card information storage memory (4) and loads the basic components of O8.
次に、すべての周辺装置用Ｉ／Ｆカード（７）に対応す
る周辺装置をＯ８に組込むプログラムが実行されて、カ
ード情報格納用メモ１月４）内のカード情報に従って周
辺装置を組込んだＯＳヲ生成してゆく。Next, a program to install peripheral devices corresponding to all the peripheral device I/F cards (7) into the O8 is executed, and the peripheral devices are installed according to the card information in the card information storage memo (January 4). The OS will be generated.
以上はこの発明の一実施例に対する説明であるが、周辺
装置用Ｉ７４゛カード認識回路（５）とカード情報応答
回路（１３）は１チツプマイクロコンピユータを使用し
ても実現可能である。また、カード間■２４゛バス（６
）はビットパラレルの形で信号を伝送するものであって
もビットシリアルな形で信号を伝送するものであっても
よく、カード間■７４゛回路（３）、設定内容読出及び
カード間Ｉ／’Ｆ回路（１２） ’に信号伝送形式に適
するように設計することができる。さらにカード屋設定
器（２）はカード上に在る必要はなく、マザーボード上
のカードスロットに連番として割付けておくことも可能
であり、第４図ステップ（４３）の判定ができればよい
。Although the above is a description of one embodiment of the present invention, the peripheral device I74 card recognition circuit (5) and card information response circuit (13) can be implemented using a one-chip microcomputer. In addition, there is also a 24゛ bus (6
) may transmit signals in a bit-parallel format or in a bit-serial format. The 'F circuit (12)' can be designed to suit the signal transmission format. Furthermore, the card shop setting device (2) does not need to be on the card, but can be assigned as a serial number to the card slot on the motherboard, as long as it can make the determination in step (43) in FIG.
以上のようにこの発明によれば、システム立上げ時に自
動的にすべてのカード情報がカード情報格納用メモリに
記憶されるため、周辺装置の変更に伴うシステムプログ
ラムの変更も必要なく、またデータ入力時のミスも防ぐ
ことが可能となり、容易かつ迅速にシステム変更ができ
て誤ルのないＯ８が得られるという効果がある。As described above, according to the present invention, all card information is automatically stored in the card information storage memory when the system is started up, so there is no need to change the system program due to changes in peripheral devices, and there is no need to input data. It is possible to prevent errors at the time of use, and the system can be changed easily and quickly, resulting in an error-free O8.
第１図はこの発明の一実施例全示すブロック図、第２図
は各カードのカード屋設定器に設定すべきカード屋の割
シ当て例を示すブロック図、第３図及び第４図は第１図
の装置の動作を示すフローチャート。
ｆｉｌはＣＰ［Ｊカード、（２）はカード屋設定器、（
３）はカード間■７４゛回路、（４）はカード情報格納
用メモリ、（５）は周辺装置用■２４゛カード認識回路
、（６）はカード間■７４１バス、（７）は周辺装置用
Ｉ／Ｆカード、 ＋８１ 、 ＋９１ 。
（］Ｏ０は設定器、（１１）は設定内容読出しＩ／Ｆ″
（ロ）路、（１２）は設定内容読出及びカード間１２４
１回路。
尚、各図中同一符号は同−又は和尚部分を示す。FIG. 1 is a block diagram showing an entire embodiment of the present invention, FIG. 2 is a block diagram showing an example of assignment of card shops to be set in the card shop setting device of each card, and FIGS. 3 and 4 are 2 is a flowchart showing the operation of the apparatus of FIG. 1; fil is CP [J card, (2) is card shop setting device, (
3) is the inter-card ■74゛ circuit, (4) is the memory for storing card information, (5) is the ■24゛ card recognition circuit for peripheral devices, (6) is the inter-card ■741 bus, and (7) is the peripheral device. I/F card for +81, +91. (]O0 is the setting device, (11) is the setting content readout I/F''
(b) Path, (12) is setting content reading and card inter-card 124
1 circuit. Note that the same reference numerals in each figure indicate the same or similar parts.
Claims (1)
ての周辺装置の各周辺装置に対応して設けられる各周辺
装置用インタフェースカード、上記各周辺装置用インタ
フェースカードに設けられ、当該周辺装置を上記マイク
ロコンピュータシステムのオペレーティングシステムへ
組込む場合に必要な各種のデータを設定する設定器、上
記マイクロコンピュータシステムのオペレーティングシ
ステムを搭載するＣＰＵカード上に設けられる周辺装置
用インタフェースカード認識回路、上記各周辺装置用イ
ンタフェースカードに設けられ、上記周辺装置用インタ
フェースカード認識回路から送出されるカード情報要求
コマンドに対応する応答情報として上記設定器で設定し
たデータを読出してカード情報として上記周辺装置用イ
ンタフェースカード認識回路に送出する各カード情報応
答回路、 上記周辺装置用インタフェースカード認識回路と上記各
カード情報応答回路とが互に並列に接続されるカード間
インタフェースバス、 上記周辺装置用インタフェースカード認識回路と上記各
カード情報応答回路内にそれぞれ設けられ、上記カード
間インタフェースバス上の信号の宛先アドレスとの一致
を検知するため、それぞれ異なる識別番号が設定される
カード番号設定器、上記周辺装置用インタフェースカー
ド認識回路に設けられ、上記各カード情報応答回路から
送出されたカード情報を記憶するカード情報格納用メモ
リ、 システム初期化の時点において上記すべての周辺装置の
各周辺装置に対応する各カード情報を上記カード情報格
納用メモリに書込み、この書込んだ各カード情報に従っ
て当該マイクロコンピュータシステムのオペレーティン
グシステムを構成する手段、 を備えたマイクロコンピュータ。[Scope of Claims] An interface card for each peripheral device provided corresponding to each peripheral device of all the peripheral devices incorporated in one microcomputer system, an interface card provided for each of the above-mentioned peripheral devices, and an interface card for each peripheral device provided for each of the peripheral devices to be incorporated in one microcomputer system. A setting device for setting various data required when incorporating into the operating system of the microcomputer system, an interface card recognition circuit for peripheral devices provided on the CPU card on which the operating system of the microcomputer system is installed, and each of the peripheral devices mentioned above. read out the data set by the setting device as response information corresponding to the card information request command sent from the peripheral device interface card recognition circuit as card information; an inter-card interface bus in which the peripheral device interface card recognition circuit and each of the card information response circuits are connected in parallel; the peripheral device interface card recognition circuit and each of the cards; A card number setter, each provided in the information response circuit, and each having a different identification number set in order to detect a match with the destination address of the signal on the inter-card interface bus, and the peripheral device interface card recognition circuit. a card information storage memory for storing card information sent from each of the card information response circuits; and a card information storage memory for storing card information corresponding to each of all of the peripheral devices at the time of system initialization. means for configuring an operating system of the microcomputer system according to the written card information.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61066148A JPS62221762A (en) | 1986-03-24 | 1986-03-24 | Microcomputer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61066148A JPS62221762A (en) | 1986-03-24 | 1986-03-24 | Microcomputer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62221762A true JPS62221762A (en) | 1987-09-29 |
Family
ID=13307490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61066148A Pending JPS62221762A (en) | 1986-03-24 | 1986-03-24 | Microcomputer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62221762A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01136220A (en) * | 1987-11-24 | 1989-05-29 | Nec Home Electron Ltd | Data processor |
-
1986
- 1986-03-24 JP JP61066148A patent/JPS62221762A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01136220A (en) * | 1987-11-24 | 1989-05-29 | Nec Home Electron Ltd | Data processor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109634883B (en) | Master-slave system, instruction execution method and data access method | |
| US5854905A (en) | Extensible bios for boot support of devices on multiple hierarchical buses | |
| US5022077A (en) | Apparatus and method for preventing unauthorized access to BIOS in a personal computer system | |
| US5835760A (en) | Method and arrangement for providing BIOS to a host computer | |
| KR930007680B1 (en) | Apparatus and method for loading bios from a diskette in a personal computer system | |
| US6401198B1 (en) | Storing system-level mass storage configuration data in non-volatile memory on each mass storage device to allow for reboot/power-on reconfiguration of all installed mass storage devices to the same configuration as last use | |
| TW299424B (en) | Methods and apparatus for booting a computer having a removable media disk drive | |
| KR930007679B1 (en) | Initial bios load for a personal computer system | |
| US5911084A (en) | System and method for accessing peripheral devices on a non-functional controller | |
| JP2835184B2 (en) | Information processing apparatus, device control method, and IC card | |
| JPH0775014B2 (en) | Device and method for loading BIOS on computer | |
| CN110765032A (en) | Method for reading and writing I2C memory based on system management bus interface | |
| CN116627472A (en) | Firmware program upgrading method and server of high-speed peripheral component equipment | |
| JPS62221762A (en) | Microcomputer | |
| CN115129384A (en) | Electronic equipment and running method of starting program of electronic equipment | |
| JP2019139612A (en) | Information processing device, and method for controlling information processing device | |
| US7360052B2 (en) | Computer platform memory access control method and system with memory configuration automatic setting capability | |
| US20060242351A1 (en) | Method and apparatus for loading instructions into high memory | |
| EP1351144A1 (en) | Data processing system and method having an improved device initialisation process | |
| JP3130798B2 (en) | Bus transfer device | |
| JPH0756847A (en) | Portable computer | |
| CN116820495A (en) | Firmware burning method, device and equipment | |
| JPH0648453B2 (en) | Peripheral device initialization control method | |
| JP3344432B2 (en) | Information processing device | |
| JP3373535B2 (en) | Address translation method for electronic computers |