JPS62218990A - Inspection system for display controller - Google Patents
Inspection system for display controllerInfo
- Publication number
- JPS62218990A JPS62218990A JP61062603A JP6260386A JPS62218990A JP S62218990 A JPS62218990 A JP S62218990A JP 61062603 A JP61062603 A JP 61062603A JP 6260386 A JP6260386 A JP 6260386A JP S62218990 A JPS62218990 A JP S62218990A
- Authority
- JP
- Japan
- Prior art keywords
- display
- cpu
- inspection
- control device
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007689 inspection Methods 0.000 title claims description 21
- 238000000034 method Methods 0.000 claims description 10
- 238000012360 testing method Methods 0.000 claims description 3
- 238000010998 test method Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 4
- 230000010355 oscillation Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は文字や図形を表示するための表示制御装置の動
作チェックに関し、特に表示信号による表示装置の制御
の正常性をチェックする検査方式に関する。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to an operation check of a display control device for displaying characters and figures, and more particularly to an inspection method for checking the normality of control of a display device using display signals. .
（従来の技術）
従来、この種の検査では表示制御装置の出力上文字図形
表示装置に接続して、文字図形表示装置の表示を検査員
が視覚によって確認することによって行っている。上述
の従来の検査方式では、表示装置に次々と表われる表示
内容を検査員が常に監視する必要があるため、検査員の
負担が重く、また、−瞬の間でも目を離すと検査もれが
生じ、細かい検査項目のチェックが不十分になる恐れが
ある。(Prior Art) Conventionally, in this type of inspection, the output of a display control device is connected to a text/graphics display device, and the inspector visually confirms the display on the text/graphics display device. In the conventional inspection method described above, the inspector is required to constantly monitor the display contents that appear one after another on the display device, which places a heavy burden on the inspector.Also, if the inspector takes his eyes off the screen for even a moment, the inspection may be missed. This may result in insufficient checking of detailed inspection items.
このため、特願昭５８−１３６７４１号にみられるよう
に専用の検査装置ｉｔヲ用意し、表示出力の正当性の検
査を自動化する方式が提案されている。For this reason, as seen in Japanese Patent Application No. 58-136741, a method has been proposed in which a dedicated inspection device IT is prepared to automate the inspection of the correctness of display output.
第２図は、自動化された表示出力正当性検査装置ｔ示す
ブロック図である。第２図において、２００は表示制御
装置、２２０は検査装置である。第２図において、検査
装置２２（ｌは表示制御装置２００の出刃に直接接続し
て使用する。FIG. 2 is a block diagram showing an automated display output validity checking device. In FIG. 2, 200 is a display control device, and 220 is an inspection device. In FIG. 2, an inspection device 22 (l is used by being directly connected to the blade of the display control device 200).
すなわち、検査袋ｆ１２２０は、文字図形情報等を含む
表示信号（信号線２１１上）、表示タイミングや表示位
置に関する情報を含む表示開始信号（信号線２１２ａ）
、ならびに表示タイミング信号（信号線２１２ｂ）等七
表示制（＠ｌ装置２００から入力して表示信号の正当性
を判定し、判定結果信号を信号Ｔｆａ２２１上に出力す
る。なお、表示の正解パターンは、あらかじめ検査装置
２２０にプログラムされているものとする。That is, the test bag f1220 receives a display signal (on the signal line 211) including character and graphic information, and a display start signal (on the signal line 212a) including information regarding display timing and display position.
, and display timing signal (signal line 212b), etc., input from the device 200, determine the validity of the display signal, and output the determination result signal on the signal Tfa 221. Note that the correct pattern for display is , is programmed into the inspection device 220 in advance.
（発明が解決しようとする問題点）
上述した従来の表示制御装置の検査方式は、検査結果の
品質がきわめて低く、また検査のために長時間を要する
と云う欠点がある。(Problems to be Solved by the Invention) The above-described conventional display control device inspection method has the drawbacks that the quality of the inspection results is extremely low and the inspection takes a long time.
従って、別途、専用の検査装置が必要であるが、近年の
マイクロプロセサの普及により、汲検査対象の表示制御
装置自身がマイクロプロセサを内蔵し、成る程度の情報
能力を育する場合が多くなってきている。Therefore, a separate dedicated inspection device is required, but with the spread of microprocessors in recent years, the display control device to be inspected is often equipped with a built-in microprocessor and has developed a certain level of information capability. ing.
本発明の目的は、基本ドツトクロック’ｚＯＰＵからの
指示により直接的にオン／オフ制御するとともに、ＣＲ
Ｔ表示装置に送出している表示出力の状態ｙＯＰＵに通
知することができるようにしておき、検査プログラム２
０ＰＵに実行させて基本ドツトクロック全直接制御しな
がら表示制御上行い、表示出力を挽取って表示の論理的
正当性上検査することによって上記欠点上除去し、良好
な品質の検査結果ケ短時間で優ることができるように構
成した表示制御装置の検査方式を提供することにある。The purpose of the present invention is to directly control on/off based on instructions from the basic dot clock'zOPU, and to
The state of the display output sent to the T display device can be notified to the OPU, and the inspection program 2
The basic dot clock is completely directly controlled by the 0PU, and the display is controlled, and the display output is recovered and checked for logical validity of the display, thereby eliminating the above defects and achieving good quality inspection results in a short time. It is an object of the present invention to provide an inspection method for a display control device configured to be superior in performance.
（問題点を解決するための手段）
本発明による表示制御装置の検査方式はＣＰＵと、メモ
リと、表示装置１駆動回路とｔ備え、文字や図形を表示
するための表示信号２ＣＲＴ表示装置に供給することが
できるように構成したものであって、クロック切換え回
路と、表示出力モニタ回路と、表示メモリ／表示コント
ローラと？具備して構成したものである。(Means for Solving the Problems) The testing method for a display control device according to the present invention includes a CPU, a memory, a display device 1 drive circuit, and a display signal 2 for displaying characters and graphics, which is supplied to the CRT display device. The clock switching circuit, the display output monitor circuit, and the display memory/display controller? It is constructed with the following features.
クロック切換え回路は、表示の一画素に相当する同期七
有し、基本クロックとなるドツトクロック２０ＰＩＪか
らの指示により直接的にオン／オフ制御するためのもの
である。The clock switching circuit has a synchronization circuit corresponding to one pixel of the display, and is for direct on/off control based on instructions from the dot clock 20PIJ serving as the basic clock.
表示出力モニタ回路は、ＣＲＴ表示装置に送出している
表示出力の状ｔＱｒＯＰＵに通知するためのものである
。The display output monitor circuit is for notifying tQrOPU of the status of the display output being sent to the CRT display device.
表示メモリ／表示コントローラは、あらかじめ格納され
ている検査プログラム′（ｆ−ＯＰＵＫ実行させて、ド
ツトクロック’ｋ［接制御しなから弄示制御を何い、表
示出力ｋｆｉ示出力出力モニタ回路り抗填り、表示の論
理的正当性上検量するためのものである。The display memory/display controller executes the pre-stored inspection program' (f-OPUK), controls the dot clock'k [without contact control, and controls the display output, kfi, output monitor circuit, and resistance]. It is used to calibrate the logical validity of filling and display.
（実 施 例） 矢に、本発明について図面を参照して説明する。(Example) The present invention will now be described with reference to the drawings.
第１図は、本発明による表示制御装置の検査方式を実現
する一実施例を示すブロック図である。第１図において
、１０１はＣＰＵ、１０２はメモ＋Ｊ、１０３は表示装
置１１駆動回路、１１１は発悪口路、１１２はクロック
切換え回路、１１３は表示メモリ、１１４は表示コント
ローラ、１１５は表示出力モニタ回路、１（）４はＣＲ
Ｔ表示装置である。FIG. 1 is a block diagram showing an embodiment of an inspection method for a display control device according to the present invention. In FIG. 1, 101 is a CPU, 102 is a memo+J, 103 is a display device 11 drive circuit, 111 is a swearing path, 112 is a clock switching circuit, 113 is a display memory, 114 is a display controller, and 115 is a display output monitor circuit. , 1()4 is CR
It is a T display device.
プログラムあるいはデータを格納するためのメモリ１０
１と、クロック切換え回路１１２と、表示メモリ１１３
と、表示コントローラ１１４と、表示出力モニタ回路１
１５とはバスを介して０ＰＵＩ ０１に接続されており
、０ＰＵＩＯ１は適切なコマンド七発行することにより
上記各回路との間でデータ七授受することができる。Memory 10 for storing programs or data
1, a clock switching circuit 112, and a display memory 113
, display controller 114 , and display output monitor circuit 1
15 is connected to 0PUI 01 via a bus, and 0PUIO1 can exchange data with each of the above circuits by issuing an appropriate command.
発振回路１１１からドツトクロックが出力され、クロッ
ク切換え回路１１２を経由して表示コントローラ１１４
に入力される。表示コントローラ１１４はドツトクロッ
クにもとすき、Ｃ）ＬＴ表示装置１０４に応じてあらか
じめ定められたタイミングに従って、表示メモリ１１３
に格納されているデータを表示信号に変換し、表示出力
モニタ回路１１５’ｔ−介してＣＲＴ表示装ｆα１０４
に出力する。A dot clock is output from the oscillation circuit 111 and sent to the display controller 114 via the clock switching circuit 112.
is input. The display controller 114 uses a dot clock, and C) displays the display memory 113 according to a predetermined timing according to the LT display device 104.
Converts the data stored in
Output to.
（発明の効果）
以上説明したように本発明は、基本ドツトクロック＝ｉ
（’３ＰＵからの指示によＶ直接的にオン／オフ制御す
るとともに、ＣＲＴ表示装置に送出している表示出力の
状態１０ＰＵに通知することができるようにしておき、
検査プログラム七〇ＰＵＫ実行させて基本ドツトクロッ
ク會直接制御しながら表示制御を行い、表示出力を読取
って表示の論理的正当性全検査することにより、表示制
御装置自身で表示の正当性が検査できるので、別途、倹
企装＃Ｌ？設ける必要がなく、迅速で正確なり食上実施
できると云う効果がある。(Effects of the Invention) As explained above, the present invention provides basic dot clock=i
(In addition to controlling V directly on/off according to instructions from 3PU, it is also possible to notify 10PU of the display output status sent to the CRT display device.
The correctness of the display can be checked by the display control device itself by executing the inspection program 70PUK to control the display while directly controlling the basic dot clock, and by reading the display output and fully checking the logical correctness of the display. So, separately, thrifty planning #L? There is no need to set up the method, and it has the advantage of being quick, accurate, and can be carried out on-the-go.
第１図は、本発明による表示制御装置の検査方式を実現
する一実施例を示すブロック囚である。
第２図は、従来技術による表示制御装置の検査方式の一
例を示すブロック図である。
１０１・・・ＣＰＵ １０２・・・メモリ１０
３ ・・・表示袋ａＩＴｊＡｓ回路１０４・・・ＣＲＴ
表示装置
１１１・・・発振回路
１１２・・・クロック切換え回路
１１３・・・表示メモリ
１１４・・・表示コントローラFIG. 1 is a block diagram showing an embodiment of the inspection method for a display control device according to the present invention. FIG. 2 is a block diagram showing an example of an inspection method for a display control device according to the prior art. 101...CPU 102...Memory 10
3...Display bag aITjAs circuit 104...CRT
Display device 111...Oscillation circuit 112...Clock switching circuit 113...Display memory 114...Display controller
Claims (1)
や図形を表示するための表示信号をＣＲＴ表示装置に供
給することができるように構成した表示制御装置の検査
方式であつて、表示の一画素に相当する周期を有し、基
本クロツクとなるドツトクロツクを前記ＣＰＵからの指
示により直接的にオン／オフ制御するためのクロツク切
換え回路と、前記ＣＲＴ表示装置に送出している表示出
力の状態を前記ＣＰＵに通知するための表示出力モニタ
回路と、あらかじめ格納されている検査プログラムを前
記ＣＰＵに実行させて前記ドツトクロツクを直接制御し
ながら表示制御を行い、前記表示出力を前記表示出力モ
ニタ回路により読取り、表示の論理的正当性を検査する
ための表示メモリ／表示コントローラとを具備して構成
したことを特徴とする表示制御装置の検査方式。This is an inspection method for a display control device that is equipped with a CPU, a memory, and a display device drive circuit, and configured to be able to supply display signals for displaying characters and figures to a CRT display device. A clock switching circuit for directly controlling on/off a dot clock, which has a period corresponding to one pixel and serves as a basic clock, according to instructions from the CPU, and the state of the display output sent to the CRT display device. a display output monitor circuit for notifying the CPU; and a display output monitor circuit for causing the CPU to execute a pre-stored inspection program to control the display while directly controlling the dot clock; A test method for a display control device, characterized in that it is configured to include a display memory/display controller for testing the logical validity of reading and display.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61062603A JPS62218990A (en) | 1986-03-20 | 1986-03-20 | Inspection system for display controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61062603A JPS62218990A (en) | 1986-03-20 | 1986-03-20 | Inspection system for display controller |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62218990A true JPS62218990A (en) | 1987-09-26 |
Family
ID=13205066
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61062603A Pending JPS62218990A (en) | 1986-03-20 | 1986-03-20 | Inspection system for display controller |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62218990A (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS603022A (en) * | 1983-06-17 | 1985-01-09 | Seiko Instr & Electronics Ltd | Display device with high-speed self-diagnosing function |
-
1986
- 1986-03-20 JP JP61062603A patent/JPS62218990A/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS603022A (en) * | 1983-06-17 | 1985-01-09 | Seiko Instr & Electronics Ltd | Display device with high-speed self-diagnosing function |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4745602A (en) | Printer error and control system | |
| JPS6120816B2 (en) | ||
| KR940001146B1 (en) | System for checking comparision check function of information processing apparatus | |
| JPS62218990A (en) | Inspection system for display controller | |
| EP1640829A2 (en) | Programmable controller | |
| JPH0299379A (en) | Printer | |
| JPS6175440A (en) | Program quality evaluating device | |
| JP2504947B2 (en) | Display device inspection device | |
| JPS62143108A (en) | Data recorder | |
| JPS5835287B2 (en) | computing device | |
| JPH1185559A (en) | Emulator | |
| JP2686167B2 (en) | Circuit drawing display device | |
| JPS62221572A (en) | Diagnostic circuit in printer device | |
| JPH0326583A (en) | Printer | |
| JPH03293570A (en) | Apparatus for judging testing possibility of logical circuit board | |
| JPS6370178A (en) | Tester | |
| JPH03159774A (en) | Printer | |
| JPH0756535A (en) | Liquid crystal display device | |
| JPH0763820A (en) | In-circuit type card testing method and apparatus | |
| JPH0318977A (en) | Pin display system for printed board of graphic processor | |
| JPS6160146A (en) | Check system of microprogram | |
| JPH02103641A (en) | Operation testing device | |
| JPH0997144A (en) | Printer test method | |
| JPS61279950A (en) | Debug device | |
| JPH02168345A (en) | Electronic book reader provided with reading-through time informing function |