JPS62208025A - Active matrix type liquid crystal display device - Google Patents

Active matrix type liquid crystal display device

Info

Publication number
JPS62208025A
JPS62208025A JP61051852A JP5185286A JPS62208025A JP S62208025 A JPS62208025 A JP S62208025A JP 61051852 A JP61051852 A JP 61051852A JP 5185286 A JP5185286 A JP 5185286A JP S62208025 A JPS62208025 A JP S62208025A
Authority
JP
Japan
Prior art keywords
display
active matrix
display device
lines
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61051852A
Other languages
Japanese (ja)
Other versions
JPH0740102B2 (en
Inventor
Koji Suzuki
幸治 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP61051852A priority Critical patent/JPH0740102B2/en
Publication of JPS62208025A publication Critical patent/JPS62208025A/en
Publication of JPH0740102B2 publication Critical patent/JPH0740102B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509Filters, e.g. light shielding masks
    • G02F1/133514Colour filters
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/52RGB geometrical arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Liquid Crystal (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

PURPOSE:To attain character display with good color balance by providing at least three display electrodes for red, blue, and green without including an address line and a data line is a unit display dot. CONSTITUTION:Address lines G(Gi-1, Gi, Gi+1...) and data lines D(Di-1, Di, Di+1...) cross each other; and the line Gi is connected to the gates of plural TFTs in a column (i) and the line Di is connected to the drains of plural TFTs in a row (i). Then R, G, and B are display electrodes and connected to the sources of independent TFTs. Those display electrodes are arranged to equal area and form display dots P(Pi,i, Pi, Pi+2...), lines G and D are present in none of the dots P, and two lines G and D each are arranged between dots P. This constitution enables a color character display with good color balance without decreasing spatial resolution nor the amount of information.

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、カラー表示用のアクティブマトリクス型液晶
表示装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Field of Industrial Application) The present invention relates to an active matrix liquid crystal display device for color display.

(従来の技術) 近年、薄膜トランジスタマトリクスを用いて薄型表示装
置を構成する方法が注目されている。
(Prior Art) In recent years, a method of constructing a thin display device using a thin film transistor matrix has attracted attention.

この方法は、基板上に設けられたWjI!トランジスタ
マトリクスの各ドツトに画像情報を蓄積しておき、これ
ら画像情報をマトリクス基板上に設けられた液晶層、E
L層またはEC層の各ドツトに対応した位置に表示を行
い、画面を得ようとするものである。これにより、従来
の表示装置の主流であったCRTを用いたものに比べて
原理的にはるかに薄型の表示装置が実現できる。またC
RT表水装置は蛍光物質に高エネルギーの電子を衝突さ
せるため、発光時間がミリ秒オーダーであり、全画面を
表示している訳ではないことから、フリッカ雑音等があ
り、見易さに限界があった。これに対し、トランジスタ
マトリクスを用いた表示装置はほぼ全時間表示しており
、CRTよりも自然な画面を得ることができる。更に、
平坦な画面が得られること、真空領域が必要でないため
小形、軽量化が計れること、等の特長を有する。
This method uses WjI! Image information is stored in each dot of the transistor matrix, and this image information is transferred to a liquid crystal layer provided on the matrix substrate,
The purpose is to display a screen at a position corresponding to each dot on the L layer or the EC layer. This makes it possible to realize a display device that is in principle much thinner than those using CRTs, which have been the mainstream of conventional display devices. Also C
Since the RT surface water device collides high-energy electrons with a fluorescent substance, the emission time is on the order of milliseconds, and since the entire screen is not displayed, there is flicker noise, etc., which limits visibility. was there. On the other hand, a display device using a transistor matrix displays almost the entire time, and can provide a more natural screen than a CRT. Furthermore,
It has the advantages of being able to obtain a flat screen, and because it does not require a vacuum area, it can be made smaller and lighter.

第6図は、トランジスタマトリクスアレイ、即ちアクテ
ィブマトリクス基板の基本構成を示す。
FIG. 6 shows the basic configuration of a transistor matrix array, ie, an active matrix substrate.

表示画面は縦m本、横n本のマトリクス状に分割され、
全部でm−n表示画素に分割されている。
The display screen is divided into a matrix of m lines vertically and n lines horizontally.
It is divided into m-n display pixels in total.

7トリクスの各交点位置にスイッチングトランジスタに
よるメモリ回路C11,C12,・・・、Cij、・・
・。
Memory circuits C11, C12, . . . , Cij, .
・.

Cmnが形成され、ここに各画素の画像情報が蓄積され
る。そしてこの画像情報に従い、アクティブマトリクス
基板上に形成された液晶層の各画素に対応した領域で表
示が行われるようになっている。
Cmn is formed, and image information of each pixel is stored here. According to this image information, display is performed in a region corresponding to each pixel of the liquid crystal layer formed on the active matrix substrate.

具体的なメモリ回路は第7図に示されるような単純な構
成のものが用いられる。これは、高精細な表示画面を得
るためにはマトリクスの大きさm・nが大きくなり、高
歩留りでマトリクス回路を作製するためにはより単純な
回路が望まれるからである。第7図において、Tijは
スイッチングトランジスタ、LCは液晶層であり、O8
は画像信号を蓄積する容量である。トランジスタT1j
のゲートは1番目のアドレス線xiに接続され、ソース
は3番目のデータIYjに接続されている。アドレス線
およびデータ線にはそれぞれ、V (Xi )、 V 
(Yj )の信号電圧が供給される。アドレス線xiに
トランジスタをオンにする信号が入った時、このトラン
ジスタが導通してデータIYjに用意された画像信号が
容JiCsに記憶される。この蓄積された画像信号に対
応して液晶層LCが駆動される。なお、アドレスIXi
上のトランジスタTi1. Ti2.・・・は全で同時
にオン状態になり、それぞれのトランジスタを介してそ
のときのデータ線Yi、”y’2.・・・に用意された
画像信号が各画素メモリ回路Ci1. Ci2.・・・
に書き込まれることになる。
A specific memory circuit having a simple configuration as shown in FIG. 7 is used. This is because in order to obtain a high-definition display screen, the matrix size m·n becomes large, and in order to produce a matrix circuit with a high yield, a simpler circuit is desired. In FIG. 7, Tij is a switching transistor, LC is a liquid crystal layer, and O8
is the capacity for storing image signals. Transistor T1j
The gate of is connected to the first address line xi, and the source is connected to the third data IYj. The address lines and data lines have V(Xi) and V
A signal voltage of (Yj) is supplied. When a signal to turn on the transistor is input to the address line xi, this transistor becomes conductive and the image signal prepared as the data IYj is stored in the memory JiCs. The liquid crystal layer LC is driven in accordance with this accumulated image signal. In addition, address IXi
The upper transistor Ti1. Ti2. ... are all turned on at the same time, and the image signals prepared for the data lines Yi, ``y'2, ... at that time are transmitted to each pixel memory circuit Ci1, Ci2, ... through the respective transistors.・
will be written to.

第8図は、画素Cij、 Ci+1.jにおける画像信
号の書き込まれるタイミングを模式的に示したものであ
る。第8図の画像信号φij、φi+1 、 jにおい
て実線が理想的な動作時のタイミングを示している。即
ち画素C1jの画像信号は時刻ti1に囚込みが開始さ
れ、ti1+Δ丁において書き込みが終了し、同時にゲ
ート前圧V(Xi)は零となり、次に時刻ti2に再び
画素Cijに次の画像信号が書き込まれるまでは、φi
jはその電圧レベルが保持されることになる。
FIG. 8 shows pixels Cij, Ci+1. 3 schematically shows the timing at which an image signal is written at j. In the image signals φij, φi+1, and j in FIG. 8, the solid lines indicate the ideal timing of operation. That is, the image signal of pixel C1j starts to be captured at time ti1, and writing ends at ti1+Δt, and at the same time, the gate front pressure V(Xi) becomes zero, and then the next image signal is transferred to pixel Cij again at time ti2. Until written, φi
j will be held at its voltage level.

以上が第6図のアクティブマトリクス基板を用いた平面
表示装置の動作原理である。
The above is the operating principle of the flat display device using the active matrix substrate shown in FIG.

ところでこの様な表示装置において、トランジスタ材料
としては、単結晶、多結晶或いはアモルファス状態のS
iやCdSe、Te、CdSなどの多結晶材料が用いら
れる。特に近年では、アクティブマトリクス基板の大型
化、低コスト化を実現する上で低温プロセスが用いられ
る多結晶半導体材料およびアモルファス5i(a−8i
)が注目されている。
By the way, in such a display device, the transistor material is S in a single crystal, polycrystal or amorphous state.
Polycrystalline materials such as i, CdSe, Te, and CdS are used. Particularly in recent years, polycrystalline semiconductor materials and amorphous 5i (a-8i
) is attracting attention.

この様なアクティブマトリクス型液晶表示装置において
、カラー表示が可能である。アクティブマトリクス基板
と液晶層を挟んで対向する対向電極基板上に赤(R)、
緑(G)、青(B)のカラーフィルタを設け、このフィ
ルタをアクティブマトリクス基板の各画素と位置合わせ
することにより、カラー表示が簡単に行なえる。カラー
フィルタの配置としては、第9図(a)に示すようなス
トライブ状のもの、同図(b)に示すようなモザイク状
のもの等がある。空間的な分解能を^める上では、R,
G、Bの各画素の色配列間隔aを実質的に小さくするこ
とが望ましく、この意味では第9図(a)よりも同図(
b)の方が優れている。
Color display is possible in such an active matrix liquid crystal display device. Red (R) is placed on the counter electrode substrate facing the active matrix substrate with the liquid crystal layer in between.
Color display can be easily performed by providing green (G) and blue (B) color filters and aligning these filters with each pixel of the active matrix substrate. The arrangement of the color filters includes a stripe-like arrangement as shown in FIG. 9(a), a mosaic-like arrangement as shown in FIG. 9(b), and the like. In order to increase the spatial resolution, R,
It is desirable to substantially reduce the color arrangement interval a of each pixel of G and B, and in this sense, it is better to make the color arrangement interval a of each pixel of G and B smaller than that of FIG. 9(a).
b) is better.

しかしながら、第9図(b)の配置で文字表示を行う場
合を考えると、R,G、Bを一組とする実質的な表示ド
ツトを2×2画素の正方形状にした場合に、色バランス
の崩れを生じ、また単位画素の不規則性のためにかなり
不自然な表示になってしまう。この不自然さを外部駆動
回路で取り除こうとしても、回路が非常に複雑になり、
また問題がカラーフィルタ配置にあるため基本的な解決
は困難である。
However, if we consider the case where characters are displayed in the arrangement shown in Figure 9(b), the color balance is Moreover, the irregularity of the unit pixels results in a rather unnatural display. Even if we tried to remove this unnaturalness with an external drive circuit, the circuit would become extremely complicated.
Furthermore, since the problem lies in the color filter arrangement, it is difficult to fundamentally solve the problem.

この点で、第9図(a)のパターンでは3x3の画素を
基本表示ドツトとすることにより、より見易い文字表示
が可能である。しこしこれでは、RGB基本表示ドツト
に9個の単位画素を必要とするため、分解能および表示
パネル内の情報聞低下の問題を生じる。
In this respect, in the pattern of FIG. 9(a), by using 3×3 pixels as basic display dots, it is possible to display characters more easily. However, since nine unit pixels are required for each RGB basic display dot, problems arise in terms of resolution and deterioration of information in the display panel.

(発明が解決しようとする問題点) 以上のように従来のアクティブマトリクス型液晶表示装
置では、分解能および情報量を低下させることなく、見
易いカラー文字表示を行うことが難しいという問題があ
った。
(Problems to be Solved by the Invention) As described above, the conventional active matrix liquid crystal display device has a problem in that it is difficult to display easy-to-read color characters without reducing the resolution and amount of information.

本発明はこの様な問題を解決したアクティブマトリクス
型液晶表示装置を提供することを目的とする。
An object of the present invention is to provide an active matrix liquid crystal display device that solves these problems.

[発明の構成コ (問題点を解決するための手段) 本発明にかかるアクティブマトリクス型液晶表示装置に
おいては、アクティブマトリクス基板の単位表示ドツト
領域内に、アドレス線およびデータ線を含むことなく、
少なくともR,G、B用の3つの表示N極を配置してな
ることを特徴とする。
[Structure of the Invention (Means for Solving Problems)] In the active matrix liquid crystal display device according to the present invention, address lines and data lines are not included in the unit display dot area of the active matrix substrate.
It is characterized by arranging at least three display N poles for R, G, and B.

(作用) 従来の構成では、隣接するアドレス線とデータ線に挟ま
れた領域に一つの表示電極が配置されるために、カラー
フィルタ配置が第9図(a)或いは(b)に示したよう
なものとなり、そのために文字表示における色バランス
と分解能の両立ができなかった。これに対して本発明で
は、隣接するアドレス線とデータ線の間にR,G、B用
の表示電極を配置して一つの表示ドツトを構成するため
に、この一つの表示ドツト内でR,G、Bのいずれの表
示も行うことができる。従って表示ドツトの形状を正方
形とし、且つその中での3つの表示電極の面積を等しく
設定することにより、文字表示を行う場合の色バランス
をよくすることができる。しかも一つの表示ドツトが3
つの表示電極より構成されるから、分解能や情報量の低
下も少ない。
(Function) In the conventional configuration, since one display electrode is arranged in a region sandwiched between adjacent address lines and data lines, the color filter arrangement is changed as shown in FIG. 9(a) or (b). Therefore, it was not possible to achieve both color balance and resolution in character display. On the other hand, in the present invention, display electrodes for R, G, and B are arranged between adjacent address lines and data lines to form one display dot. Either G or B can be displayed. Therefore, by making the shape of the display dot square and setting the areas of the three display electrodes within the square to be equal, color balance can be improved when displaying characters. Moreover, one display dot is 3
Since it is composed of two display electrodes, there is little deterioration in resolution or amount of information.

(実施例) 以下、本発明の詳細な説明する。(Example) The present invention will be explained in detail below.

第1図は一実施例のアクティブマトリクス基板の概略構
成を等測的に示す。図において、G(Gi−1、Gi 
、 Gi+1 、・・・)はアドレス線、D(Di−4
、[]i 、 Di+1 、・・・)はアドレス線と交
差するデータ線であり、アドレス線Qiはi行にある複
数のTPTのゲートに接続され、データ線Diはi列に
ある複数のTPTのドレインに接続されている。図中R
,G、Bで示される領域は表示電極であり、それぞれ独
立のTPTのソースに接続され、且つ図示しない対向基
板上に設けられたR、0.8カラーフイルタと位置合わ
せされている。
FIG. 1 isometrically shows the schematic structure of an active matrix substrate according to an embodiment. In the figure, G(Gi-1, Gi
, Gi+1,...) are address lines, D(Di-4
, []i, Di+1,...) are data lines that intersect with the address lines, the address line Qi is connected to the gates of the plurality of TPTs in the i row, and the data line Di is connected to the plurality of TPTs in the i column. connected to the drain of R in the diagram
, G, and B are display electrodes, each connected to an independent TPT source, and aligned with an R, 0.8 color filter provided on a counter substrate (not shown).

図に示すように、R,G、Bの3つの表示電極が等しい
面積で全体として正方形をなすように配置されて、表示
ドツトP (Pi、i 、 PLi+2、P i+2.
i 、p i+2.i+2 、・・・)が構成されてい
る。
As shown in the figure, three display electrodes of R, G, and B are arranged with equal areas to form a square as a whole, and display dots P (Pi, i, PLi+2, Pi+2, .
i, p i+2. i+2,...) are configured.

これを以下トリオ表示ドツトと呼ぶことにする。This will hereinafter be referred to as a trio display dot.

トリオ表示ドツトP内にはアドレス線およびデータ線は
なく、各トリオ表示6781間に2本ずつのアドレス線
Gとデータ線りが配置されている。
There are no address lines or data lines within the trio display dots P, and two address lines G and two data lines are arranged between each trio display 6781.

従って各トリオ表示ドツトP内のR,G、B表示電極は
それぞれ独立に特定のアドレス線とデータ線により選択
されるようになっている。
Therefore, the R, G, and B display electrodes in each trio display dot P are independently selected by specific address lines and data lines.

第2図(a)(b)はより具体化した実施例のアクティ
ブマトリクス基板の構造を示す。(a)は第1図の一つ
のトリオ表示ドツトpi、i部分とこの周囲のアドレス
線およびデータ線部分の平面図であり、(b)はそのA
−A ′断面図である。
FIGS. 2(a) and 2(b) show the structure of an active matrix substrate of a more specific embodiment. (a) is a plan view of one of the trio display dots pi and i in FIG. 1 and the surrounding address lines and data lines;
-A' sectional view.

1は透明ガラス基板であり、この上に先ず厚さ1500
人のMOIIからなるゲート電極を兼ねるアドレス線2
が配列形成される。この後全面にゲート絶縁膜として厚
さ1500人の CVD5 i 02膜3が堆積され、続いてこの上にa
−sI目が堆積される。a−S’i膜4は図示のように
各TFT部に残して、バターニングされる。この後IT
Oなどの透明導電膜を用いたR1G、Bの表示電極5R
,50,58が形成される。
1 is a transparent glass substrate, on which a layer with a thickness of 1500
Address line 2 that also serves as a gate electrode made of human MOII
is formed into an array. After this, a CVD5 i02 film 3 with a thickness of 1500 nm is deposited on the entire surface as a gate insulating film, and then a
-sI eyes are deposited. The a-S'i film 4 is patterned leaving it in each TFT section as shown. After this IT
R1G, B display electrode 5R using transparent conductive film such as O
, 50, 58 are formed.

一つのトリオ表示ドツト内で3つの表示電極5R。Three display electrodes 5R within one trio display dot.

5(1,5Bは面積が等しく、且つ全体として正方形に
なるようにパターニングされる。この後A2膜の蒸着、
バターニングにより、データ線6、データ線6からa−
8il14上に延在する形のドレイン電極6′、および
a−8t膜4上から表示電極上に繋がるソース電極7が
形成される。最後に、有磯パシベーション118を形成
し、これにトリオ表示ドツト部の開口部9を設けてアク
ティブマトリクス基板が完成する。
5 (1 and 5B are patterned so that they have the same area and are square as a whole. After this, the A2 film is deposited,
By patterning, the data line 6 and a-
A drain electrode 6' extending over the 8il 14 and a source electrode 7 connected from the a-8t film 4 to the display electrode are formed. Finally, a passivation layer 118 is formed, and openings 9 for trio display dots are provided therein to complete the active matrix substrate.

このように構成されたアクティブマトリクス基板に、従
来と同様に表示電極に位置合わせされたカラーフィルタ
付の対向電極基板を対向させ、液晶を封入することによ
り、表示装置が得られる。
A display device is obtained by arranging a counter electrode substrate with a color filter aligned with the display electrodes to face the active matrix substrate configured as described above, and filling the liquid crystal with the active matrix substrate, as in the conventional case.

この実施例によれば、R,G、B表示電極を一組とする
トリオ表示ドツトが文字表示に適した正方形になってお
り、且つ各表示電極は面積が等しく、それぞれ独立に制
御されるようになっている。
According to this embodiment, a trio display dot consisting of a set of R, G, and B display electrodes has a square shape suitable for character display, and each display electrode has an equal area and is controlled independently. It has become.

このため従来例に比べて、邑バランスのよい見易い文字
表示が可能になる。またトリオ表示ドツトの形状を正方
形以外の矩形即ち長方形としたり、或いは各表示電極の
面積を表示強度に応じて適当に選択することも可能であ
り、これにより、色バランスを適当に設定することがで
きる。しかも空間分解能について見ると、従来の第9図
(b)を用いた場合の2×2画素電極で1表示ドツトを
構成する場合と等しく、第9図(a)を用いた場合の3
×3画素電極で1表示ドツトを構成する場合に比べて高
い分解能を得ることができる。
Therefore, compared to the conventional example, it is possible to display characters that are well balanced and easy to read. It is also possible to set the shape of the trio display dot to a rectangle other than a square, or to appropriately select the area of each display electrode according to the display intensity, thereby making it possible to set the color balance appropriately. can. Moreover, in terms of spatial resolution, it is equivalent to the case where one display dot is composed of 2×2 pixel electrodes when using the conventional method shown in FIG. 9(b), and 3 times when using FIG. 9(a).
Higher resolution can be obtained than in the case where one display dot is composed of ×3 pixel electrodes.

またこの実施例では、トリオ表示ドツト内には配線がな
く、従ってトリオ表示ドツト内の表示電・極間隔が狭く
、且つトリオ表示ドツト間には2本の配線があって間隔
が大きい。このことも文字表示を見易くしている。更に
この実施例では、第3図(a)に示すように一つのトリ
オ表示ドツト領域内で隣接する表示電極の間隔I2aを
、配線間隔および配線と表示電極間隔J2bより小さく
することができる。何故なら、表示電極間隔λaは一つ
の導体層の露光エツチングプロセスにより決まるからで
ある。そして一つのトリオ表示ドツトの範囲L1内で電
極および配線の間隔として、3λb十28が必要である
。これに対して配線と表示電極を交互に配列する従来例
では、第3図(b)から明らかなように、2画素で表示
ドツトを構成した場合、その表示ドツトの範囲L2内で
電極および配線の0間隔は4Qbとなる。従ってこの実
施例の方が表示面積を大きくすることができる。また表
示電極上の開口部も3電極上に一つ設けるので、有効表
示面積が大きい。
Further, in this embodiment, there is no wiring within the trio display dots, so the spacing between the display electrodes and electrodes within the trio display dots is narrow, and there are two wires between the trio display dots, so the spacing is large. This also makes the character display easier to read. Further, in this embodiment, as shown in FIG. 3(a), the interval I2a between adjacent display electrodes within one trio display dot area can be made smaller than the wiring interval and the interval between the wiring and the display electrode J2b. This is because the display electrode spacing λa is determined by the exposure-etching process of one conductor layer. The distance between the electrodes and wiring within the range L1 of one trio display dot is 3.lambda.b+28. On the other hand, in the conventional example in which wiring lines and display electrodes are arranged alternately, when a display dot is composed of two pixels, as is clear from FIG. The 0 interval of is 4Qb. Therefore, this embodiment allows for a larger display area. Furthermore, since one opening on the display electrode is provided on each of the three electrodes, the effective display area is large.

本発明は上記実施例に限られるものではない。The present invention is not limited to the above embodiments.

第4図はトリオ表示ドツトの配列の際の表示電極および
カラーフィルタ配置の種々の例を示している。これらは
使用目的および用途により適宜使い分ければよい。
FIG. 4 shows various examples of display electrode and color filter arrangements in the arrangement of trio display dots. These may be used appropriately depending on the purpose and use.

また例えば第1図において、トリオ表示ドツト内の細長
い表示電極を上下に二つに分けて、それらが独立に別々
のTPTにより制御されるようにすることもできる。こ
の場合分割された二つの表示電極に一つのカラーフィル
タを対向させればよい。このように構成すれば、空間分
解能がより高くなり、特にビデオ表示等に有用となる。
Further, for example, as shown in FIG. 1, the elongated display electrode within the trio display dot can be divided into upper and lower halves so that they can be independently controlled by different TPTs. In this case, one color filter may be placed opposite the two divided display electrodes. This configuration provides higher spatial resolution and is particularly useful for video display and the like.

第5図はデータ線を減らした実施例の構成を第1図に対
応させて示す。第1図では、一つのトリオ表示ドツトに
対して2本のデータ線を設けているのに対し、この実施
例では2本のデータ線部分と1本のデータ線部分を交互
に配置し、一つのトリオ表示ドツト当り実質的に1.5
本のデータ線としている。これによっても先の実施例と
同様の効果が得られることは明らかである。
FIG. 5 shows the configuration of an embodiment in which the number of data lines is reduced, corresponding to FIG. 1. In FIG. 1, two data lines are provided for one trio display dot, whereas in this embodiment, two data line portions and one data line portion are arranged alternately, and one data line portion is arranged alternately. Effectively 1.5 per trio display dot
It is used as the data line of the book. It is clear that the same effects as in the previous embodiment can be obtained by this method as well.

またアクティブマトリクス基板の開口部以外は黒色有機
膜または金属層等により光を遮蔽する構造とすることに
より、表示品質の向上を図ることができる。
Furthermore, display quality can be improved by using a structure in which light is blocked by a black organic film, a metal layer, or the like in areas other than the openings of the active matrix substrate.

[発明の効果] 以上述べたように本発明によれば、空間分解能や情報量
の低下をもたらすことなく、色バランスのよいカラー文
字表示を可能としたアクティブマトリクス型液晶表示装
置を得ることができる。
[Effects of the Invention] As described above, according to the present invention, it is possible to obtain an active matrix liquid crystal display device that can display color characters with good color balance without causing a decrease in spatial resolution or information content. .

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例のアクティブマトリクス基板
を等価回路的に示す図、第2図(a)(b)はその具体
的な構造例を示す図、第3図(a)(b)はこの実施例
の効果を従来例と比較して説明するための因、第4図(
a)〜(C)は本発明による表示電極およびカラーフィ
ルタ配置の数例を示す図、第5図は他の実施例のアクテ
ィブマトリクス基板を等価回路的に示す図、第6図はア
クティブマトリクス型液晶表示装置の基本等価回路図、
第7図はそのメモリ回路部の構成を示す図、第8図は同
じく表示動作を説明するためのタイミング図、第9図(
a)(b)は従来のカラー表示におけるカラーフィルタ
配置の例を示す図である。 出願人代理人 弁理士 鈴江武彦 第1 図 第3図 第4図 Dl             Deor Dl、2 
           Doe3第5図 第6囚
FIG. 1 is a diagram showing an equivalent circuit of an active matrix substrate according to an embodiment of the present invention, FIGS. 2(a) and (b) are diagrams showing a specific structural example thereof, and FIGS. ) is the reason for explaining the effect of this embodiment in comparison with the conventional example, and Fig. 4 (
a) to (C) are diagrams showing several examples of display electrode and color filter arrangement according to the present invention, FIG. 5 is a diagram showing an equivalent circuit of an active matrix substrate of another embodiment, and FIG. 6 is an active matrix type Basic equivalent circuit diagram of liquid crystal display device,
FIG. 7 is a diagram showing the configuration of the memory circuit section, FIG. 8 is a timing diagram for explaining the display operation, and FIG.
FIGS. 3A and 3B are diagrams illustrating examples of color filter arrangement in conventional color display. Applicant's agent Patent attorney Takehiko Suzue No. 1 Figure 3 Figure 4 Dl Deor Dl, 2
Doe3 Figure 5 6th Prisoner

Claims (4)

【特許請求の範囲】[Claims] (1)複数本のアドレス線と、これらアドレス線と交差
する複数本のデータ線と、選択されたアドレス線により
制御される薄膜トランジスタと、このトランジスタを介
してデータ線からのデータ信号が印加される表示電極と
が集積形成されたアクティブマトリクス基板を用いた液
晶表示装置において、一つの表示ドット内に前記アドレ
ス線およびデータ線を含むことなく、少なくとも赤、青
、緑用の3つ表示電極が配置されていることを特徴とす
るアクティブマトリクス型液晶表示装置。
(1) A plurality of address lines, a plurality of data lines that intersect with these address lines, a thin film transistor controlled by the selected address line, and a data signal from the data line is applied through this transistor. In a liquid crystal display device using an active matrix substrate on which display electrodes are integrated, at least three display electrodes for red, blue, and green are arranged without including the address line and data line in one display dot. An active matrix liquid crystal display device characterized by:
(2)前記3つの表示電極を有する表示ドット領域が矩
形である特許請求の範囲第1項記載のアクティブマトリ
クス型表示装置。
(2) The active matrix display device according to claim 1, wherein the display dot area having the three display electrodes is rectangular.
(3)前記3つの表示電極を有する表示ドット領域が正
方形である特許請求の範囲第1項記載のアクティブマト
リクス型表示装置。
(3) The active matrix display device according to claim 1, wherein the display dot area having the three display electrodes is square.
(4)前記3つの表示電極を含む表示ドット領域内で3
つの表示電極の面積が等しく設定されている特許請求の
範囲第1項記載のアクティブマトリクス型液晶表示装置
(4) 3 within the display dot area including the three display electrodes.
2. The active matrix liquid crystal display device according to claim 1, wherein the areas of the two display electrodes are set to be equal.
JP61051852A 1986-03-10 1986-03-10 Active matrix liquid crystal display device Expired - Fee Related JPH0740102B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61051852A JPH0740102B2 (en) 1986-03-10 1986-03-10 Active matrix liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61051852A JPH0740102B2 (en) 1986-03-10 1986-03-10 Active matrix liquid crystal display device

Publications (2)

Publication Number Publication Date
JPS62208025A true JPS62208025A (en) 1987-09-12
JPH0740102B2 JPH0740102B2 (en) 1995-05-01

Family

ID=12898390

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61051852A Expired - Fee Related JPH0740102B2 (en) 1986-03-10 1986-03-10 Active matrix liquid crystal display device

Country Status (1)

Country Link
JP (1) JPH0740102B2 (en)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2625357A1 (en) * 1987-12-28 1989-06-30 Gen Electric CONFIGURATION OF PIXELS TO OBTAIN A TRIAD IN COLOR IN QUINCONCE
JPH03135522A (en) * 1989-10-20 1991-06-10 Sharp Corp Liquid crystal display device
US5461503A (en) * 1993-04-08 1995-10-24 Societe D'applications Generales D'electricite Et De Mecanique Sagem Color matrix display unit with double pixel area for red and blue pixels
EP1045274A2 (en) * 1999-04-13 2000-10-18 Canon Kabushiki Kaisha Liquid crystal device and liquid crystal display apparatus
JP2007188089A (en) * 2006-01-13 2007-07-26 Samsung Electronics Co Ltd Liquid crystal display
JP2007233416A (en) * 2001-08-03 2007-09-13 Lg Phillips Lcd Co Ltd Liquid crystal display device
JP2008241829A (en) * 2007-03-26 2008-10-09 Hitachi Displays Ltd Display device
JP2009282190A (en) * 2008-05-21 2009-12-03 Sony Corp Display device, layout method for light emitting element and electronic equipment
JP2010224564A (en) * 2010-05-20 2010-10-07 Casio Computer Co Ltd Display device
JP2010237685A (en) * 2010-05-20 2010-10-21 Casio Computer Co Ltd Display device
JP2012068432A (en) * 2010-09-24 2012-04-05 Hitachi Displays Ltd Liquid crystal display device
CN103927948A (en) * 2014-05-06 2014-07-16 何东阳 High-resolution AMOLED display device
USRE48229E1 (en) 2013-01-24 2020-09-29 Kunshan Visionox Display Co., Ltd. Pixel structure for OLED display and metal mask thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5688193A (en) * 1979-12-19 1981-07-17 Citizen Watch Co Ltd Display unit
JPS6073567A (en) * 1983-09-29 1985-04-25 日本電気株式会社 Color liquid crystal matrix panel
JPS60218626A (en) * 1984-04-13 1985-11-01 Sharp Corp Color llquid crystal display device
JPS61241779A (en) * 1985-04-19 1986-10-28 株式会社日立製作所 Flat display

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5688193A (en) * 1979-12-19 1981-07-17 Citizen Watch Co Ltd Display unit
JPS6073567A (en) * 1983-09-29 1985-04-25 日本電気株式会社 Color liquid crystal matrix panel
JPS60218626A (en) * 1984-04-13 1985-11-01 Sharp Corp Color llquid crystal display device
JPS61241779A (en) * 1985-04-19 1986-10-28 株式会社日立製作所 Flat display

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2625357A1 (en) * 1987-12-28 1989-06-30 Gen Electric CONFIGURATION OF PIXELS TO OBTAIN A TRIAD IN COLOR IN QUINCONCE
JPH03135522A (en) * 1989-10-20 1991-06-10 Sharp Corp Liquid crystal display device
US5461503A (en) * 1993-04-08 1995-10-24 Societe D'applications Generales D'electricite Et De Mecanique Sagem Color matrix display unit with double pixel area for red and blue pixels
EP1045274A2 (en) * 1999-04-13 2000-10-18 Canon Kabushiki Kaisha Liquid crystal device and liquid crystal display apparatus
EP1045274A3 (en) * 1999-04-13 2004-02-04 Canon Kabushiki Kaisha Liquid crystal device and liquid crystal display apparatus
JP2007233416A (en) * 2001-08-03 2007-09-13 Lg Phillips Lcd Co Ltd Liquid crystal display device
JP2007188089A (en) * 2006-01-13 2007-07-26 Samsung Electronics Co Ltd Liquid crystal display
JP2008241829A (en) * 2007-03-26 2008-10-09 Hitachi Displays Ltd Display device
US9218767B2 (en) 2008-05-21 2015-12-22 Sony Corporation Display device, method of laying out light emitting elements, and electronic device
JP4623138B2 (en) * 2008-05-21 2011-02-02 ソニー株式会社 Display device and electronic device
US8963139B2 (en) 2008-05-21 2015-02-24 Sony Corporation Display device, method of laying out light emitting elements, and electronic device
JP2009282190A (en) * 2008-05-21 2009-12-03 Sony Corp Display device, layout method for light emitting element and electronic equipment
US9311853B2 (en) 2008-05-21 2016-04-12 Sony Corporation Display device, method of laying out light emitting elements, and electronic device
US9552773B2 (en) 2008-05-21 2017-01-24 Sony Corporation Display device, method of laying out light emitting elements, and electronic device
US10074307B2 (en) 2008-05-21 2018-09-11 Sony Corporation Display device, method of laying out light emitting elements, and electronic device
US10410583B2 (en) 2008-05-21 2019-09-10 Sony Corporation Display device, method of laying out light emitting elements, and electronic device
JP2010224564A (en) * 2010-05-20 2010-10-07 Casio Computer Co Ltd Display device
JP2010237685A (en) * 2010-05-20 2010-10-21 Casio Computer Co Ltd Display device
JP2012068432A (en) * 2010-09-24 2012-04-05 Hitachi Displays Ltd Liquid crystal display device
USRE48229E1 (en) 2013-01-24 2020-09-29 Kunshan Visionox Display Co., Ltd. Pixel structure for OLED display and metal mask thereof
CN103927948A (en) * 2014-05-06 2014-07-16 何东阳 High-resolution AMOLED display device

Also Published As

Publication number Publication date
JPH0740102B2 (en) 1995-05-01

Similar Documents

Publication Publication Date Title
JP4460849B2 (en) 4 color drive liquid crystal display device and display board used therefor
JP4917254B2 (en) Liquid crystal display
US9454050B2 (en) Active matrix driving display device and image displaying method using the same
JPH0469370B2 (en)
JPH0336239B2 (en)
JPS62208025A (en) Active matrix type liquid crystal display device
KR20060036131A (en) Color filter substrate and liquid crystal display device
JPH0454207B2 (en)
JPH0577073B2 (en)
JPS63142330A (en) Liquid crystal display device
CN106444194B (en) Picture element array structure and preparation method thereof and display panel
KR100844804B1 (en) Array substrate of liquid crystal display panel
JP2006010980A (en) Display device and its image display method
US20050088582A1 (en) Liquid crystal display
KR20050003148A (en) array structure of liquid crystal display and driving method thereof
JP4740650B2 (en) Display device
JPH10239710A (en) Liquid crystal display device
JPH0688967A (en) Liquid crystal display device
KR100687351B1 (en) Liquid crystal display device
KR100920356B1 (en) Thin film diode panel for liquid crystal display and liquid crystal display including the panel
JPH0822028A (en) Liquid crystal display device and its driving method
JPH11510266A (en) Method of assembling an active matrix for a flat screen, a liquid crystal display screen including the active matrix obtained according to the method, and a method of addressing a screen of this type
JPS63316087A (en) Active matrix type liquid crystal display device
JPS62168115A (en) Liquid crystal display device
JPH02244027A (en) Liquid crystal display device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees