JPS6220734B2 - - Google Patents
Info
- Publication number
- JPS6220734B2 JPS6220734B2 JP56069180A JP6918081A JPS6220734B2 JP S6220734 B2 JPS6220734 B2 JP S6220734B2 JP 56069180 A JP56069180 A JP 56069180A JP 6918081 A JP6918081 A JP 6918081A JP S6220734 B2 JPS6220734 B2 JP S6220734B2
- Authority
- JP
- Japan
- Prior art keywords
- control data
- resistance
- resistor network
- point
- curve
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/24—Frequency- independent attenuators
- H03H7/25—Frequency- independent attenuators comprising an element controlled by an electric or magnetic variable
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/664—Non-linear conversion not otherwise provided for in subgroups of H03M1/66
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/78—Simultaneous conversion using ladder network
- H03M1/785—Simultaneous conversion using ladder network using resistors, i.e. R-2R ladders
Description
【発明の詳細な説明】
本発明は、デジタルコントロールデータにより
入力を切換える複数のスイツチング手段の出力を
入力するＲ−2Rラダー抵抗回路網に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an R-2R ladder resistor network that inputs the outputs of a plurality of switching means that switch inputs according to digital control data.
一般に、信号減衰器は第１図に示すように、ア
ナログ信号Sinを入力する入力端子１、バイアス
電圧Vbを入力する入力端子２、コントロールデ
ータ発生回路３からのデジタルコントロールデー
タに応じてアナログ信号とバイアス電圧を切換え
るスイツチング手段S1，S2……………Snより成
るスイツチング回路４、スイツチング手段S1，S2
……………Snの出力を入力するＲ−2Rラダー抵
抗回路網５及び出力端子６より構成されている。
そして、コントロールデータDcとバイアス電圧
Vbを基準とした入力対出力の比（Sout−Vb）／
（sin／Vb）の関係は、第２図イのように直線と
なる。 Generally, as shown in Figure 1, a signal attenuator converts an analog signal according to an input terminal 1 that inputs an analog signal Sin, an input terminal 2 that inputs a bias voltage Vb, and digital control data from a control data generation circuit 3. Switching circuit 4 consisting of switching means S 1 , S 2 ……………Sn for switching bias voltage, switching means S 1 , S 2
. . . It is composed of an R-2R ladder resistor network 5 and an output terminal 6 into which the output of Sn is input.
And control data DC and bias voltage
Input-to-output ratio with respect to Vb (Sout−Vb)/
The relationship (sin/Vb) is a straight line as shown in Figure 2A.
ところが、オーデイオ装置の音量調整用等に用
いられる信号減衰器としては、第３図に示すＡ〜
Ｅカーブのうち、調整摘子の回転角と出力の関係
がＡカーブやＤカーブの特性を有する必要があ
る。 However, as signal attenuators used for adjusting the volume of audio equipment, etc., the signal attenuators shown in Fig. 3 are
Of the E curve, the relationship between the rotation angle of the adjustment knob and the output must have the characteristics of the A curve or the D curve.
本発明は、斯る点に鑑み、コントロールデータ
とバイアス電圧を基準とした出力／入力の関係を
Ａカーブ又はＤカーブに折れ線近似することを目
的とし、オーデイオ装置の音量調整用の信号減衰
器に用いるのに最適な抵抗回路網を提供するもの
である。 In view of the above, the present invention aims to approximate the output/input relationship based on control data and bias voltage to an A curve or a D curve, and provides a signal attenuator for adjusting the volume of an audio device. This provides the best resistor network for use.
以下、本発明を図面を参照しながら説明する。 Hereinafter, the present invention will be explained with reference to the drawings.
先ず、第１図のＲ−2Rラダー抵抗回路網５に
おいて、ｎ−１ビツト目までは正常なＲ−2Rラ
ダー抵抗回路網で構成し、最終ビツトであるｎビ
ツト目の抵抗７，８の値を、少なくとも一方の抵
抗値がＲ又は2Rとは異なるように各々ＲA、ＲB
とする。このように構成した抵抗回路網のコント
ロールデータＤc対（Sout−Vb）／（Sin−Vb）
の関係は、第２図ロに示すように点〜を通る
折れ線を描く。但し、点〜の座標は、以下に
示す通りである。 First, in the R-2R ladder resistor network 5 in FIG. , respectively R A and R B such that at least one resistance value is different from R or 2R.
shall be. Control data of the resistor network configured in this way D c pair (Sout−Vb)/(Sin−Vb)
The relationship draws a polygonal line passing through the points ~, as shown in Figure 2 (b). However, the coordinates of points ~ are as shown below.
点 （０、０）
点 （２n-1−１、ＲB（２n-1−１）／（Ｒ＋
ＲA＋ＲB）２n-1）
点 （２n-1、（Ｒ＋ＲA）／（Ｒ＋ＲA＋ＲB））
点 （２n−１、１−ＲB／（Ｒ＋ＲA＋ＲB）２
n-1）
次に、コントロールデータＤCが２n-1−１以下
と２n-1以上で（ＲA、ＲB）ＤCの値が各々（A1、
B1）（A2、B2）の様に異なる抵抗回路網を考え
る。するとこの抵抗回路網のＤC対（Sout−
Vb）／（Sin−Vb）の関係は以下にその座標を示
す点〜を通る曲線となる。Point (0, 0) Point (2 n-1 -1, R B (2 n-1 -1)/(R+
R A +R B )2 n-1 ) Point (2 n-1 , (R+R A )/(R+R A +R B )) Point (2 n -1, 1-R B /(R+R A +R B )2
n-1 ) Next, when the control data D C is less than or equal to 2 n-1 -1 and greater than or equal to 2 n-1 , the values of (R A , R B ) D C are respectively (A 1 ,
B 1 ) Consider different resistance networks like (A 2 , B 2 ). Then, the D C pair (Sout−
The relationship of Vb)/(Sin-Vb) is a curve passing through points whose coordinates are shown below.
点 （０、０）
点 （２n-1−１、B1（２n-1−１）／（Ｒ＋A1
＋B1）２n-1）
点 （２n-1、（Ｒ＋A2）／（Ｒ＋A2＋B2））
点 （２n−１、１−B2／（Ｒ＋A2＋B2）２n-
１）
そこで、線分の延長上に点がくるように
するか又は線分の延長上に点がくるように
すれば、第４図に示すように折り曲げ点が１つの
折れ線が得られることとなる。即ち、Ａカーブ又
はＤカーブの折れ線近似が実現できる。尚、線分
の延長上に点がくるようにするには式が
成立するよう、そして、線分の延長上に点
がくるようにするには式が成立するよう適当に
A1、B2、A2、B2を選べばよい。Point (0, 0) Point (2 n-1 -1, B 1 (2 n-1 -1) / (R + A 1
+B 1 )2 n-1 ) Point (2 n-1 , (R+A 2 ) / (R+A 2 +B 2 )) Point (2 n -1, 1-B 2 / (R+A 2 +B 2 )2 n-
1 ) Therefore, if you make the point on the extension of the line segment or make the point on the extension of the line segment, you can obtain a broken line with one bending point as shown in Figure 4. Become. That is, a polygonal line approximation of the A curve or the D curve can be realized. In addition, to make the point fall on the extension of the line segment, make sure that the formula holds true, and to make the point fall on the extension of the line segment, make sure that the formula holds true.
All you have to do is choose A 1 , B 2 , A 2 , and B 2 .
B1／（Ｒ＋A1＋B1）＝（Ｒ＋A2）／（Ｒ＋A2＋B2） ………
（Ｒ＋A2）／（Ｒ＋A2＋B2）−B2／（Ｒ＋A2＋B2）２n-1＝B1（２n-1−１）／（Ｒ＋A1＋B1）２n-1
……
次に、本発明の実施例を第５図、第６図イ，
ロ、第７図に示す。B 1 / (R + A 1 + B 1 ) = (R + A 2 ) / (R + A 2 + B 2 ) ...... (R + A 2 ) / (R + A 2 + B 2 ) - B 2 / (R + A 2 + B 2 ) 2 n-1 = B 1 (2 n-1 -1) / (R + A 1 + B 1 ) 2 n-1
... Next, the embodiments of the present invention are shown in FIG. 5, FIG.
b. As shown in Figure 7.
尚、以下の説明においては、コントロールデー
タＤCが２n-1であるときの（Sout−Vb）／（Sin
−Vb）値をα（０＜α＜１）とする。又、第５
図〜第７図においては、抵抗回路網中のｎ−１ビ
ツト目とｎビツト目のみを示し、ｎ−１ビツト目
までは正常なＲ−2Rラダー抵抗回路網である。 In the following explanation, (Sout− Vb )/(Sin
-Vb) value is α (0<α<1). Also, the fifth
7 to 7, only the (n-1)th and n-th bits in the resistor network are shown, and up to the (n-1)th bit is a normal R-2R ladder resistor network.
先ず、第５図は、最終ビツトの抵抗ＲAを変化
させず、抵抗ＲBを変化させる方法を示す実施例
であり、抵抗ＲBは抵抗B1、B2より構成されてい
る。そして、ｎビツト目に対応するコントロール
データにより制御されるスイツチ９により抵抗
A1に抵抗B1かB2のいずれか一方が接続される。
従つてｎビツト目のコントロールデータが「０」
の場合は、ＲB＝B1、「１」の場合はＲB＝B2とな
る。ここでB1及びB2は式の如く表わされ、例
えば、α＝１／４、A1＝Ｒのとき、B1＝２／３Ｒ、B2＝
6R
となる。 First, FIG. 5 shows an embodiment showing a method of changing the resistance R B without changing the resistance R A of the final bit, where the resistance R B is composed of resistances B 1 and B 2 . The resistance is then controlled by switch 9 controlled by the control data corresponding to the n-th bit.
Either resistor B 1 or B 2 is connected to A 1 .
Therefore, the nth bit of control data is “0”
In the case of "1", R B =B 1 , and in the case of "1", R B =B 2 . Here, B 1 and B 2 are expressed as in the formula, for example, when α = 1/4, A 1 = R, B 1 = 2/3R, B 2 =
It will be 6R.
B1＝（Ｒ＋A1）α／１−α、B2＝（Ｒ＋A1）１−α／α
次に、第６図イ，ロに抵抗ＲBを変化させず、
抵抗ＲAを変化させる方法を示す実施例を示す。B 1 = (R + A 1 ) α/1-α, B 2 = (R + A 1 ) 1- α/α
Next, without changing the resistance R B as shown in Figure 6 A and B,
An example showing how to vary the resistance R A will be shown.
第６図イにおいては、スイツチSnと連動する
スイツチ１０の切換えにより、ｎビツト目のコン
トロールデータが「０」の場合ＲA＝A1、「１」
の場合ＲA＝A2となる。A1及びA2は式の如く表
わされ、例えば、α＝１／４、B1＝4Rのとき、A1＝
11R、A2＝Ｒ／３となる。 In FIG. 6A, by switching the switch 10 in conjunction with the switch Sn, when the n-th bit control data is "0", R A = A 1 , "1"
In this case, R A =A 2 . A 1 and A 2 are expressed as shown in the following formula. For example, when α=1/4 and B 1 =4R, A 1 = 11R and A 2 =R/3.
A1＝１−α／α−B1−Ｒ、A2＝α／１−α−B1−Ｒ……
…
（但し、B1１−α／αＲ且つB1α／１−αＲ）
第６図ロにおいては、スイツチSnと連動する
スイツチ１１の切換えにより、ｎビツト目のコン
トロールデータが「０」の場合ＲA＝A1、「１」
の場合ＲA＝Ａ１Ａ２′／Ａ１＋Ａ２′となる。従つて
第６図イで
のA2がＡ１Ａ２′／Ａ１＋Ａ２′となるようにA2′を選
べばよく、
例えば、α＝１／４、B1＝4Rのとき、A1＝11R、
A2′＝１１／３２Ｒとなる。A 1 = 1-α/α-B 1 -R, A 2 = α/1-α-B 1 -R...
... (However, B 1 1-α/αR and B 1 α/1-αR) In FIG. R A =A 1 , "1"
In this case, R A =A 1 A 2 ′/A 1 +A 2 ′. Therefore, A 2 ' should be selected so that A 2 in Figure 6 A becomes A 1 A 2 '/A 1 + A 2 '. For example , when α = 1/4 and B 1 = 4R, A 1 = 11R, A 2 ' = 11/32R.
更に、第７図に抵抗ＲA及びＲBを変化させ、Ｒ
A＋ＲBを一定とする方法を示す実施例を示す。
（但し、ＲA＋ＲB＝KR、Ｋ＞０とする）
第７図においては、スイツチSnと連動するス
イツチ１２の切換えにより、ｎビツト目のコント
ロールデータが「０」の場合ＲA＝A2＋A1′、
「１」の場合ＲB＝B1＋A1′となる。この場合、
B1＝Ｒ＋A2＝αＲ（１＋Ｋ）、A1＋B1＝A2＋B2
＝KR
（但し１／１＋ＫαＫ／１＋Ｋ）
と表わされ、例えば、α＝１／４、Ｋ＝４とすれば、
A1＝１１／４Ｒ、A2＝Ｒ／４、B1＝５／４Ｒ、B2＝１５
／４Ｒとなる。 Furthermore, by changing the resistances R A and R B as shown in Fig. 7, R
An example showing a method for keeping A + R B constant will be shown.
(However, R A + R B = KR, K > 0.) In Fig. 7, when the n-th bit control data is "0" by switching the switch 12 in conjunction with switch Sn, R A = A 2 +A 1 ′,
In the case of "1", R B =B 1 +A 1 '. In this case, B 1 = R + A 2 = αR (1 + K), A 1 + B 1 = A 2 + B 2
=KR (1/1+KαK/1+K) For example, if α=1/4 and K=4, A 1 = 11/4R, A 2 = R/4, B 1 = 5/4R , B 2 = 15
/4R.
以上のように様々の方法で、最終ビツト即ちｎ
ビツト目の抵抗ＲA又はＲBの値を変化させること
ができ、従つて、Ａカーブ又はＤカーブの折れ線
近似も可能となる。又、αの値即ち、コントロー
ルデータが２n-1のときの（Sout−Vb）／（Sin
−Vb）の値を変化させれば、所望の折れ線を得
ることができる。 As mentioned above, the final bit, that is, n
It is possible to change the value of the resistance R A or R B of the bit, and therefore it is possible to approximate the A curve or the D curve with a polygonal line. Also, the value of α, that is, (Sout − Vb)/(Sin
-Vb), a desired polygonal line can be obtained.
尚、本発明は、入力端子１にアナログ信号を、
入力端子２にバイアス電圧を印加する信号減衰器
だけでなく、例えば、入力端子２を接地電位と
し、入力端子１に基準電圧を印加するような場合
にも適用可能である。又、スイツチング回路４の
スイツチング手段S1，S2……………Snやスイツ
チ９，１０，１１，１２はアナログスイツチで構
成すればよい。 Note that in the present invention, an analog signal is input to the input terminal 1,
The present invention is applicable not only to a signal attenuator that applies a bias voltage to the input terminal 2, but also to a case where the input terminal 2 is set to a ground potential and a reference voltage is applied to the input terminal 1, for example. Further, the switching means S 1 , S 2 . . . . . . . . . . . . . . .
ところで、Ｒ−2Rラダー抵抗回路網は、一般
には第１図の如く構成されるが、第８図のように
抵抗値が2Rの抵抗を並列抵抗値ＲＣＲＤ／ＲＣ＋ＲＤ＝
2Rとな
るような２つの抵抗ＲC及びＲDで構成することも
できる。しかしながらこれらの多少の変形は本発
明の主旨には関係なく、いずれもＲ−2Rラダー
抵抗回路網とみなす。 By the way, the R-2R ladder resistance network is generally constructed as shown in Fig. 1, but as shown in Fig. 8, resistors with a resistance value of 2R are connected in parallel with a resistance value R C R D /R C +R D =
It can also be composed of two resistors R C and R D such that 2R. However, these slight modifications are not related to the gist of the present invention, and all are considered to be R-2R ladder resistance networks.
本発明による抵抗回路網は、上述の如く、Ｒ−
2Rラダー抵抗回路網の最終ビツトの抵抗値を変
化させるだけの簡単な構成で、折れ線近似を実現
でき、実用的価値は非常に高いものである。 The resistor network according to the present invention has R-
The simple configuration of changing the resistance value of the final bit of the 2R ladder resistor network makes it possible to achieve the polygonal line approximation, which has very high practical value.
第１図は、一般的な信号減衰器を示す回路図、
第２図は、第１図の信号減衰器中のＲ−2Rラダ
ー抵抗回路網の最終ビツトの抵抗をＲA、ＲB（Ｒ
A≠Ｒ、ＲB≠2R）で構成した場合のコントロー
ルデータＤC対（Sout−Vb）／（Sin−Vb）の関
係を示す図、第３図は信号減衰器の種々の特性を
示す特性図、第４図はＲ−2Rラダー抵抗回路網
の最終ビツトの抵抗ＲA、ＲBのうち少なくともい
ずれか一方を、最終ビツトに対応するコントロー
ルデータに応じて変化させた場合のコントロール
データＤC対（Sout−Vb）／（Sin−Vb）の関係
を示す図、第５図、第６図イ，ロ及び第７図は本
発明の実施例の要部を示す図、第８図は抵抗の構
成が異なるＲ−2Rラダー抵抗回路網を示す図で
ある。
主な図番の説明、１……入力端子、２……入力
端子、３……コントロールデータ発生回路、４…
…スイツチング回路、５……Ｒ−2Rラダー抵抗
回路網、６……出力端子、７，８……最終ビツト
の抵抗、９，１０，１１，１２……スイツチ。
FIG. 1 is a circuit diagram showing a general signal attenuator,
FIG. 2 shows the resistances of the last bits of the R-2R ladder resistor network in the signal attenuator of FIG .
A diagram showing the relationship between control data D C vs. (Sout-Vb)/(Sin-Vb) when configured with A ≠ R, R B ≠ 2R). Figure 3 shows the characteristics showing various characteristics of the signal attenuator. Figure 4 shows control data D C when at least one of the resistances R A and R B of the final bit of the R-2R ladder resistor network is changed in accordance with the control data corresponding to the final bit . A diagram showing the relationship between the pair (Sout−Vb)/(Sin−Vb), FIG. 5, FIG. 6 A, B, and FIG. FIG. 3 is a diagram showing R-2R ladder resistance networks with different configurations. Explanation of main drawing numbers, 1...Input terminal, 2...Input terminal, 3...Control data generation circuit, 4...
...Switching circuit, 5...R-2R ladder resistance network, 6...Output terminal, 7, 8...Resistance of final bit, 9, 10, 11, 12...Switch.
Claims (1)
数のスイツチ手段の出力を入力するＲ−2Rラダ
ー抵抗回路網において、最終ビツトのＲ−2Rに
対応する抵抗の少なくとも一方を抵抗値がＲ又は
2Rとは異なる抵抗にて構成すると共に、最終ビ
ツトに対応する前記コントロールデータに応じ
て、前記最終ビツトのＲ−2Rに対応する抵抗の
少なくとも一方の抵抗値を変化させるようにした
ことを特徴とする抵抗回路網。1. In an R-2R ladder resistor network that inputs the outputs of a plurality of switch means that switch inputs based on control data, at least one of the resistors corresponding to the final bit R-2R is connected to a resistor whose resistance value is R or
2R, and the resistance value of at least one of the resistors corresponding to R-2R of the final bit is changed in accordance with the control data corresponding to the final bit. resistor network.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6918081A JPS57183113A (en) | 1981-05-07 | 1981-05-07 | Resistance network |
| US06/374,886 US4468607A (en) | 1981-05-07 | 1982-05-04 | Ladder-type signal attenuator |
| DE3216828A DE3216828C2 (en) | 1981-05-07 | 1982-05-05 | Ladder-type damping network |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6918081A JPS57183113A (en) | 1981-05-07 | 1981-05-07 | Resistance network |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57183113A JPS57183113A (en) | 1982-11-11 |
| JPS6220734B2 true JPS6220734B2 (en) | 1987-05-08 |
Family
ID=13395260
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6918081A Granted JPS57183113A (en) | 1981-05-07 | 1981-05-07 | Resistance network |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57183113A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63234891A (en) * | 1988-02-20 | 1988-09-30 | Matsushita Electric Works Ltd | Motor speed controlling circuit |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5669181A (en) * | 1979-11-12 | 1981-06-10 | Ricoh Co Ltd | Deflection setting in deflection control ink jet recorder |
-
1981
- 1981-05-07 JP JP6918081A patent/JPS57183113A/en active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5669181A (en) * | 1979-11-12 | 1981-06-10 | Ricoh Co Ltd | Deflection setting in deflection control ink jet recorder |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57183113A (en) | 1982-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4468607A (en) | Ladder-type signal attenuator | |
| JP5062751B2 (en) | Trim DAC circuit, digital-analog converter, method for improving linearity of output of digital-analog converter, method for adjusting electronic circuit, electronic circuit | |
| US4628276A (en) | Logarithmically linearly controlled variable gain amplifier | |
| JPH07249951A (en) | Resistor network circuit device and variable gain device using the same | |
| KR930001597A (en) | Digital-to-Analog Converter with Resistance Network | |
| JPH0734542B2 (en) | D-A conversion circuit | |
| US5006735A (en) | Method and apparatus for compensating a solid state attenuator | |
| CN110380731B (en) | Digital-analog conversion circuit | |
| JPH06303060A (en) | Gain control amplifier circuit | |
| JPH08307270A (en) | Reference voltage supply circuit | |
| JPH0377430A (en) | D/a converter | |
| JPS6220734B2 (en) | ||
| US6492924B2 (en) | Circuits, systems, and methods for signal processors that buffer a signal dependent current | |
| JPS62173809A (en) | Amplifier | |
| US4078215A (en) | Electronic filter circuit | |
| US4591826A (en) | Gray code DAC ladder | |
| JPS6313572B2 (en) | ||
| JPS58148516A (en) | Adjustable resistance magnifying circuit adapted for digital-to-analog converter | |
| JPH06268523A (en) | D/a converter | |
| US4641131A (en) | Circuit arrangement for converting a digital input signal into an analog output signal | |
| US5175623A (en) | Method and apparatus for linear video mixer with digital control | |
| JPH0436609B2 (en) | ||
| JPH04160912A (en) | Electronic variable resistor | |
| JPH0666612B2 (en) | Reprogrammable Nonvolatile Nonlinear Electronic Potentiometer | |
| JPH07176964A (en) | Gain controller |