JPS62201016A - Multiphase input identifying and protecting device - Google Patents
Multiphase input identifying and protecting deviceInfo
- Publication number
- JPS62201016A JPS62201016A JP4075286A JP4075286A JPS62201016A JP S62201016 A JPS62201016 A JP S62201016A JP 4075286 A JP4075286 A JP 4075286A JP 4075286 A JP4075286 A JP 4075286A JP S62201016 A JPS62201016 A JP S62201016A
- Authority
- JP
- Japan
- Prior art keywords
- input
- level
- output
- signal
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000872 buffer Substances 0.000 claims description 26
- 239000003990 capacitor Substances 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000009499 grossing Methods 0.000 description 2
- 230000008439 repair process Effects 0.000 description 2
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Emergency Protection Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
〈産業上の利用分野〉
この発明は多相入力制御保護装置に関し、さらに詳細に
いえば、多相入力に対して、何れかの相に事故が発生し
た場合にｌｉｔ器を動作させるとともに、相別の表示を
も行なうことができる多相入力判別保護装置に関する。[Detailed Description of the Invention] <Industrial Application Field> The present invention relates to a polyphase input control protection device. The present invention relates to a polyphase input discrimination protection device that is capable of operating a device and also displaying each phase.
〈従来の技術〉
従来から送配電系統等において地絡事故、短絡事故等が
発生した場合に、当該系統をしゃ断して各種電力機器の
破損を防止する目的で継電器が使用されている。<Prior Art> Relays have traditionally been used to prevent damage to various power equipment by interrupting the power transmission and distribution system when a ground fault, short circuit, etc. occur in the power transmission and distribution system.
そして、継電器が動作した置台に、事故が発生したこと
を報知する目的で、表示器が接続されている。A display is connected to the stand where the relay is activated for the purpose of notifying that an accident has occurred.
ところで、多相の送配電系統に使用される判別保護装置
としては、従来から、
■ 第２図に示すように各相に入力をそれぞれ補助変成
器（２１）により降圧し、ダイオードブリッジ（２２）
で整流し、コンデンサ（２３）で平滑化した後、１個の
レベル及び時限判定回路（２４）に入力し、このレベル
及び時限判定回路（２４）からの出力信号を継電器（２
５）および表示器（２６）に入力する構成のもの、およ
び
■ 第３図に示すように、各相入力をそれぞれ補助変成
器（３１）により降圧し、ダイオードブリッジ（３２）
で整流し、コンデンサ（３３）で平滑化した後、それぞ
れレベル及び時限判定回路（３４）に入力し、各レベル
及び時限判定回路（３４）からの出力信号を、それぞれ
継電器（３５）、表示器（３６）に入力する構成のもの
が提供されていた。By the way, as a discrimination protection device used in multi-phase power transmission and distribution systems, conventionally, as shown in Fig. 2, the input to each phase is stepped down by an auxiliary transformer (21), and a diode bridge (22) is used.
After rectification and smoothing with a capacitor (23), the signal is input to one level and time determination circuit (24), and the output signal from this level and time determination circuit (24) is sent to a relay (2
5) and a configuration that inputs to the display (26), and
After rectification and smoothing with a capacitor (33), the signals are input to a level and time determination circuit (34), and the output signals from each level and time determination circuit (34) are connected to a relay (35) and an indicator, respectively. (36) was provided.
〈発明が解決しようとする問題点〉
上記■の構成のものにおいては、レベル及び時限判定回
路（２４）、継電器（２５）、および表示器（２６）が
１個づつでよいため、構成を簡素化し、しかも事故発生
時に確実な系統しゃ断を行なわせることができるのであ
るが、事故発生相の表示を行なわせることができず、事
故原因の発見、事故発生部分の修理等に手間がかかると
いう問題がある。<Problems to be Solved by the Invention> In the configuration described in (■) above, only one level and time limit determination circuit (24), one relay (25), and one indicator (26) are required, so the configuration is simplified. However, it is not possible to display the phase in which the accident occurred, and it takes time and effort to discover the cause of the accident and repair the part where the accident occurred. There is.
また、上記■の構成のものにおいては、事故発生時にお
ける確実な系統しゃ断、および事故発生相の表示を行な
わせることができるのであるが、各相毎にレベル及び時
限判別回路と、！Ｕ電器とが必要であるから全体として
大型化するのみならず、コストアップの原因になるとい
う問題がある。In addition, in the above configuration (■), it is possible to reliably shut off the system in the event of an accident and display the phase in which the accident occurred, but the level and time determination circuit for each phase is required! Since U electric appliances are required, there is a problem that not only the size of the whole device becomes large but also the cost increases.
〈発明の目的〉
この発明は上記の問題点に鑑みてなされたものであり、
レベル及び時限判定回路と、継電器の数を１個づつとし
、しかも事故発生相の表示をも行なうことができる多相
入力判別保護装置を提供することを目的としている。<Object of the invention> This invention was made in view of the above problems,
It is an object of the present invention to provide a polyphase input discrimination protection device which includes one level and time limit judgment circuit and one relay, and which can also display the phase in which an accident has occurred.
く問題点を解決するための手段〉
上記の目的を達成ダるための、この発明の多相入力判別
保護装置は、各相毎の信号を入力バッファに入力すると
ともに、入力バッファの出力信号をダイオードを介して
入力バッフ１の入力側にフィードバックしているととも
に、各入力バッファのダイオードを通した出力端子を互
に接続し、かつレベル及び時限判定回路の入力端子に接
続し、レベル及び時限判定回路からの出力信号を継電器
に入力としているとともに、レベル及び時限判定回路か
らの出力信号および各入力バッファからの出力信号をそ
れぞれＡＮＤゲートに入力し、ＡＮＤゲートの出力端子
に表示器を接続していることを特徴とするものである。Means for Solving the Problems> In order to achieve the above object, the polyphase input discrimination protection device of the present invention inputs the signals of each phase to the input buffer, and inputs the output signal of the input buffer. Feedback is provided to the input side of the input buffer 1 via a diode, and the output terminals of each input buffer through the diode are connected to each other and to the input terminal of a level and time limit judgment circuit. The output signal from the circuit is input to the relay, and the output signal from the level and time determination circuit and the output signal from each input buffer are input to the AND gate, and a display is connected to the output terminal of the AND gate. It is characterized by the presence of
く作用〉
以上の構成の多相入力判別保護装置であれば、各相毎の
信号が、各入力バッファに入力され、全ての入力バッフ
ァからのダイオードを通した出力信号のうち、最大レベ
ルの信号がそれぞれ入力側にフィードバックされるので
、各相毎の信号のうち最大の信号が入力された入力バッ
ファのみがピーク値信号を出力し、このピーク値信号が
レベル及び時限判定回路に供給されて事故発生か否かの
判別を行なう。そして、事故発生であれば継電器に駆動
信号を供給して系統しゃ断を行なう。With the polyphase input discrimination protection device configured as above, the signals for each phase are input to each input buffer, and the signal with the highest level among the output signals from all input buffers passing through the diodes is are fed back to the input side, so only the input buffer into which the maximum signal of each phase is input outputs the peak value signal, and this peak value signal is supplied to the level and time limit judgment circuit to prevent accidents. Determine whether or not it has occurred. If an accident occurs, a drive signal is supplied to the relay to shut off the system.
また、レベル及び判定回路からの出力信号、および各入
力バッファからの出力信号をそれぞれＡＮＤゲートに供
給しているので、ピーク値信号が供給されたＡＮＤゲー
トのみが間き、表示器を駆動して事故発生相の表示を行
なうことができる。In addition, since the output signal from the level and judgment circuit and the output signal from each input buffer are supplied to the AND gate, only the AND gate to which the peak value signal is supplied is activated and drives the display. The accident occurrence phase can be displayed.
〈実施例〉 以下、実施例を示す添付図面によって詳細に説明する。<Example> Hereinafter, embodiments will be described in detail with reference to the accompanying drawings showing examples.
第１図はこの発明の多相入力判別保護装置の一実施例を
示す電気回路図である。FIG. 1 is an electrical circuit diagram showing an embodiment of the polyphase input discrimination protection device of the present invention.
各相入力信号が一次側に供給されている補助変成器（ｌ
ａ）（１ｂ）・・・の二次側にダイオードブリッジ（２
８Ｈ２ｂ）・・・を接続し、各ダイオードブリッジ（２
ａ）（２ｂ）・・・の出力端子間にコンデンサ（３ａ）
（３ｂ）・・・を継続して、各相入力信号に比例する直
流信号を得、この直流信号をそれぞれ入力バッファ（４
ａ）（４ｂ）・・・の一方の入力端子に供給している。The auxiliary transformer (l) to which each phase input signal is supplied to the primary side
a) (1b) A diode bridge (2
8H2b)... and connect each diode bridge (2
a) Capacitor (3a) between the output terminals of (2b)...
Continuing (3b)..., obtain a DC signal proportional to each phase input signal, and transfer this DC signal to the input buffer (4).
It is supplied to one input terminal of a)(4b)...
そして、各入力バッファ（４ａ）（４ｂ）・・・の出力
端子にダイオード（５ａ）（５ｂ）・・・順接続し、各
ダイオード（５ａＨ５ｂ）・・・カソード端子同士を互
に接続しているとともに、各入力バッフ？ （４ａ）
（４ｂ）・・・の他方の入力端子に接続し、さらに１個
のレベル及び時限判定回路（６）の入力端子に接続して
いる。上記レベル及び時限判定回路（６）からの出力信
号は１個の継電器（刀に供給されるとともに、各相に対
応するＡＮＤゲート（８ａ）（８ｂ）・・・の一方の入
力端子に供給され、さらに一方の電源端子と各入力バッ
フ７’ （４ａ）（４ｂ）・・・の出力端子との間に整
列接続された抵抗（９ａ）（９ｂ）・・・と順接続のダ
イオード（１０ａ）（１０ｂ）・・・どの各接続点を上
記ＡＮＤゲート（８ａ）（８ｂ）・・・の他方の入力端
子に接続している。そして、上記各ＡＮＤゲート（８ａ
）（８ｂ）・・・の出力信号を、それぞれメモリ回路（
１１ａ）（１１ｂ）・・・を通してＬ Ｅ Ｄ （１２
ａＨ１２ｂ）・・・に供給している。Diodes (5a) (5b) are sequentially connected to the output terminals of each input buffer (4a) (4b), and the cathode terminals of each diode (5aH5b) are connected to each other. Along with each input buffer? (4a)
(4b)..., and is further connected to the input terminal of one level and time determination circuit (6). The output signal from the level and time limit judgment circuit (6) is supplied to one relay (sword) and also to one input terminal of the AND gate (8a) (8b) corresponding to each phase. , furthermore, resistors (9a) (9b)... are connected in series between one power supply terminal and the output terminal of each input buffer 7' (4a) (4b)... and diodes (10a) are connected in order. (10b)...Which connection point is connected to the other input terminal of the AND gates (8a), (8b)...?And each of the AND gates (8a)...
) (8b)..., respectively, to the memory circuit (
11a) (11b)... through L E D (12
aH12b)...
上記の構成の多相入力判別保護ＷＡ置の動作は次のとお
りである。The operation of the polyphase input discrimination protection WA device having the above configuration is as follows.
各相入力信号が補助変成器（１ａ）（１ｂ）・・・で降
圧された後、ダイオードブリッジ（２ａ）（２ｂ）・・
・およびコンデンサ（３ａＨ３ｂ）・・・により整流平
滑化されて、入力バッファ（４ａ）（４ｂ）・・・に供
給される。この入力バッファ（４ａ）（４ｂ）・・・は
、出力端子に順接続されたダイオード（５ａＨ，５ｂ）
・・・のカソードが互いに接続されているので、全ての
入力バッフｙ （４ａ）（４ｂ）・・・の出力レベルの
うち、もつとも高い出力レベルとなり、この出力レベル
がそれぞれの入力バッファ（４ａ）（４ｂ）・・・にフ
ィードバックされることにより、最も高い出力レベル以
外の入力バッファの出力レベルはローレベルとなり、対
応するＡＮＤゲートを閉じる。そして、最も高い出力レ
ベルの入力バッファに対応するＡＮＤゲートのみが開か
れることになる。After each phase input signal is stepped down by auxiliary transformers (1a) (1b)..., diode bridges (2a) (2b)...
The signals are rectified and smoothed by the capacitors (3aH3b), and then supplied to the input buffers (4a), (4b), and so on. These input buffers (4a) (4b)... are diodes (5aH, 5b) connected in order to the output terminals.
Since the cathodes of ... are connected to each other, the output level is the highest among all the output levels of all the input buffers (4a) (4b), and this output level is the output level of each input buffer (4a). (4b) As a result of the feedback, the output levels of the input buffers other than the highest output level become low level, and the corresponding AND gate is closed. Then, only the AND gate corresponding to the input buffer with the highest output level will be opened.
他方、上記最も高い出力レベルの信号がレベル及び時限
判定回路（６）に入力されて、地絡、短絡等の事故が発
生しているかが判定され、事故が発生していなければロ
ーレベル信号が、事故が発生していればハイレベル信号
が選択的に出力され、ハイレベル信号が出力された場合
にのみ継電器（７）を駆動して系統しゃ断を行なうとと
もに、上記開かれているＡＮＤゲートを通してハイレベ
ル信号がメモリ回路に供給され、ＬＥＤを点灯させ続け
ることにより、事故発生相を表示を行なう。On the other hand, the signal with the highest output level is input to the level and time determination circuit (6) to determine whether an accident such as a ground fault or short circuit has occurred, and if no accident has occurred, the low level signal is output. If an accident occurs, a high-level signal is selectively output, and only when the high-level signal is output, the relay (7) is driven to shut off the system, and a signal is transmitted through the opened AND gate. A high level signal is supplied to the memory circuit and the LED is kept on to indicate the phase in which the accident occurred.
具体的に説明すると、例えば補助変換器（１ａ）に信号
を供給している相に事故が発生した場合には入力バッフ
ァ（４ａ）のみがピーク値信号を出力し、ダイオード（
５ａ）を通してレベル及び時限判定回路１１！Ｉ ｆ６
１に供給される。そして、他の入力バッファ（４ａ）（
４ｂ）・・・はローレベル信号を出力する。したがって
、ＡＮＤゲート（８ａ）のみが開かれ、他のＡＮＤゲー
ト（８ａ）（８ｂ）・・・は閉じられた状態となる。Specifically, for example, if a fault occurs in the phase supplying the signal to the auxiliary converter (1a), only the input buffer (4a) will output the peak value signal, and the diode (
5a) through the level and time determination circuit 11! I f6
1. And the other input buffer (4a) (
4b)... outputs a low level signal. Therefore, only the AND gate (8a) is opened, and the other AND gates (8a), (8b), etc. are closed.
上記レベル及び時限判定回路（６）は、事故発生である
と判別してハイレベルの信号を出力するので、継電器（
刀が動作して系統しゃ断を行なうとともに、上記ハイレ
ベル信号がＡＮＤゲート（８ａ）を通してメモリ回路（
１１ａ）に供給され、メモリ回路（１１ａ）からのメモ
リ出力信号によりＬ Ｅ Ｄ （１２ａ）が点灯して、
事故発生相の表示を行なう。The level and time limit determination circuit (6) determines that an accident has occurred and outputs a high level signal, so the relay (
The sword operates to cut off the system, and the high level signal is sent to the memory circuit (8a) through the AND gate (8a).
11a), and the memory output signal from the memory circuit (11a) lights up the LED (12a),
Displays the phase in which the accident occurred.
したがって、確実な系統しゃ断を行なうことができると
ともに、事故発生相の表示を行なうこともでき、安全性
の向上、および修理に要する時間の短縮を達成すること
ができる。Therefore, not only can the system be shut off reliably, but also the phase in which an accident has occurred can be displayed, improving safety and shortening the time required for repairs.
尚、この発明は上記の実施例に限定されるものではなく
、例えばＬ Ｅ Ｄ （１２ａ）（１２ｂ）・・・に代
えてランプ等を使用することが可能である他、プルアッ
プ抵抗（９ａ）（９ｂ）・・・を省略するとともに、ダ
イオード（１０ａ）（１０ｂ）・・・を逆極性に接続す
ることが可能であり、その他この発明の要旨を変更しな
い範囲内において種々の設計変更を施すことが可能であ
る。Note that the present invention is not limited to the above-mentioned embodiments, and for example, it is possible to use a lamp or the like instead of L E D (12a) (12b), etc., or a pull-up resistor (9a). )(9b)... can be omitted, and the diodes (10a), (10b)... can be connected with opposite polarities, and various other design changes can be made without changing the gist of the invention. It is possible to apply
〈発明の効果〉
以上のようにこの発明は、１個のレベル及び限定判定回
路およびｌｌＩ！電器により確実に事故発生時の系統し
ゃ断を行なうことができるとともに事故発生相の表示を
も行なうことができ、かつ構成の簡素化および小形化を
達成することができるという特有の効果を奏する。<Effects of the Invention> As described above, the present invention provides one level and limitation determination circuit and llI! It has the unique effects of being able to reliably shut off the system when an accident occurs, displaying the phase in which the accident occurred, and simplifying and downsizing the configuration.
第１図はこの発明の多相入力判別保護装置の一実施例を
示す電気回路図、
第２図および第３図はそれぞれ従来例を示す電気回路図
。FIG. 1 is an electric circuit diagram showing an embodiment of the polyphase input discrimination protection device of the present invention, and FIGS. 2 and 3 are electric circuit diagrams showing conventional examples, respectively.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4075286A JPH0789700B2 (en) | 1986-02-26 | 1986-02-26 | Multi-phase input discrimination protection device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4075286A JPH0789700B2 (en) | 1986-02-26 | 1986-02-26 | Multi-phase input discrimination protection device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62201016A true JPS62201016A (en) | 1987-09-04 |
| JPH0789700B2 JPH0789700B2 (en) | 1995-09-27 |
Family
ID=12589363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4075286A Expired - Lifetime JPH0789700B2 (en) | 1986-02-26 | 1986-02-26 | Multi-phase input discrimination protection device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0789700B2 (en) |
-
1986
- 1986-02-26 JP JP4075286A patent/JPH0789700B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0789700B2 (en) | 1995-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20200350903A1 (en) | Igbt drive circuit for motor controller, and motor controller | |
| US5682287A (en) | Digital circuit interrupter shunt trip accessory module | |
| JPS62201016A (en) | Multiphase input identifying and protecting device | |
| KR0133492Y1 (en) | Apparatus for protecting siv from failure of circuit elements | |
| JPH09281179A (en) | Method for sensing current of ac generator system and ac generator system controller using this method | |
| JPS60138592A (en) | Guide display unit | |
| CN207945085U (en) | A kind of control system preventing air compressor machine exception start and stop | |
| CN108831129B (en) | Testing device for locomotive roof high-voltage alarm device | |
| JPS6046717A (en) | Power source defect discriminatng circuit | |
| JPS5819607Y2 (en) | AC input switch | |
| KR200149858Y1 (en) | Self-relay | |
| CN108683166A (en) | A kind of security protection system of switchgear | |
| JPH0350464Y2 (en) | ||
| JPH10150720A (en) | Motor protective circuit | |
| JP2550030B2 (en) | Inverter device | |
| JPS6341805Y2 (en) | ||
| JPS60190121A (en) | Device for protecting inverter circuit | |
| KR950004673A (en) | Load protection circuit when low voltage is applied | |
| JPS6323514A (en) | Failure indicator of electric equipment | |
| JP3213710B2 (en) | Testing system | |
| JPS58144519A (en) | Controller for power switching mechanism | |
| JPH04116783A (en) | Power supply circuit device for ic card and ic card | |
| JPH03149780A (en) | Load control device | |
| JPS59127528A (en) | Protecting circuit for dc power source | |
| JPS61121719A (en) | Protective device for current control type inverter |