JPS62200939A - Lookover error rate improving system - Google Patents
Lookover error rate improving systemInfo
- Publication number
- JPS62200939A JPS62200939A JP61044471A JP4447186A JPS62200939A JP S62200939 A JPS62200939 A JP S62200939A JP 61044471 A JP61044471 A JP 61044471A JP 4447186 A JP4447186 A JP 4447186A JP S62200939 A JPS62200939 A JP S62200939A
- Authority
- JP
- Japan
- Prior art keywords
- bit
- error
- information field
- field
- check bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims abstract description 10
- 238000003379 elimination reaction Methods 0.000 abstract 2
- 230000008030 elimination Effects 0.000 abstract 1
- 238000012795 verification Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- SEQDDYPDSLOBDC-UHFFFAOYSA-N Temazepam Chemical compound N=1C(O)C(=O)N(C)C2=CC=C(Cl)C=C2C=1C1=CC=CC=C1 SEQDDYPDSLOBDC-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Communication Control (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ノ・イレベルデータリンク制御手順(以下、
HDLCと称す)を利用したデータ伝送方式に関し、
特に、伝送路で発生する符号誤りの検出方式に関する。[Detailed Description of the Invention] [Industrial Application Field] The present invention is directed to a no-level data link control procedure (hereinafter referred to as
Regarding data transmission methods using HDLC (referred to as HDLC),
In particular, it relates to a method for detecting code errors occurring on a transmission path.
一般に、 HDLCにおける伝送単位であるフレームの
フォーマットは、第2図に示すように。Generally, the format of a frame, which is a unit of transmission in HDLC, is as shown in Figure 2.
01111110の7ラグノやターン(即ち、フレーム
同期ハターン)Fと、8ビツトのアドレスフィールドA
と、8ビツトのコントロールフィールドCと、8ビツト
の正整数倍の情報フィールドIと。01111110, 7 lags or turns (i.e., frame synchronization patterns) F, and an 8-bit address field A.
, an 8-bit control field C, and an 8-bit information field I that is a positive integer multiple.
16ピツトのフレーム検定シーケンスFC8(!:から
なっている。It consists of a 16-pit frame verification sequence FC8 (!:).
従来、HDLCでは、フレーム検定シーケンスFC8の
誤り検出符号により、誤り検定を行っている。Conventionally, in HDLC, error verification is performed using an error detection code of frame verification sequence FC8.
該誤り検出符号では16ピツト未満のバースト誤りは確
実に検出可能であるが、16ピツト以上のバーストに対
しては見逃しが発生する。With this error detection code, burst errors of less than 16 pits can be reliably detected, but bursts of 16 pits or more may be missed.
HDLCでは、フレーム同期ハターンFのピットパター
ンo1111110をユニークとするために、送信何で
、情報フィールド■の所定のビット列(”1”が5ビツ
ト連続するビット列)の後にfio”を挿入し、受信側
で、情報フィニルド■の前記所定のビット列の後のO#
を除去することを行なっている。即ち、連続する“1”
を5つ送る場合は。In HDLC, in order to make the pit pattern o1111110 of the frame synchronization pattern F unique, "fio" is inserted after a predetermined bit string (a bit string of 5 consecutive "1" bits) in the information field ■ during transmission, and the receiving side , O# after the predetermined bit string of the information field ■
We are trying to remove the . In other words, consecutive “1”
If you want to send 5 .
そのあとに強制的に°゛0#を挿入し、受信側では。Then forcefully insert °゛0# on the receiving side.
逆に°′0#を除去している。このため1本制御に影響
するビット誤り(1ビット誤り)が発生すると、以下の
受信データが1ビット長くあるいは短かくなる。これは
誤り検出動作から見れば、バースト誤りとなり、見逃し
誤りが発生しうる。このため、一般には受信データサイ
ズ検定が行なわれ。Conversely, °'0# is removed. Therefore, when a bit error (one bit error) that affects one line control occurs, the following received data becomes one bit longer or shorter. From the viewpoint of error detection operation, this becomes a burst error, and a missed error may occur. For this reason, a received data size test is generally performed.
前記の見逃し誤りを防止している。This prevents the above-mentioned oversight error.
しかしながら、第3図で示すように、伝送路の誤りによ
り、誤って0”を除去する場合と、第4図で示すように
、伝送路の誤りにより、誤って0″を除去しなかった場
合が、それぞれ同じ回数だけ重なると、前述の受信デー
タサイズ検定では検出できないために見逃し誤シが発生
しうる。However, as shown in Figure 3, there are cases in which 0'' is mistakenly removed due to an error in the transmission path, and cases in which 0'' is not removed by mistake due to an error in the transmission path, as shown in Figure 4. However, if they overlap the same number of times, the above-mentioned received data size verification cannot detect it, and an error may occur.
本発明の目的は、上述したような、誤って“0″を除去
する場合と、誤ってO#を除去しなかった場合とが、同
じ回数だけ生じた場合を、見逃すことなく誤りと確認す
ることができる見逃し誤シ率改善方式を提供することに
ある。The purpose of the present invention is to confirm the above-mentioned cases where "0" is removed by mistake and O# is not removed by mistake the same number of times, without missing them. The object of the present invention is to provide a method for improving the missed error rate.
本発明によれば、フレーム同期ノクターンヲユニークと
するために、送信側で、情報フィールドの所定のビット
列の後に”0″を挿入し、受信側で前記情報フィールド
の前記所定のピント列の後の“0″′を除去するデータ
伝送方式において、前記送信側において、前記情報フィ
ールド中のあらかじめ決められた位置に0”及び°゛1
”のうちの予め選択された一つからなる検定ビットを挿
入し。According to the present invention, in order to make the frame synchronization nocturne unique, the transmitting side inserts "0" after the predetermined bit string of the information field, and the receiving side inserts "0" after the predetermined focus string of the information field. In a data transmission system that removes "0"', the sending side inserts a "0" and "1" at a predetermined position in the information field.
Insert a test bit consisting of a preselected one of ``.
受信側において前記検定ビットのチェックすることを特
徴とする見逃し誤り率改善方式が得られる。A method for improving the missed error rate is obtained, which is characterized in that the test bits are checked on the receiving side.
次に本発明の実施例について図面を参照して説明する。 Next, embodiments of the present invention will be described with reference to the drawings.
第1図は本発明の一実施例で用いるフレームのフォーマ
ットを示している。第1図において、フラクハターンF
、アドレスフィールドA、コントロールフィールドC,
フV−ム検定シーケンスFC8は、第2図と同じものを
示している。情報フィールドIは、8ピツ)Xn=Nビ
ットで構成されている。ただし、nは正整数である。こ
のnバイトの第1ビツトを検定ビット50とし、常に6
0″を挿入しておく。ここで、アドレスフィールドA及
びコントロールフィールドCは、伝送制御手順により規
定されているので、検定ピッ1−50は挿入しない。FIG. 1 shows a frame format used in one embodiment of the present invention. In Figure 1, the Flakhattern F
, address field A, control field C,
The frame verification sequence FC8 shows the same as in FIG. The information field I consists of 8 bits)Xn=N bits. However, n is a positive integer. The first bit of this n byte is the test bit 50, and it is always 6
0" is inserted. Here, since the address field A and the control field C are defined by the transmission control procedure, the verification pins 1-50 are not inserted.
即ち、送信側では、情報フィールドエの予め決められた
位置に、“0″からなる検定ビット50を挿入して伝送
路に送出する。受信側では、伝送路を介して2本フレー
ムを受信すると、受信メモリ上の検定ビットがすべて′
O#であることを確認し、誤っている場合はデータを廃
棄する。That is, on the transmitting side, a test bit 50 consisting of "0" is inserted into a predetermined position of the information field and sent to the transmission path. On the receiving side, when two frames are received via the transmission path, all verification bits in the receiving memory are
Confirm that it is O#, and if it is incorrect, discard the data.
以上説明した本実施例では、誤り検定対象の情報フィー
ルド内のあらかじめ定められた位置に検定ビットを挿入
することによ5 、 HDLCフォーマットにおける数
ビットのランダム誤りでも1発生するバースト誤シに対
し、このバースト誤り内に存在する検定ビットの数をm
ビットとすると、見逃し誤り率を2 に改善する効果が
ある。In the embodiment described above, by inserting a test bit at a predetermined position in the information field to be tested for errors, it is possible to prevent burst errors that occur even when random errors of several bits occur in the HDLC format. The number of test bits present in this burst error is m
If it is a bit, it has the effect of improving the missed error rate to 2.
なお、上述した実施例では、検定ビット50を′0#に
選んだが、′l”に選んでもよいことはもちろんである
。In the above-described embodiment, the test bit 50 is set to '0#', but it goes without saying that it may be set to 'l'.
以上説明したように2本発明は、フレーム同期ノやター
ンをユニークとするために、送信側で、情報フィールド
の所定のビット列の後に0″を挿入し、受信側で、前記
情報フィールドの前記所定のビット列の後の′0#を除
去するデータ伝送方式において、誤って0#を除去する
場合と、誤って0#を除去しなかった場合とが、同じ回
数だけ生じた場合をも、見逃すことなく、誤りと確認す
ることができ、見逃し誤り率を改善できる効果がちる。As explained above, in the present invention, in order to make frame synchronization points and turns unique, the transmitting side inserts 0'' after a predetermined bit string of the information field, and the receiving side inserts 0'' after the predetermined bit string of the information field. In a data transmission method that removes '0#' after a bit string, it is important to avoid overlooking cases where 0# is removed by mistake and 0# is not removed the same number of times. This has the effect of improving the missed error rate.
第1図は本発明で用いるI(DLCに従うフレームのフ
ォーマットを示す図、第2図は一般的なHDLCに従う
フレームのフォーマットを示す図、第3図は伝送路の符
号誤りにより誤って0を除去する場合を説明するための
図、第4図は伝送路の符号誤りにより誤ってOが除去さ
れない場合を説明するための図である。
F・・・フラックiJ?ターン(フレーム同期ツクター
ン)。
A・・・アドレスフィールド、C・・・コントロールフ
ィールド、■・・・情報フィールド、 Fe2・・・フ
レーム検定シーケンス、50・・・検定ビット。
第1図
第2図
送信されたビット列
伝送路誤り位置
受信されたビット列
受信O除去制御後
送信されたビット列
伝送路誤り位置
受信されたビット列
受信0除去制御後
送信すべきデータのビット列
第3図
=
第4図
一−XFig. 1 is a diagram showing the format of a frame according to I (DLC) used in the present invention, Fig. 2 is a diagram showing the format of a frame according to general HDLC, and Fig. 3 is a diagram showing the format of a frame according to general HDLC. FIG. 4 is a diagram for explaining the case where O is not removed by mistake due to a code error in the transmission path.F...Frack iJ? turn (frame synchronization turn).A ... Address field, C... Control field, ■... Information field, Fe2... Frame test sequence, 50... Test bit. Fig. 1 Fig. 2 Transmitted bit string transmission path error position reception Received bit string transmitted after O removal control Bit string transmission path error position Received bit string Received after 0 removal control Bit string of data to be transmitted Figure 3 = Figure 4 1-X
Claims (1)
信側で、情報フィールドの所定のビット列の後に“0を
挿入し、受信側で前記情報フィールドの前記所定のビッ
ト列の後の“0”を除去するデータ伝送方式において、
前記送信側において、前記情報フィールド中のあらかじ
め決められた位置に“0”及び゛“1”のうちの予め選
択された一つからなる検定ビットを挿入し、受信側にお
いて前記検定ビットをチェックすることを特徴とする見
逃し誤り率改善方式。1. In order to make the frame synchronization pattern unique, the transmitting side inserts "0" after the predetermined bit string of the information field, and the receiving side removes the "0" after the predetermined bit string of the information field. In the data transmission method,
On the transmitting side, a test bit consisting of a preselected one of "0" and "1" is inserted at a predetermined position in the information field, and on the receiving side, the test bit is checked. A method for improving the missed error rate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61044471A JPS62200939A (en) | 1986-02-28 | 1986-02-28 | Lookover error rate improving system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61044471A JPS62200939A (en) | 1986-02-28 | 1986-02-28 | Lookover error rate improving system |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62200939A true JPS62200939A (en) | 1987-09-04 |
Family
ID=12692427
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61044471A Pending JPS62200939A (en) | 1986-02-28 | 1986-02-28 | Lookover error rate improving system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62200939A (en) |
-
1986
- 1986-02-28 JP JP61044471A patent/JPS62200939A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0793881B1 (en) | Method of time stamping a message indicative of the time of message creation | |
JPH07107779B2 (en) | Decoder device | |
CN87100569A (en) | The error correction apparatus of numerical data | |
EP0185425B1 (en) | Method of, and device for, decoding a repeatedly accesible information stream which is protected by a symbol-correction code | |
JPS62200939A (en) | Lookover error rate improving system | |
WO1985000065A1 (en) | Method of detecting error | |
US6266201B1 (en) | Multiple channel rewrite system | |
CN107852275A (en) | Data transmission device and data transmission method, reception device and method of reseptance, program and data transmission system | |
US6332010B1 (en) | Synchronizing signal detecting circuit | |
JPH0323732A (en) | Frame synchronization processing system | |
JPS5996516A (en) | Correcting and encoding method of error | |
JPS5860848A (en) | Digital signal transmitting method | |
EP2632078A1 (en) | Resynchronization method of a received stream of groups of bits | |
JPH02195744A (en) | Digital error detecting system | |
JP4213814B2 (en) | Error correction circuit check method and error correction circuit with check function | |
JPS61101138A (en) | Frame synchronizing system | |
JPH0837541A (en) | Data transmission system | |
JPH05108385A (en) | Error correction circuit diagnostic system | |
JPH0630085A (en) | Communication equipment with insertion function of error code | |
JPH0536209A (en) | Synchronizing pattern detecting circuit | |
JPH0537516A (en) | Mis-synchronization preventing method for data transmission system | |
JPS62128636A (en) | Detecting system for frame fault | |
JPH01273450A (en) | Test system for data error detecting circuit | |
JPS61281736A (en) | Coding system | |
JPS61260734A (en) | Detection of bit synchronization |