JPS62195854U - - Google Patents
Info
- Publication number
- JPS62195854U JPS62195854U JP8266186U JP8266186U JPS62195854U JP S62195854 U JPS62195854 U JP S62195854U JP 8266186 U JP8266186 U JP 8266186U JP 8266186 U JP8266186 U JP 8266186U JP S62195854 U JPS62195854 U JP S62195854U
- Authority
- JP
- Japan
- Prior art keywords
- comparison section
- setting
- resistors
- reset signal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 3
Landscapes
- Input From Keyboards Or The Like (AREA)
Description
第1図は本考案の一実施例を示す構成図、第2
図は動作説明のための波形図、第3図は従来の設
定スイツチ回路を示す構成図である。 1…設定スイツチ、2…比較部、5…抵抗、7
…スイツチ体、8…反転回路、10…データラツ
チ部。
図は動作説明のための波形図、第3図は従来の設
定スイツチ回路を示す構成図である。 1…設定スイツチ、2…比較部、5…抵抗、7
…スイツチ体、8…反転回路、10…データラツ
チ部。
Claims (1)
- 複数の単位設定スイツチによつて設定された設
定信号を比較部に印加し、この比較部にて入力さ
れるデータと比較してその結果を出力すると共に
、前記各設定スイツチと比較部間に各一端が接続
され、他端が電源に接続される抵抗を備えたもの
に於て、前記各抵抗の一端側接続点と比較部間に
接続され、リセツト信号によつて前記設定信号を
ラツチするデータラツチ部を設け、且つ前記各抵
抗の他端側と電源間に、リセツト信号によつて制
御されるスイツチ体を設けたことを特徴とする設
定スイツチ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8266186U JPS62195854U (ja) | 1986-05-30 | 1986-05-30 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8266186U JPS62195854U (ja) | 1986-05-30 | 1986-05-30 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62195854U true JPS62195854U (ja) | 1987-12-12 |
Family
ID=30935515
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8266186U Pending JPS62195854U (ja) | 1986-05-30 | 1986-05-30 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62195854U (ja) |
-
1986
- 1986-05-30 JP JP8266186U patent/JPS62195854U/ja active Pending