JPS6219010Y2 - - Google Patents

Info

Publication number
JPS6219010Y2
JPS6219010Y2 JP8754181U JP8754181U JPS6219010Y2 JP S6219010 Y2 JPS6219010 Y2 JP S6219010Y2 JP 8754181 U JP8754181 U JP 8754181U JP 8754181 U JP8754181 U JP 8754181U JP S6219010 Y2 JPS6219010 Y2 JP S6219010Y2
Authority
JP
Japan
Prior art keywords
circuit
voltage
negative feedback
tuning
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP8754181U
Other languages
Japanese (ja)
Other versions
JPS57198142U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP8754181U priority Critical patent/JPS6219010Y2/ja
Publication of JPS57198142U publication Critical patent/JPS57198142U/ja
Application granted granted Critical
Publication of JPS6219010Y2 publication Critical patent/JPS6219010Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Superheterodyne Receivers (AREA)
  • Networks Using Active Elements (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

【考案の詳細な説明】 本考案は周波数シンセサイザ等のデイジタル選
局回路における低域通過回路の改良に関するもの
である。
[Detailed Description of the Invention] The present invention relates to an improvement of a low-pass circuit in a digital tuning circuit such as a frequency synthesizer.

第1図に従来の電子同調チユーナを使用する周
波数シンセサイザ等のデイジタル選局回路の一部
を示し、図において、1は受信信号(図示せず)
と基準信号(図示せず)との位相の比較を行う位
相比較器、2はこの位相比較器1の出力端子、2
6はこの位相比較器1に接続された平滑抵抗7と
平滑コンデンサ8とからなる平滑回路、10はベ
ース抵抗9を介して上記平滑回路26に接続され
たインピーダンス変換回路としてのダーリントン
接続トランジスタ、15はダーリントン接続トラ
ンジスタ10のコレクタ抵抗、12,13はダー
リントン接続の後段トランジスタのエミツタに接
続された第1、第2分圧抵抗、14はベースに両
抵抗12,13の分圧電圧が印加される増幅トラ
ンジスタ、16,17は該増幅トランジスタ14
のコレクタに接続された第1、第2のコレクタ抵
抗であり、以上の回路要素12〜17により増幅
回路27を形成している。28は第1、第2コン
デンサ18,19および抵抗20からなる負帰還
回路、4は電源端子であり、3はこれらの回路要
素26,10,27,28からなる低域通過回路
(以下LPFと称す)である。また5は同調電圧印
加端子6を介して上記LPF3の同調電圧出力が印
加される電子同調チユーナである。
Figure 1 shows part of a digital tuning circuit such as a frequency synthesizer using a conventional electronically tuned tuner. In the figure, 1 indicates a received signal (not shown).
and a reference signal (not shown); 2 is an output terminal of this phase comparator 1;
6 is a smoothing circuit consisting of a smoothing resistor 7 and a smoothing capacitor 8 connected to the phase comparator 1; 10 is a Darlington connection transistor as an impedance conversion circuit connected to the smoothing circuit 26 via a base resistor 9; 15 is the collector resistance of the Darlington-connected transistor 10, 12 and 13 are the first and second voltage dividing resistors connected to the emitters of the downstream transistors of the Darlington connection, and 14 is the base to which the divided voltage of both resistors 12 and 13 is applied. Amplification transistors 16 and 17 are the amplification transistors 14
The above circuit elements 12 to 17 form an amplifier circuit 27. 28 is a negative feedback circuit consisting of the first and second capacitors 18, 19 and a resistor 20, 4 is a power supply terminal, and 3 is a low pass circuit (hereinafter referred to as LPF) consisting of these circuit elements 26, 10, 27, 28. ). Reference numeral 5 denotes an electronic tuning tuner to which the tuning voltage output of the LPF 3 is applied via a tuning voltage application terminal 6.

次に動作について説明する。 Next, the operation will be explained.

位相比較器1の出力電圧は平滑回路26により
平滑される。この平滑回路26はエミツタホロワ
となつているダーリントン接続トランジスタ10
によりインピーダンス整合がとられている。そし
てその出力電圧は第1,第2分圧抵抗12,13
により分圧された後、増幅トランジスタ14によ
り増幅され、その増幅出力の一部は負帰還回路2
8により負帰還されて増幅回路27の増幅度が制
御され、該増幅回路27の出力はLPF3の同調電
圧出力として電子同調チユーナ5に出力される。
The output voltage of the phase comparator 1 is smoothed by a smoothing circuit 26. This smoothing circuit 26 includes a Darlington connected transistor 10 which serves as an emitter follower.
Impedance matching is achieved by The output voltage is determined by the first and second voltage dividing resistors 12 and 13.
After the voltage is divided by the amplifier transistor 14, a part of the amplified output is sent to the negative feedback circuit 2.
8 to control the amplification degree of the amplifier circuit 27, and the output of the amplifier circuit 27 is outputted to the electronic tuning tuner 5 as a tuning voltage output of the LPF 3.

ところで、電子同調チユーナ5のΔf/ΔV、
即ち同調電圧Vの微小変化分Δvに対する周波数
fの変化Δfは一様ではなく、同調電圧vが高く
なるほどΔf/Δvが小さくなることが知られて
おり、一方、LPF3のゲインは一定であるため、
デイジタル選局回路を閉ループとして見た場合、
そのループゲインは同調周波数もしくは同調電圧
により変化してしまう。即ち、同調電圧が高くな
ればなるほど上記ループゲインが小さくなり、こ
のループゲインの変化が特に選局過渡時において
好ましくない現象を起こすこととなり、例えば、
低い同調電圧で適当なゲインになるようにLPF3
の定数を設定すると、高い同調電圧が印加された
時、該デイジタル選局回路ではループゲインが不
足し選局過渡時に振動モードが発生することとな
つた。またその対策としてループゲインを高くす
ると発振現象を呈したりするという問題点があつ
た。
By the way, Δf/ΔV of the electronic tuning tuner 5,
That is, it is known that the change Δf in the frequency f with respect to the minute change Δv in the tuning voltage V is not uniform, and the higher the tuning voltage v becomes, the smaller Δf/Δv becomes. On the other hand, since the gain of the LPF 3 is constant, ,
When looking at the digital tuning circuit as a closed loop,
The loop gain changes depending on the tuning frequency or tuning voltage. That is, the higher the tuning voltage becomes, the smaller the loop gain becomes, and this change in loop gain causes undesirable phenomena, especially during channel selection transients. For example,
LPF3 to achieve appropriate gain with low tuning voltage
When a high tuning voltage was applied, the loop gain of the digital tuning circuit was insufficient, and an oscillation mode occurred during the tuning transition. Moreover, when the loop gain is increased as a countermeasure, there is a problem in that an oscillation phenomenon occurs.

本考案は以上のような従来のものの問題点を除
去するためになされたもので、上記LPFの負帰還
回路の負帰還量を同調電圧によつて減少させる負
帰還量減少回路を設けることによつて、選局過渡
時の好ましくない振動モードおよび発振現象を除
去することのできるデイジタル選局回路のLPFを
提供することを目的としている。
The present invention was devised to eliminate the problems of the conventional ones as described above, by providing a negative feedback amount reduction circuit that reduces the amount of negative feedback of the negative feedback circuit of the LPF using a tuning voltage. Therefore, it is an object of the present invention to provide an LPF for a digital tuning circuit that can eliminate undesirable vibration modes and oscillation phenomena during tuning transients.

以下この考案の一実施例を図について説明す
る。
An embodiment of this invention will be described below with reference to the drawings.

第2図は本考案の一実施例を示し、図において
第1図と同一符号は第1図と同じものを示す。
FIG. 2 shows an embodiment of the present invention, in which the same reference numerals as in FIG. 1 indicate the same parts.

22,23はLPF3の出力端子とアース間に接
続されたベースバイアス用の第3,第4抵抗、2
5はベースに両抵抗22,23の分圧電圧が印加
されるトランジスタ、24は該トランジスタ25
のコレクタと上記負帰還回路28の第2コンデン
サ19と抵抗20の接続点との間に接続されたコ
ンデンサであり、以上の回路要素22〜25によ
りLPF3の出力電圧が所定電圧以上となつたとき
負帰還回路28の負帰還量を減少させる負帰還量
減少回路21を形成している。
22 and 23 are the third and fourth resistors for base bias connected between the output terminal of LPF3 and the ground;
5 is a transistor to which the divided voltage of both resistors 22 and 23 is applied to its base; 24 is the transistor 25;
This is a capacitor connected between the collector of the negative feedback circuit 28 and the connection point of the second capacitor 19 and the resistor 20 of the negative feedback circuit 28, and when the output voltage of the LPF 3 exceeds a predetermined voltage due to the above circuit elements 22 to 25. A negative feedback amount reducing circuit 21 that reduces the amount of negative feedback of the negative feedback circuit 28 is formed.

次に動作について説明する。 Next, the operation will be explained.

LPF3の出力である同調電圧が所定電圧以下の
ときは、これを第3,第4抵抗22,23で分圧
して得られる電圧はトランジスタ25のベース・
エミツタ間電圧を越えないため、該トランジスタ
25はオフのままであり、このため従来と同様の
動作を行う。
When the tuning voltage that is the output of the LPF 3 is less than a predetermined voltage, the voltage obtained by dividing it with the third and fourth resistors 22 and 23 is the voltage that is obtained by dividing the voltage between the base and the transistor 25.
Since the emitter-to-emitter voltage is not exceeded, the transistor 25 remains off, thus operating as before.

逆に上記同調電圧が上記所定電圧を越えた場合
は、上記トランジスタ25はオンされる。すると
LPF3の負帰還回路28により帰還される帰還量
の一部は負帰還回路28の第2コンデンサ19お
よび負帰還量減少回路21のコンデンサ24の容
量により決定される量だけトランジスタ25を通
つてバイパスされ、グランドに落ちる。その結果
負帰還回路28の負帰還量が減少することにな
り、LPF3のみかけのゲインが高くなる。
Conversely, when the tuning voltage exceeds the predetermined voltage, the transistor 25 is turned on. Then
A portion of the feedback amount fed back by the negative feedback circuit 28 of the LPF 3 is bypassed through the transistor 25 by an amount determined by the capacitance of the second capacitor 19 of the negative feedback circuit 28 and the capacitor 24 of the negative feedback amount reduction circuit 21. , falls to the ground. As a result, the amount of negative feedback of the negative feedback circuit 28 decreases, and the apparent gain of the LPF 3 increases.

以上のように、本考案に係るデイジタル選局回
路のLPFによれば、従来のLPFに新たに負帰還量
減少回路を設け、同調電圧が所定電圧以上になれ
ば負帰還を減少させて、LPFのみかけのゲインを
大きくするようにしたので、デイジタル選局回路
の選局過渡時における振動モードあるいは発振現
象を除去することができる。
As described above, according to the LPF of the digital tuning circuit according to the present invention, a negative feedback amount reduction circuit is newly added to the conventional LPF, and when the tuning voltage exceeds a predetermined voltage, the negative feedback is reduced, and the LPF Since the apparent gain is increased, it is possible to eliminate vibration modes or oscillation phenomena during the tuning transition of the digital tuning circuit.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来のデイジタル選局回路のLPFの回
路図、第2図は本考案の一実施例によるデイジタ
ル選局回路のLPFの回路図である。 10……ダーリントン接続トランジスタ(イン
ピーダンス変換回路)、21……負帰還量減少回
路、26……平滑回路、27……増幅回路、28
……負帰還回路、なお、図中同一符号は同一また
は相当部分を示す。
FIG. 1 is a circuit diagram of an LPF in a conventional digital tuning circuit, and FIG. 2 is a circuit diagram of an LPF in a digital tuning circuit according to an embodiment of the present invention. 10... Darlington connection transistor (impedance conversion circuit), 21... Negative feedback amount reduction circuit, 26... Smoothing circuit, 27... Amplification circuit, 28
. . . Negative feedback circuit. Note that the same reference numerals in the figures indicate the same or corresponding parts.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 位相比較器の出力を入力とし電子同調チユーナ
の同調電圧を出力するデイジタル選局回路の低域
通過回路であつて、入力電圧を平滑する平滑回路
と、この平滑回路の出力のインピーダンス変換を
行うインピーダンス変換回路と、このインピーダ
ンス変換回路の出力の増幅を行い上記同調電圧を
出力する増幅回路と、この増幅回路の出力電圧の
負帰還を行う負帰還回路と、この負帰還回路の負
帰還量を上記増幅回路の出力電圧が所定電圧以上
となつたとき減少させる負帰還量減少回路とを備
えたことを特徴とするデイジタル選局回路の低域
通過回路。
This is a low-pass circuit of a digital tuning circuit that receives the output of the phase comparator as input and outputs the tuning voltage of the electronically tuned tuner, and includes a smoothing circuit that smooths the input voltage and an impedance that converts the impedance of the output of this smoothing circuit. A conversion circuit, an amplifier circuit that amplifies the output of this impedance conversion circuit and outputs the tuning voltage, a negative feedback circuit that provides negative feedback of the output voltage of this amplifier circuit, and the negative feedback amount of this negative feedback circuit as described above. 1. A low-pass circuit for a digital tuning circuit, comprising: a negative feedback amount reduction circuit that reduces an output voltage of an amplifier circuit when it exceeds a predetermined voltage.
JP8754181U 1981-06-12 1981-06-12 Expired JPS6219010Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8754181U JPS6219010Y2 (en) 1981-06-12 1981-06-12

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8754181U JPS6219010Y2 (en) 1981-06-12 1981-06-12

Publications (2)

Publication Number Publication Date
JPS57198142U JPS57198142U (en) 1982-12-16
JPS6219010Y2 true JPS6219010Y2 (en) 1987-05-15

Family

ID=29882743

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8754181U Expired JPS6219010Y2 (en) 1981-06-12 1981-06-12

Country Status (1)

Country Link
JP (1) JPS6219010Y2 (en)

Also Published As

Publication number Publication date
JPS57198142U (en) 1982-12-16

Similar Documents

Publication Publication Date Title
US3758865A (en) Bias voltage generator for the voltage-responsive tuning elements in an electronically tuned radio receiver
US4355413A (en) Phase locked loop circuit
JPS6219010Y2 (en)
JPH10154914A (en) Gain control transistor power amplifier
US3210678A (en) Feedback stabilized direct coupled amplifier
US4047111A (en) Tuning system for AM/FM receivers
JPS626728Y2 (en)
JPH0349473Y2 (en)
JPS6233384Y2 (en)
JPH0411390Y2 (en)
JP3184322B2 (en) PLL demodulation circuit
JPH0427229Y2 (en)
JPH0537548Y2 (en)
JPS62131620A (en) Receiver
JP2551653B2 (en) Transimpedance type amplifier
JPS6036904Y2 (en) radio receiver
JPS6223163Y2 (en)
JPH0110006Y2 (en)
JPH0221800Y2 (en)
JPH0256106A (en) Low distortion amplifier
JP2774563B2 (en) FM video signal detection circuit
JPH0246130Y2 (en)
JPS5811081Y2 (en) audio circuit
JPS6016099Y2 (en) Twin T-shaped oscillator circuit
JPS63272211A (en) Audio compander circuit