JPS62186324A - Buffer memory control system for disk controller - Google Patents

Buffer memory control system for disk controller

Info

Publication number
JPS62186324A
JPS62186324A JP2668586A JP2668586A JPS62186324A JP S62186324 A JPS62186324 A JP S62186324A JP 2668586 A JP2668586 A JP 2668586A JP 2668586 A JP2668586 A JP 2668586A JP S62186324 A JPS62186324 A JP S62186324A
Authority
JP
Japan
Prior art keywords
cylinder
sector
data
buffer memory
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2668586A
Other languages
Japanese (ja)
Inventor
Kunio Nakamura
中村 國夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2668586A priority Critical patent/JPS62186324A/en
Publication of JPS62186324A publication Critical patent/JPS62186324A/en
Pending legal-status Critical Current

Links

Landscapes

  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

PURPOSE:To improve the responsiveness by reading the data from this, transferring the data to a CPU when the data of a sector exist in a cylinder buffer memory and when they do not exist, fetching the data of a cylinder, in which the sector exists, from a driving device into the cylinder buffer memory. CONSTITUTION:When the data of the designated sector from a CPU do not exist on a cylinder buffer memory 12, a magnetic disk control device stores all sectors in the cylinder to a cylinder buffer memory 12, executes the data writing action to the cylinder buffer memory 12 and sets the address of the cylinder written in 12 through 27 to a buffer cylinder address register 5. At such a time, since 26 comes to be the active condition, 10 selects a head sector address register output line 20 side and transfers the data of the sector stored in the cylinder buffer memory 12 through 25 to the CPU.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電子計算機の磁気ディスク制御装置にする。[Detailed description of the invention] [Industrial application field] The present invention is a magnetic disk control device for an electronic computer.

〔従来の技術〕[Conventional technology]

−従来方式では、該バッファメモリとして1′または2
セクタ分のメモリ、あるいは、1トラック分のメモリを
有していたが、最近該バックアメモリとして用いられる
半導体メモリの大各量化と低価格化が急激に進むにつれ
、本発明のようなシリンダ分のバッファメモリを持つこ
とが容易となってきた。
- In the conventional method, the buffer memory is 1' or 2
Previously, it had a sector's worth of memory or one track's worth of memory, but recently, as semiconductor memory used as backup memory has rapidly become larger and cheaper, It has become easier to have buffer memory.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

本発明の目的は、磁気ディス久駆動装置へのアクセス頻
度を低減させることにより磁気ディスク装置からのデー
タ読出しの応答性を改善するバッファメモリ制御方式を
提供することにある。
An object of the present invention is to provide a buffer memory control method that improves the responsiveness of reading data from a magnetic disk drive by reducing the frequency of access to the magnetic disk drive.

〔問題点を解決するだめの手段〕[Failure to solve the problem]

磁気ディスク装置を計算機システムのプログラムレジデ
ンスとして使用する場合、一般に、CPUが磁気ディス
ク装置からデータを読み出す動作は、プログラムの参照
の局地性からジ−ケンシャルア〉セスの動作が大半を占
め、セクタ単位に連続したセクタのセクタアドレスを+
1しながら繰返し読出し動作することが多い。その為、
CPUが所望のセクタをアクセスする度に磁気ディスク
駆動装置上の当該シリンダの当該セクタを走査していた
のでは、その都度磁気ディスク駆動装置の回転待時間が
必要となる為、極力、多量の連続したセクタのデータを
データバッファ内に取込むこと、また、磁気ディスク駆
動装置のアクセス時間の大半が、ヘッドを所望の7リン
グに位置決めする為のシーク時間と、当該ヘッド上に所
望のセクタが来るまでの回転待時間で占められることか
ら、所望のセクタの存在するシリンダ上の全セクタデー
タを連続的(同一シリンダ上の先頭ヘッドの先頭セクタ
から最終ヘッドの最終セクタまで連続的)に取込むこと
を考案した。
When a magnetic disk drive is used as a program residence in a computer system, the CPU reads data from the magnetic disk drive mostly through sequential access operations due to the local nature of program references, and is accessed in sector units. Add sector addresses of consecutive sectors to +
1, the read operation is often repeated. For that reason,
If the CPU were to scan the sector of the cylinder on the magnetic disk drive each time the CPU accesses a desired sector, the magnetic disk drive would have to wait for rotation each time. In addition, most of the access time of the magnetic disk drive is the seek time to position the head on the desired 7 rings, and the desired sector is placed on the head. Therefore, all sector data on the cylinder where the desired sector exists must be captured continuously (from the first sector of the first head on the same cylinder to the last sector of the last head on the same cylinder). devised.

〔実施例〕〔Example〕

中央処理装置(CPU)からの指令で磁気ディスク駆動
装置の所望のセクタからブータラ読出す場合に、CPU
と磁気ディスク駆動@Cjの間に位置してCPUからの
該データ続出し1雌令を解読し該磁気ディスク駆動装置
を制御し、所望のデータを読出し制御する磁気ディスク
制御装置がある。
When reading a booter from a desired sector of a magnetic disk drive in response to a command from the central processing unit (CPU), the CPU
There is a magnetic disk control device located between the magnetic disk drive @Cj and the magnetic disk drive @Cj that decodes the data output command from the CPU, controls the magnetic disk drive, and reads and controls desired data.

(第1図)。(Figure 1).

一方、磁気ディスク駆動装置の概念を第2図に示す。即
ち、1枚あるいは腹数枚の磁気ディスク円板の表裏に同
心円上にトラックと呼ぶ情報の記憶単位がある。第2図
に示す磁気ディスクの場合、+0からす(t−1)のt
個のシリンダがあり、1シリンダはΦOからす(m−1
)のm本のトラックより構成される。さらに、1本のト
ラックは+0からす(n−1)のn個のセクタから構成
されている。セクタは、磁気ディスク駆動装置からデー
タを書込み、あるいは読出す時の最小単位となっている
On the other hand, the concept of a magnetic disk drive device is shown in FIG. That is, there are information storage units called tracks on concentric circles on the front and back sides of one or several magnetic disk disks. In the case of the magnetic disk shown in Figure 2, t of +0 glass (t-1)
There are 1 cylinder, and 1 cylinder is made of ΦO glass (m-1
) consists of m tracks. Furthermore, one track is composed of n sectors of +0 to (n-1). A sector is the minimum unit for writing or reading data from a magnetic disk drive.

第3図は、磁気ディスク駆動装置の媒体上でのトラック
フォーマットの一例を示す。1トラツクはn個の等分割
したセクタで構成され、セクタは、セクタの物理的アド
レスを表わすアドレス部と、実際のデータを記憶するデ
ータ部に分かれている。
FIG. 3 shows an example of a track format on a medium of a magnetic disk drive. One track is composed of n equally divided sectors, and each sector is divided into an address part representing the physical address of the sector and a data part storing actual data.

″また上記アドレス部は、物理的なトラックアドレスを
表わすシリンダアドレス部とヘッドアドレス部、物理セ
クタアドレスt−aわすセクタアドレス部からなる。
``Furthermore, the address section is composed of a cylinder address section representing a physical track address, a head address section, and a sector address section which is a physical sector address t-a.

第4図により、本実施例を説明する。This embodiment will be explained with reference to FIG.

1はCPUから指定の磁気ディスク駆動製置上の読み出
すべき所望のシリンダアドレスを記憶するシリンダアド
レスレジスタであり、CPUからの指定シリンダ番号は
シリンダアドレスライン16に乗ぜられ、シリンダアド
レスレジスタ1にセットされる。19はシリンダアドレ
スレジスタ1の記憶内容を出力するシリンダアドレスレ
ジスタ出力ラインである。2はCPUから読出し指定の
あったヘッド番号(シリンダアドレスレジスタ1で指定
したシリンダ中のヘッド番号)を乗せるヘッドアドレス
ライン17上の情報を記憶するヘッドアドレスレジスタ
である。3はCPUから読出し指定のあったセクタ番号
(シリンダアドレスレジスタ1、およびヘッドアドレス
レジスタ2でアドレスライン18上の情報を記憶するセ
クタアドレスレジスタである。ヘッドアドレスレジスタ
2とセクタアドレスレジスタ3の出力はヘッド/セクタ
アドレスレジスタ出力ライン20に乗せられる。9は磁
気ディスク駆m装置の読出しヘッドから読出したデータ
を乗せる直列データライン38の直列データを並列デー
タに変換する直並列変換回路であり、変換後の並列デー
タは読出しデータライン24に出力される。6は直並列
変換回路9に磁気ディスク駆動装置のセクタのアドレス
部中に記録されているシリンダアドレスを記1意するシ
リンダレジスタでるり、各セクタを走査中にシリンダレ
ジスタセット信号ライン28のセットタイミングでシリ
ンダアドレスを記憶する。
1 is a cylinder address register that stores a desired cylinder address to be read on a magnetic disk drive device specified by the CPU, and the specified cylinder number from the CPU is multiplied by the cylinder address line 16 and set in the cylinder address register 1. Ru. A cylinder address register output line 19 outputs the contents stored in the cylinder address register 1. Reference numeral 2 denotes a head address register that stores information on a head address line 17 on which a head number designated for reading by the CPU (head number in the cylinder designated by the cylinder address register 1) is placed. 3 is a sector address register that stores information on the address line 18 with the sector number (cylinder address register 1 and head address register 2) specified to be read by the CPU.The outputs of the head address register 2 and sector address register 3 are It is carried on the head/sector address register output line 20. Reference numeral 9 denotes a serial/parallel conversion circuit that converts the serial data of the serial data line 38, on which the data read from the read head of the magnetic disk drive device is carried, into parallel data. The parallel data of 1 is output to the read data line 24. 6 is a cylinder register that records the cylinder address recorded in the address section of the sector of the magnetic disk drive in the serial-to-parallel conversion circuit 9. While scanning, the cylinder address is stored at the set timing of the cylinder register set signal line 28.

同様に7は直並列変換回路9に、セクタのアドレス部中
に記録されているヘッドアドレスを記憶するヘッドレジ
スタであり、各セクタを走査中にヘッドレジスタセット
信号ライン290セツトタイミングでヘッドアドレスを
記憶する。同様に8は直並列変換回路9Vc、セクタの
アドレス部中に記録されているセクタアドレスを記憶す
るセクタレジスタであり、各セクタを走査中にセクタレ
ジスタセット信号ライン30のセットタイミングでセク
タアドレスを記憶する。5は7す/ダバツ7アメモリ1
2に記憶されている情報と同一のデータが記憶されてい
るシリンダのアドレスを示すバッファド・シリンダアド
レスレジスタであり、シリンダバッファメモリ12に該
シリンダデータを格納した直後にシリンダレジスタ6に
記憶されている内容をバッファドシリンダアドレスレジ
スタセット1g号ライン27の信号により記憶する。
Similarly, 7 is a head register that stores the head address recorded in the address section of the sector in the serial/parallel conversion circuit 9, and stores the head address at the set timing of the head register set signal line 290 while scanning each sector. do. Similarly, 8 is a serial/parallel conversion circuit 9Vc, a sector register that stores the sector address recorded in the address field of the sector, and stores the sector address at the set timing of the sector register set signal line 30 while scanning each sector. do. 5 is 7su/dabatsu 7 amemory 1
This buffered cylinder address register indicates the address of the cylinder in which the same data as the information stored in the cylinder buffer memory 12 is stored, and is stored in the cylinder register 6 immediately after the cylinder data is stored in the cylinder buffer memory 12. The contents are stored by the signal on line 27 of buffered cylinder address register set 1g.

4はシリンダアドレスレジスタ1の内容とバッファドシ
リンダアドレスレジスタ5の内容を比較する比較回路で
あり、該両者の内容が等しい場合にアドレス一致検出信
号ライン26をアクティブ状態とする。10はヘッド/
セクタアドレスレジスタ出力ライン20の入力情報とヘ
ッド/セクタレジスタ出力ライン21の入力情報のいず
れかを選択し、選択した結果を選択回路出力ライン22
に出力する選択回りである。どちらの入力情報を選択す
るかをアドレス一致検出信号ライン26の状態で決定す
る。この実施例の場合は、アドレス一致検出信号ライン
26がアクティブ状態のときにヘッド/セクタアドレス
レジスタ出力ライン側を選択する。11はアドレス生成
回路でるり、シリンダバッファメモリ12のアドレスの
上位ビットを指定する。ここで第3図における各セクタ
のデータ部の語長を256i!とすると、アドレス生成
回路11で生成するアドレスは2進アドレスでの下位桁
から9ビット目以上(256以上)のアドレスとなる。
A comparison circuit 4 compares the contents of the cylinder address register 1 and the buffered cylinder address register 5, and activates the address coincidence detection signal line 26 when the contents of the two are equal. 10 is the head/
Select either the input information on the sector address register output line 20 or the input information on the head/sector register output line 21, and select the selected result on the circuit output line 22.
This is the selection to output to. Which input information to select is determined by the state of the address match detection signal line 26. In this embodiment, the head/sector address register output line side is selected when the address match detection signal line 26 is in the active state. Reference numeral 11 denotes an address generation circuit which specifies the upper bits of the address of the cylinder buffer memory 12. Here, the word length of the data part of each sector in FIG. 3 is 256i! Then, the address generated by the address generation circuit 11 is an address of the 9th bit or more (256 or more) from the lower digit in the binary address.

アドレス生成回路とシリンダバツフアメモリの関係を第
5図に示す。
FIG. 5 shows the relationship between the address generation circuit and the cylinder buffer memory.

一方、13は/リンダバッファメモリ12のアドレスの
下位8ピツトを指定するアドレスカウンタであり、トラ
ック上の各セクタを走査する前にクリアし、セクタのデ
ータ部のデータを読出しデータライン24を通じてシリ
ンダバッファメモリ12に1語格納する毎にカウントア
ツプ信号入力ライン350カウントアツプパルスによυ
+1される。一方、シリンダバッファメモリ12からデ
ータを続出し、バックアメモリ出力データライン25を
通してCPUヘデータを転送する場合もアドレスカウン
タ13はデータ1語毎に+1される。
On the other hand, 13 is an address counter that specifies the lower 8 pits of the address of the /linda buffer memory 12. It is cleared before each sector on the track is scanned, and the data in the data section of the sector is read out and passed through the data line 24 to the cylinder buffer. Every time one word is stored in the memory 12, the count-up signal input line 350 counts up pulses.
+1 will be given. On the other hand, when data is continuously output from the cylinder buffer memory 12 and transferred to the CPU through the backup memory output data line 25, the address counter 13 is incremented by 1 for each word of data.

37はシリンダバッファメモリ12へのアクセス動作、
即ちデータを書込むのか、あるいは読出すのかを指定す
る書込み/読出しタイミング入力ラインであり、該アク
セス動作の指定は書込み/続出し動作指定ライン36に
より行なわれる。14および15はトラック中のセクタ
のデータ部をシリンダバッファメモリ12に書込む場合
に使用する。31は該書込み動作前にセクタ計数回路1
4およびヘラドナ計数回路15をゼロクリアするクリア
信号ラインである。セクタ計数回路は1トラック分のセ
クタ数(実施列の場合はn)を計数するカラ/りであり
、ヘッド◆計数回路15はlシリンダを構成するヘッド
数(実施例の場合はm)を計数する。即ち、セクタ計数
回路14は1トラック分のセクタを計数すると最終セク
タ検出ライン14にパルスを1ヶ送出し、このパルスに
よりヘッドφ計数回路15の内容を+1する。
37 is an access operation to the cylinder buffer memory 12;
That is, it is a write/read timing input line for specifying whether data is to be written or read, and the access operation is specified by the write/continue operation specifying line 36. 14 and 15 are used when writing the data part of a sector in a track into the cylinder buffer memory 12. 31 is a sector counting circuit 1 before the write operation.
This is a clear signal line for clearing the clock signal 4 and the heradna counting circuit 15 to zero. The sector counting circuit 15 counts the number of sectors for one track (n in the case of the actual column), and the head count circuit 15 counts the number of heads constituting the l cylinder (m in the case of the example). do. That is, when the sector counting circuit 14 counts the sectors for one track, it sends one pulse to the final sector detection line 14, and this pulse increments the contents of the head φ counting circuit 15 by one.

34はシリンダ内最終セクタ検出ラインであり、該シリ
ンダの全データをシリンダバッファメモリ12に書込み
終了後アクティブ状態となり、磁気ディスク制御装置は
シリンダバッファメモリ12に当該シリンダの全ブータ
ラ書込んだことを検知するのに便用される。
34 is the last sector detection line in the cylinder, which becomes active after all the data of the cylinder has been written to the cylinder buffer memory 12, and the magnetic disk control device detects that all the data of the cylinder has been written to the cylinder buffer memory 12. It is convenient to do.

以下、本実施回路の動作について説明する。The operation of this implementation circuit will be explained below.

まず、CPUからの指定セクタのデータがシリンダバッ
ファメモリ12上に存在していなかった場合について説
明する。比較回路4はシリンダアドレスレジスタ1の内
容とバッファドシリンダアドレスレジスタ5の内容が不
一致であるため、アドレス一致検出信号ライン26はア
クティブ状態とならず、選択回路lOはヘッド/セクタ
レジスタ出力ライン21を選択する。磁気ディスク制御
装置は磁気ディスク駆動装置の所望のシリンダミヘラド
ナ0トラツクを選択し、該トラックのセクタを走査する
。この走査動作において最初に検知されたセクタのアド
レスはセクタレジスタ8に記憶され、該ヘッドアドレス
、セクタアドレスに対応したシリンダバッファメモリ1
2の上部アドレスヲ決定する。シリンダバッファメモリ
12の下部アドレス(8ビツト)はアドレスカウンタ1
3により決定され、該セクタのデータ部は1語づつl−
々にシリンダバッファメモリ12に格納される。
First, a case will be described in which data in a designated sector from the CPU does not exist on the cylinder buffer memory 12. Since the contents of the cylinder address register 1 and the buffered cylinder address register 5 do not match, the comparator circuit 4 detects that the address match detection signal line 26 does not become active, and the selection circuit 10 outputs the head/sector register output line 21. select. The magnetic disk controller selects a desired cylinder head track of the magnetic disk drive and scans the sectors of the track. The address of the sector detected first in this scanning operation is stored in the sector register 8, and the cylinder buffer memory 1 corresponding to the head address and sector address is stored in the sector register 8.
Determine the upper address of No.2. The lower address (8 bits) of cylinder buffer memory 12 is address counter 1.
3, and the data part of the sector is determined by l-
The data are stored in the cylinder buffer memory 12 separately.

セクタ計数回路14は各セクタのデータ部をシリンダバ
ッファメモリ12に格納する@に+1し、トラック中の
全セクタをシリンダバッファメモリ12に格納した時K
m、!セクタ検出ライン33にパルスを1ヶ送出し、こ
のパルスによシヘッドナ計数回路を+1する。磁気ディ
スク制御装置はヘッドアドレスを+1したトラックに対
し、上記と同様な動作を繰返し実行して該シリンダ中の
全セクタをシリンダバッファメモリ12へ格納してシリ
ンダバッファメモリ12へのデータ書込み動作して、バ
ックアトシリンダアドレスレジスタ5に、12に書込ん
だシリンダのアドレスを27を通してセットする。この
時26はアクティブ状態となる為、lOはヘッド/セク
タアドレスレジスタ出力ライン20側を選択し、シリン
ダバッファメモリ12に格納されている当該セクタのデ
ータを25を通してCPUへ転送する。
The sector counting circuit 14 increments the data part of each sector in the cylinder buffer memory 12 by +1, and when all sectors in the track are stored in the cylinder buffer memory 12, K
m,! One pulse is sent to the sector detection line 33, and this pulse increments the head count circuit by +1. The magnetic disk control device repeatedly performs the same operation as above for the track whose head address is +1, stores all sectors in the cylinder in the cylinder buffer memory 12, and writes data to the cylinder buffer memory 12. , the address of the cylinder written in 12 is set in the back at cylinder address register 5 through 27. At this time, since 26 is in the active state, IO selects the head/sector address register output line 20 side and transfers the data of the sector stored in the cylinder buffer memory 12 to the CPU through 25.

一方、CPUからの指定セクタのデータがシリンダバッ
ファメモリ12中に存在する場合については、比較回路
4の出力である26がアクティブ状態となる為、選択回
路lOは26を入力情報として選択し、アドレス生成回
路11を通して該セクタのデータをシリンダバッファメ
モリ12から続出し25を通してCPUへ転送する。
On the other hand, when the data of the designated sector from the CPU exists in the cylinder buffer memory 12, the output 26 of the comparator circuit 4 becomes active, so the selection circuit 10 selects 26 as input information and addresses The data of the sector is transferred from the cylinder buffer memory 12 through the generation circuit 11 to the CPU through the output 25.

〔発明の効果〕〔Effect of the invention〕

本発明によシ、磁気ディスク装置を、プログラムレジデ
ンスのようなシーケンシャルファイルとして使用する場
合は、磁気ディスク装置のアクセスの大半は該シリンダ
バッファメモリからCPUへのデータ転送のみですむこ
とになり、計算機システム全体の応答性を向上すること
が可能である。
According to the present invention, when a magnetic disk device is used as a sequential file such as a program residence, most of the accesses to the magnetic disk device are only data transfer from the cylinder buffer memory to the CPU, and the computer It is possible to improve the responsiveness of the entire system.

【図面の簡単な説明】[Brief explanation of drawings]

ig1図はCPUと磁気ディスク制御装置と磁気ディス
ク駆動装置の関係図、第2図は磁気ディスク駆動装置を
示す図、第3図は磁気ディスク駆動装置のトラックフォ
ーマットの一例を示す図、第4図は本発明を実現する1
実施例を示す図、第5図は第4図におけるアドレス生成
回路とシリンダバッファメモリの関係図を示す。 1・・・シリンダアドレスレジスタ、2・・・ヘッドア
ドレスレジスタ、3・・・セクタアドレスレジスタ、4
・・・比較回路、5・・・バッファドシリンダアドレス
レジスタ、6・・・シリンダレジスタ、7・・・ヘッド
レジスタ、8・・・セクタレジスタ、9・・・直並列変
換回路、10・・・選択回路、11・・・アドレス生成
回路、12・・・シリンダーバッファメモリ、13・・
・アドレスカウンタ、14・・・セクタ計数回路、15
・・・ヘラドナ計数回路、16・・・シリンダアドレス
ライン、17・・・ヘッドアドレスライン、18・・・
セクタアドレスライン、19・・・シリンダアドレスレ
ジスタ出力ライン、20・・・ヘッド/セクタアドレス
レジスタ出力ライン、21・・・ヘッド/セクタレジス
タ出力ライン、22・・・選択回路出力ライン、23・
・・バッファメモリアドレスライン、24・・・読出し
データライン、25・・・バックアメモリ出力データラ
イン、26・・・アドレス一致検出信号ライン、27・
・・バッフアートシリンダアドレスレジスタセット信号
ライン、28・・・シリンダーレジスタセット信号ライ
ン、29・・・ヘッドレジスタセット信号ライン、30
・・・セクタレジスタセット信号ライン、31・・・ク
リア信号ライン、32・・・セクタ検出ライン、33・
・・最終セクタ演出ライン、34・・・シリンダ内最終
セクタ検出ライン、35・・・カウントアツプ信号人力
ライン、36・・・書込み/続出し動作指定うイン、3
7・・・書込み/続出しタイミング入力ライン、38・
・・直列データライン。
Figure 1 is a diagram showing the relationship between the CPU, magnetic disk controller, and magnetic disk drive, Figure 2 is a diagram showing the magnetic disk drive, Figure 3 is a diagram showing an example of the track format of the magnetic disk drive, and Figure 4 is a diagram showing the relationship between the CPU, magnetic disk controller, and magnetic disk drive. realizes the present invention 1
FIG. 5, a diagram showing an embodiment, is a diagram showing the relationship between the address generation circuit and the cylinder buffer memory in FIG. 4. 1... Cylinder address register, 2... Head address register, 3... Sector address register, 4
... Comparison circuit, 5... Buffered cylinder address register, 6... Cylinder register, 7... Head register, 8... Sector register, 9... Serial to parallel conversion circuit, 10... Selection circuit, 11... Address generation circuit, 12... Cylinder buffer memory, 13...
・Address counter, 14... Sector counting circuit, 15
... Heradna counting circuit, 16... Cylinder address line, 17... Head address line, 18...
Sector address line, 19... Cylinder address register output line, 20... Head/sector address register output line, 21... Head/sector register output line, 22... Selection circuit output line, 23...
... Buffer memory address line, 24... Read data line, 25... Backer memory output data line, 26... Address match detection signal line, 27.
...Buffer art cylinder address register set signal line, 28...Cylinder register set signal line, 29...Head register set signal line, 30
... Sector register set signal line, 31... Clear signal line, 32... Sector detection line, 33.
...Final sector production line, 34...Final sector detection line in cylinder, 35...Count-up signal manual line, 36...Write/continuous output operation designation input, 3
7...Write/successive output timing input line, 38.
...Serial data line.

Claims (1)

【特許請求の範囲】[Claims] 1、磁気ディスク制御装置において、1シリンダ分のデ
ータを記憶する手段(以下シリンダバッファメモリと呼
称する。)と該シリンダバッファメモリを1シリンダ中
のヘッド番号、セクタ番号に対応した該シリンダバッフ
ァメモリのアドレスを記憶する手段を有して、中央処理
装置(CPU)から該磁気ディスク制御装置に対して当
該セクタのアドレス(シリンダアドレス、ヘッドアドレ
ス、セクタアドレス)を指定して当該セクタのデータ読
出し動作において、当該セクタのデータが該シリンダバ
ッファメモリ内に存在した場合は、該シリンダバッファ
メモリからデータを読出して該CPUへデータを転送し
、一方、該シリンダバッファメモリ内に当該セクタのデ
ータが存在しない場合は磁気ディスク駆動装置から当該
セクタの存在する当該シリンダのデータ(当該シリンダ
中の全てのセクタのデータ)を該シリンダバッファメモ
リ内に取込み、当該セクタデータをCPUへ転送して磁
気ディスク制御装置のデータアクセス時間を短縮するこ
とを特徴としたディスク制御装置のバッファメモリ制御
方式。
1. In a magnetic disk control device, a means for storing data for one cylinder (hereinafter referred to as a cylinder buffer memory) and a means for storing data for one cylinder (hereinafter referred to as a cylinder buffer memory), and a means for storing data for one cylinder, and a means for storing data for one cylinder, and a cylinder buffer memory corresponding to a head number and a sector number in one cylinder. The central processing unit (CPU) specifies the address of the sector (cylinder address, head address, sector address) to the magnetic disk control device in the data read operation of the sector. , if the data of the sector exists in the cylinder buffer memory, read the data from the cylinder buffer memory and transfer the data to the CPU; on the other hand, if the data of the sector does not exist in the cylinder buffer memory reads the data of the cylinder in which the sector exists (data of all sectors in the cylinder) from the magnetic disk drive device into the cylinder buffer memory, transfers the sector data to the CPU, and stores the data in the magnetic disk control device. A buffer memory control method for a disk control device characterized by shortening access time.
JP2668586A 1986-02-12 1986-02-12 Buffer memory control system for disk controller Pending JPS62186324A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2668586A JPS62186324A (en) 1986-02-12 1986-02-12 Buffer memory control system for disk controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2668586A JPS62186324A (en) 1986-02-12 1986-02-12 Buffer memory control system for disk controller

Publications (1)

Publication Number Publication Date
JPS62186324A true JPS62186324A (en) 1987-08-14

Family

ID=12200247

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2668586A Pending JPS62186324A (en) 1986-02-12 1986-02-12 Buffer memory control system for disk controller

Country Status (1)

Country Link
JP (1) JPS62186324A (en)

Similar Documents

Publication Publication Date Title
JPS58181163A (en) Controlling system of storage device
JPH0245271B2 (en)
US5274507A (en) Parallel data encoding for moving media
JPS5843777B2 (en) Rotating magnetic storage device
JPS62186324A (en) Buffer memory control system for disk controller
JP2510662B2 (en) Data recording control method
US4647991A (en) Disk channel controller
JP2507497B2 (en) Disk controller
JPH05210915A (en) Disk device
JP2834081B2 (en) Magnetic disk controller
JPS60150128A (en) Buffer memory controller of rotary magnetic memory controller
JPS6095762A (en) Magnetic disc controller
JPH10149634A (en) Method and device for recording and reproducing data
JPH04191921A (en) Data filling device
JPS6358668A (en) Access controller for magnetic recording/reproducing device
JPS6149229A (en) Information processor
JP2725343B2 (en) Data recording device and method
JP2923989B2 (en) Disk unit
JPH10154381A (en) Recording medium having logical format, recording and reproducing device, logical format device and logical format forming method
JPS61227268A (en) Magnetic disk access system
JPH05173720A (en) Disk controller, disk device and disk control system
JPS63275075A (en) Information recording and reproducing device
JPS63251969A (en) Floppy disk device
JPS6135570B2 (en)
JPH01113844A (en) Disk cache device