JPS62179602U - - Google Patents

Info

Publication number
JPS62179602U
JPS62179602U JP6595486U JP6595486U JPS62179602U JP S62179602 U JPS62179602 U JP S62179602U JP 6595486 U JP6595486 U JP 6595486U JP 6595486 U JP6595486 U JP 6595486U JP S62179602 U JPS62179602 U JP S62179602U
Authority
JP
Japan
Prior art keywords
data
input
determining
output
set memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6595486U
Other languages
English (en)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP6595486U priority Critical patent/JPS62179602U/ja
Publication of JPS62179602U publication Critical patent/JPS62179602U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Programmable Controllers (AREA)

Description

【図面の簡単な説明】
第１表は従来のシーケンスプログラム書込みに
使用するデータシートの表、第２図〜第７図は本
考案の１実施例を示すもので第２図は操作パネル
の操作キーを示す図、第３表は本考案のデータシ
ートを示す表、第４図は基本構成のブロツク回路
図、第５図はＯＮ、ＯＦＦ及びＯＮ、ＯＦＦどち
らでもよい入出力条件設定入力のフローチヤート
図、第６表は入出力条件ＯＮ、ＯＦＦ、＊のビツ
トパターンを示す表、第７図はシーケンスプログ
ラムの実行処理のフローチヤート図である。 １４はＯＮキー、１５はＯＦＦキー、１６はア
スタリスクキー、２３は読み出し可能メモリ、２
４は書込み専用メモリである。
補正 昭６１．８．７ 図面の簡単な説明を次のように補正する。 明細書１２頁上から８行目の「第１表」を「第
１図」に訂正します。 明細書１２頁上から９行目の「表」を「図」に
訂正します。 明細書１２頁上から１１行目の「第３表」を「
第３図」に訂正します。 明細書１２頁上から１２行目の「表」を「図」
に訂正します。 明細書１２頁下から６行目「第６表」を「第６
図」に訂正します。 明細書１２頁下から５行目の「表」を「図」に
訂正します。

Claims (1)

    【実用新案登録請求の範囲】
  1. 各工程に従つてシーケンスプログラムの入出力
    条件を各種設定キーの操作で書込む記憶部と、該
    記憶部に入出力条件のデータセツトメモリ領域と
    データアンドセツトメモリ領域を設け、入出力設
    定キーの中にＯＮ、ＯＦＦ及びＯＮ、ＯＦＦどち
    らでもよい設定入力手段を設け、プログラム実行
    時は外部入力信号のデータと入力データアンドセ
    ツトメモリのデータとの論理積判定手段と、該論
    理積判定手段の出力データと入力データセツトメ
    モリの一致判定手段と、外部出力信号のデータと
    出力アンドデータセツトメモリのデータとの論理
    積判定手段と、該論理積判定手段の出力データと
    出力データセツトメモリのデータとの論理和判定
    手段とを具備したシーケンスコントローラの設定
    入力制御装置。
JP6595486U 1986-04-30 1986-04-30 Pending JPS62179602U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6595486U JPS62179602U (ja) 1986-04-30 1986-04-30

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6595486U JPS62179602U (ja) 1986-04-30 1986-04-30

Publications (1)

Publication Number Publication Date
JPS62179602U true JPS62179602U (ja) 1987-11-14

Family

ID=30903503

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6595486U Pending JPS62179602U (ja) 1986-04-30 1986-04-30

Country Status (1)

Country Link
JP (1) JPS62179602U (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5525123A (en) * 1978-08-11 1980-02-22 Toshiba Corp Sequential controller
JPS5829006A (ja) * 1981-08-14 1983-02-21 Hitachi Ltd シ−ケンスコントロ−ラ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5525123A (en) * 1978-08-11 1980-02-22 Toshiba Corp Sequential controller
JPS5829006A (ja) * 1981-08-14 1983-02-21 Hitachi Ltd シ−ケンスコントロ−ラ

Similar Documents

Publication Publication Date Title
JPS62179602U (ja)
JPS62179603U (ja)
JPS59187838U (ja) ワ−ドプロセツサ
JPS61663U (ja) プログラム電子計算機
JPS59138906U (ja) シ−ケンスコントロ−ラ
JPS63107004U (ja)
JPH022751U (ja)
JPH0195364U (ja)
JPS5851333U (ja) プログラム処理装置
JPS63147740U (ja)
JPS6047057U (ja) 周辺制御装置
JPS5836462U (ja) デジタイザ
JPS594052U (ja) パネル回路
JPS6339762U (ja)
JPS60123059U (ja) デイスプレイ装置付カ−ド穿孔機
JPS5819347U (ja) 金銭登録機
JPS59104205U (ja) シ−ケンス制御装置
JPH0452250U (ja)
JPH0440349U (ja)
JPS6348258U (ja)
JPS6421442U (ja)
JPS59160302U (ja) 複写機制御装置
JPS5949252U (ja) アドレス制御装置
JPS6122044U (ja) 複写機の制御装置
JPS60192045U (ja) マイクロコンピユ−タ学習ボ−ド