JPS6217803A - Control system for programmable controller - Google Patents

Control system for programmable controller

Info

Publication number
JPS6217803A
JPS6217803A JP15672485A JP15672485A JPS6217803A JP S6217803 A JPS6217803 A JP S6217803A JP 15672485 A JP15672485 A JP 15672485A JP 15672485 A JP15672485 A JP 15672485A JP S6217803 A JPS6217803 A JP S6217803A
Authority
JP
Japan
Prior art keywords
program
processing
stored
programs
programmable controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15672485A
Other languages
Japanese (ja)
Inventor
Akira Nagamine
永峰 侃
Nobuyuki Kitani
木谷 信之
Kimio Maeda
前田 紀美夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fanuc Corp
Original Assignee
Fanuc Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fanuc Corp filed Critical Fanuc Corp
Priority to JP15672485A priority Critical patent/JPS6217803A/en
Publication of JPS6217803A publication Critical patent/JPS6217803A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To improve the efficiency of sequence control by processing the 2nd and 3rd programs on the basis of a ratio set up by the 2nd setting means. CONSTITUTION:A stored program type programmable controller such as a numerical controller for a machine tool executes control on the basis of a program stored in a memory 1. The memory 1 includes storing areas for a sequence program a described by a ladder type program, a program B for screen display and a program C described by high level language such as Pascal and sets up the priority levels of respective programs A-C to A>B>C. In addition, the 1st setting means 2 for setting up the processing execution time of the sequence program A within a unit time, the 2nd setting means 3 for setting up the processing execution ratio of the programs B, C and a control means 4 for the programs A-C to execute the programs B, C on the basis of the execution ratio during the residual time of the execution of the program A.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は数値制御工作機械に対するシーケンス制御を行
なうプログラマブルコントローラの制御方式に関するも
のである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a control system for a programmable controller that performs sequence control on a numerically controlled machine tool.

(従来の技術〕 従来、数値制御装置側と工作機械側との間には多数のリ
レ一群からなる強電回路が介在し、数値制御装置からの
指令により所定のリレーを動作させ、これにより指令に
応じた動作を機械要素に行なわせていた。しかし、上述
したように、強電回路を介在させた場合、装置が大型化
すると共にリレーが多数必要となることから、コスト高
となる問題があった。
(Prior art) Conventionally, a strong electric circuit consisting of a group of many relays has been interposed between the numerical control device side and the machine tool side, and a predetermined relay is operated in response to a command from the numerical control device, thereby responding to the command. However, as mentioned above, when a strong electric circuit is involved, the device becomes larger and requires a large number of relays, which leads to higher costs. .

そこで、プログラム処理により強電回路の機能を実現す
る所謂ストアードプロダラム方式のプログラマブルコン
トローラが多く使用されるようになってきている。
Therefore, so-called stored program programmable controllers that realize the functions of high-voltage circuits through program processing are increasingly being used.

このような、ストアードプロダラム方式のプログラマプ
ルコントローラは、一般にメモリにラダ一方式のシーケ
ンスプログラムを記憶させておき、プロセラ号がシーケ
ンスプログラムを実行することにより、機械のシーケン
ス制御を行なうようにしている。ラダ一方式のシーケン
スプログラムとは、強電回路の機能を命令コードで論理
的にプログラムしたものであり、例えば、第6図(A)
に示すリレー接点とリレーコイルとで示される強電回路
の一部であるラダー図に対応するラダ一方式のシーケン
スプログラムは同図(B)に示すもの″ となる。ここ
で、RD、八ND、WRT、ORNOT等はそれぞれ命
令コードで、RDは続出命令、ANDは論理積演算命令
、WRTは書込命令、ORは論理和演算命令、ORNO
Tは否定値との論理和演算命令である。また、10.0
.200.1等は命令コードを実行するデータメモリ上
のアドレス(所定番地、所定ビット)である。このシー
ケンスプログラムの命令群の実行により、(a7b)+
cの論理演算が実行され、その演算結果(“1”或いは
0”)がデータメモリの210番地の第1ビツト目に記
憶される。
Such stored programmer type programmable controllers generally store a ladder-type sequence program in memory, and the processor executes the sequence program to control the sequence of the machine. . A ladder-type sequence program is one in which the functions of a high-voltage circuit are logically programmed using instruction codes. For example, as shown in Figure 6 (A),
The ladder one-way sequence program corresponding to the ladder diagram that is part of the high-voltage circuit shown by the relay contacts and relay coil shown in Figure (B) is the one shown in Figure (B).Here, RD, 8ND, WRT, ORNOT, etc. are each instruction codes, RD is a continuation instruction, AND is a logical product operation instruction, WRT is a write instruction, OR is a logical sum operation instruction, ORNO
T is a logical OR operation instruction with a negative value. Also, 10.0
.. 200.1, etc. are addresses (predetermined locations, predetermined bits) on the data memory at which the instruction code is executed. By executing the instructions of this sequence program, (a7b)+
The logical operation of c is executed, and the result of the operation (“1” or 0”) is stored in the first bit of address 210 of the data memory.

これを強電回路の動1ジ4−4述べれば、リレー接点a
、b、cの接点状態に応じてリレーコイルdが励磁され
ることになる。
If we describe this as the behavior of a high-voltage circuit in 1-4-4, relay contact a
, b, and c, the relay coil d is excited.

プログラマブルコントローラは、一般に上述したような
ラダ一方式のシーケンスプログラムに従って論理演算を
行ない、機械のシーケンスコントロールを行なうが、こ
の他6ともパスカル等の高級言語またはアセンブラ言語
で記述されたプログラムの実行或いは診断データ、設置
データをCRT画面に表示させる画面表示処理を行なっ
ている。
A programmable controller generally performs logical operations according to the ladder-type sequence program as described above and performs sequence control of the machine, but it also performs diagnosis and execution of programs written in high-level languages such as Pascal or assembler language. Performs screen display processing to display data and installation data on a CRT screen.

ここで、パスカル等の高級言語またはアセンブラ言語で
記述されたプログラムを実行するのは、ラダ一方式のプ
ログラムでは四則績算、関数演算等の処理を記述す、る
ことが困難な一合があるからである。
Here, when executing a program written in a high-level language such as Pascal or assembler language, it is difficult to write processes such as four arithmetic calculations and functional operations in a ladder-type program. It is from.

第7図は上述したような、■ラダ一方式のプログラムの
実行■画面表示処理■パスカル等の高級−語またはアセ
ンブラ言iで記述されたプログラムの実行を行なう従来
のプログラマブルコントローラの動作説明図である。尚
、各処理■〜■の優先レベルは■〉■〉■となっている
ものである。
Figure 7 is an explanatory diagram of the operation of a conventional programmable controller that executes a program written in a high-level language such as Pascal or assembler language i, as described above. be. It should be noted that the priority levels of each process (■) to (■) are ■>■>■.

同図から判るように、従来のプログラマブルコントロー
ラに於いてはラダ一方式のプログラムの実行と画面表示
処理とを一画面分の表示処理が終了するまで交互に行な
い、一画面分の画面表示処理が終了した後ラダ一方式の
プログラムの実行とパスカル等の高級言語またはアセン
ブラ言語で記述されているプログラムの実行とを交互に
行なうようにしている。尚、単位周期を中に於けるラダ
一方式のプログラムの実行時間Pは任意に設定できるも
のである。こめように、従来方式に於いては一画面分の
画面表示処理が終了した後でなけれハコハスカル等の高
級言語またはアセンブラ言語で記述されたプログラムを
実行することができないため、高級言語またはアセンブ
ラ言語で記述されたプログラムを多く実行することが必
要な場合、シーケンスコントロールを効率良く行なうこ
とができない問題があった。
As can be seen from the figure, in conventional programmable controllers, ladder-type program execution and screen display processing are performed alternately until the display processing for one screen is completed. After the program is finished, the program is alternately executed using a ladder program and a program written in a high-level language such as Pascal or assembler language. Note that the execution time P of the ladder-type program within a unit period can be set arbitrarily. In the conventional method, a program written in a high-level language such as Hakohaskal or assembler language cannot be executed until after the screen display processing for one screen is completed. When it is necessary to execute many written programs, there is a problem that sequence control cannot be performed efficiently.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

本発明は前述の如き問題点を解決したものであり、その
目的は高級言語またはアセンブラ言語で記述されたプロ
グラムを多く実行する必要があるシーケンスコントロー
ルに於いても、効率良くシーケンスコントロールを行な
うことができるようにすることにある。
The present invention solves the above-mentioned problems, and its purpose is to efficiently perform sequence control even in sequence control that requires the execution of many programs written in a high-level language or assembler language. The goal is to make it possible.

〔発明の構成〕[Structure of the invention]

本発明は前述の如き問題点を解決するため、第1図に示
すように、メモリ1にプログラムを記憶させておき、該
メモリ1に記憶されているプログラムに従った制御を行
なうストアードプログラム方式のプログラマブルコント
ローラに於いて、前記メモリ1に優先レベルがそれぞれ
異なる第1゜第2及び第3のプログラムを記憶させると
共に、単位時間内に於ける前記第1のプログラムによる
処理の実行時間を設定する第1の設定手段2と、前記第
2.第3のプログラムによる処理の実行比率を設定する
第2の設定手段3と、前記第1.第2及び第3のプログ
ラムを管理する管理手段4とを設け、該管理手段4は前
記単位時間内に於いて前記第1の設定手段2で設定され
た時間前記第1のプログラムによる処理を行なうと共に
、残りの時間前記第2の設定手段3で設定された実行比
率に基づいて前記第2或いは前記第3のプログラムによ
る処理を実行するようにしたものである。
In order to solve the above-mentioned problems, the present invention employs a stored program method in which a program is stored in a memory 1 and control is performed according to the program stored in the memory 1, as shown in FIG. In the programmable controller, a first program, a second program, and a third program each having a different priority level are stored in the memory 1, and a program execution time of the first program within a unit time is set. 1 setting means 2; and the second setting means 2; a second setting means 3 for setting an execution ratio of processing by a third program; A management means 4 for managing the second and third programs is provided, and the management means 4 performs processing by the first program for the time set by the first setting means 2 within the unit time. At the same time, the processing by the second or third program is executed during the remaining time based on the execution ratio set by the second setting means 3.

〔作 用〕[For production]

第2の設定手段3で設定された比率で第2.第3のプロ
グラムによる処理が行なわれるものであるから、第3の
プログラムを多く使用する必要があるシーケンスコント
ロール或いは第3のプログラムを余り使用する必要がな
いシーケンスコントロールを実行する場合に於いても効
率を高いものとすることができる。
2nd at the ratio set by the second setting means 3. Since the processing is performed by the third program, it is efficient even when executing sequence control that requires the use of a large number of the third programs or sequence control that does not require the use of the third program much. can be made higher.

〔実施例〕〔Example〕

第2図は本発明の実施例のブロック線図であり、10は
数値制御装置、20はプログラマブルコントローラ、3
0は工作機械、11はプロセッサ、12はメモす、13
はテープリーグ、14は指令テープ、15はキーボード
、16は表示装置、17はサーボ回路に分配パルスXp
、Ypを出力するパルス分配回路、18は数値制御装置
IOとプログラマブルコントローラ20とで共用するR
AM、21はプロセッサ、22はメモリ、詔は等測的に
強電回路の各リレーのオン、オフを示すデータを“1″
、0″に対応して記憶するデータメモリ、24は入出力
部である。尚、プログラマブルコントローラ20内のメ
モリ22には第3図に示すように、ラダ一方式のプログ
ラムにより記述されたシーケンスプログラム(以下シー
ケンスプログラムAと称す)が記憶されている領域#A
と、画面表示用のプログラム(以下画面表示用プログラ
ムBと称す)が記憶されている領域#Bと、パスカル等
の高級言語またはアセンブラ言語で記述されているプロ
グラムが記憶されている領域Cとが設けられているもの
である。また、各プログラムA、B、Cの優先レベルは
A>B>Cとなっているものである。
FIG. 2 is a block diagram of an embodiment of the present invention, in which 10 is a numerical control device, 20 is a programmable controller, 3
0 is a machine tool, 11 is a processor, 12 is a memo, 13
is a tape league, 14 is a command tape, 15 is a keyboard, 16 is a display device, 17 is a distribution pulse Xp to the servo circuit
, Yp, and 18 is an R shared by the numerical controller IO and the programmable controller 20.
AM, 21 is the processor, 22 is the memory, and the edict isometrically indicates the on/off status of each relay in the high-voltage circuit as "1".
, 0'', and 24 is an input/output section.As shown in FIG. Area #A where (hereinafter referred to as sequence program A) is stored
, area #B where a screen display program (hereinafter referred to as screen display program B) is stored, and area C where a program written in a high-level language such as Pascal or assembler language is stored. It is provided. Furthermore, the priority levels of each program A, B, and C are A>B>C.

また、第4図はプログラマブルコントローラ20内のプ
ロセッサ21の処理内容の一部を示すフローチャートで
あり、以下、同図を参照して第2図の動作を説明する。
Further, FIG. 4 is a flowchart showing part of the processing contents of the processor 21 in the programmable controller 20, and the operation of FIG. 2 will be explained below with reference to the same figure.

第4図のフローチャートに示した処理は単位時間T(例
えば8 m5ec)毎に行なわれるものであり、ステッ
プSOではシーケンスプログラムを実行するか否かを判
断する。実行要求は一定周期またはシーケンスプログラ
ムを緊急に処理する場合に発生する。ステップS1では
フラグFが「1」であるか否か、即ち画面表示用プログ
ラムBによる処理が実行されているか高級言語またはア
センブラ言語で記述されているプログラムCによる処理
が実行されているかを判断する。ステップS1の判断結
果がYESの場合は、プロセッサ21は画面表示用プロ
グラムBによる処理を中断させ(ステップS2)、次い
でその内部に設けられているレジスタBに画面表示用プ
ログラムBの復帰情報(例えば、中断時に実行されてい
た命令が記憶されているメモリ22のアドレス)を格納
しくステップ、S3)、この後ステップS6の処理に移
る。また、スチップS1の判断結果がNoの場合は、プ
ロセッサ21はプログラムCによる処理を中断させ(ス
テップS4)、次いでその内部に設けられているレジス
タCにプログラムCの復帰情報を格納しくステップS5
)、この後ステップS6の処理に移る。
The process shown in the flowchart of FIG. 4 is performed every unit time T (for example, 8 m5ec), and in step SO it is determined whether or not to execute the sequence program. An execution request occurs when a fixed cycle or sequence program is urgently processed. In step S1, it is determined whether the flag F is "1", that is, whether the processing by the screen display program B is being executed or the processing by the program C written in a high-level language or assembler language is being executed. . If the determination result in step S1 is YES, the processor 21 interrupts the processing by the screen display program B (step S2), and then stores the return information of the screen display program B (for example, , the address of the memory 22 where the instruction being executed at the time of the interruption is stored is stored (step S3), and then the process moves to step S6. Further, if the judgment result of the chip S1 is No, the processor 21 interrupts the processing by the program C (step S4), and then stores the return information of the program C in the register C provided inside the processor 21 (step S5).
), then the process moves to step S6.

尚、フラグFは初期状態(電源投入時)に於いて「0」
にセントされるものである。
Note that flag F is "0" in the initial state (when the power is turned on).
cents.

プロセッサ21はその内部に設けられているレジスタA
に格納されているシーケンスプログラムAの復帰情報を
読込むとくステップs6)、タイマにシーケンスプログ
ラムAによる処理の実行時間Tx  (Tx <Tの関
係を有し、例えばキーボード15より入力されるもので
ある)をセットしくステップS7)、次いでステップS
6で読込んだ復帰情報に基づいてシーケンスプログラム
Aによる処理を再開する(ステップS8)。この後、前
記タイマがタイムアツプしたと判断すると、即ちシーケ
ンスプログラムAによる処理がTにの間行なわれたと判
断すると(ステップS9)、プロセッサ21はシーケン
スプログラムAによる処理を中断しく11) (ステップ5IO)、次いでレジスタ八にシーケンスプ
ログラムAの復帰情報を格納する(ステップ511)。
The processor 21 has a register A provided therein.
In step s6), when the return information of the sequence program A stored in is read, the timer is set to the execution time Tx of the processing by the sequence program A (Tx < T, and is input from the keyboard 15, for example. ) is set in step S7), then step S
Processing by sequence program A is restarted based on the return information read in step S8 (step S8). After that, when it is determined that the timer has timed up, that is, when it is determined that the processing by the sequence program A has been performed for a period of time T (step S9), the processor 21 interrupts the processing by the sequence program A (step 5IO). Then, the return information of sequence program A is stored in register 8 (step 511).

ステップ311の処理が終了すると、プロセッサ21は
その内部に設けられているレジスタDに格納されている
数値DCとRAM1Bの所定領域に記憶されている数値
Pとを加算し、その加算結果をレジスタDに格納する(
ステップ512)。ここで、Pは画面表示用プログラム
Bによる処理とプログラムCによる処理との合計を10
0  (%)とした場合のプログラムCによる処理の実
行比率(%)を表すものであり(O≦P≦100)、例
えばキーボード15より入力され、RAM1Bの所定領
域に記憶されるものである。尚、初期状態に於いてはレ
ジスタDにはOが格納されているものである。
When the process of step 311 is completed, the processor 21 adds the numerical value DC stored in the register D provided inside the processor 21 and the numerical value P stored in a predetermined area of the RAM 1B, and transfers the addition result to the register D. Store it in (
Step 512). Here, P is the sum of the processing by screen display program B and the processing by program C, which is 10
It represents the execution ratio (%) of processing by program C when 0 (%) (O≦P≦100), and is input from, for example, the keyboard 15 and stored in a predetermined area of the RAM 1B. Note that in the initial state, register D stores O.

ステップ312の処理が終了すると、プロセッサ21は
レジスタDに格納されている数値DCがDC、<100
の関係を満足させているか否かを判断しくステップ51
3)、その判断結果がYESの場合はフラグFを「1」
としくステップ314)、次いでしく12) ジスタBから画面表示用プログラムB(Dffl帰情報
を□読込み(ステップ316)、次いでステップ315
で読込んだ復帰情報に基づいて画面表示用プログラムB
による処理を再開する(ステップ316)。
When the process of step 312 is completed, the processor 21 determines that the numerical value DC stored in the register D is DC, <100.
In step 51, it is determined whether or not the relationship is satisfied.
3) If the judgment result is YES, set flag F to "1"
Step 314), then step 12) Read screen display program B (Dffl return information) from register B (step 316), then step 315
Screen display program B based on the return information read in
The process is restarted (step 316).

また、ステップ313の判断結果がNOの場合はプロセ
ッサ2】はレジスタDに格納されている数値DCから1
00を減算し、減算結果をレジスタDに格納しくステッ
プ317)、次いでフラグFを「0」とし′(ステップ
318)、次いでレジスタCからプログラムCの復帰情
報を読込み(ステップ519)、次いでステップ319
で読込んだ復帰情報に基づいてプログラムCによる処理
を再開する(ステップ520)。
Further, if the judgment result in step 313 is NO, the processor 2] returns 1 from the numerical value DC stored in the register D.
00 is subtracted and the subtraction result is stored in register D (step 317), then the flag F is set to ``0'' (step 318), the return information of program C is read from register C (step 519), and then step 319
Processing by program C is restarted based on the return information read in (step 520).

従って、プログラムCによる処理の実行比率Pが例えば
四%に設定されているとすると、ステップ313の判断
結果がYESとなるのは5サイクル中1回であるから、
シーケンスプログラムA1画面表示用プログラムB及び
プログラムCによる処理は第5図(A)の比率で行なわ
れることになる。
Therefore, if the execution ratio P of the processing by program C is set to, for example, 4%, the determination result in step 313 will be YES only once in five cycles.
The processing by the sequence program A1, the screen display program B, and the program C will be performed at the ratio shown in FIG. 5(A).

また、実行比率Pが例えば(資)%に設定されていると
すると、ステップ3.13の判断結果がYESとなるの
は5サイクル中4回であるから、シーケンスプログラム
A1画面表示用プログラムB及びプログラムCによる処
理は同図(B)に示す比率で行なわれることになる。
Furthermore, if the execution ratio P is set to (capital)%, the judgment result in step 3.13 is YES four times out of five cycles, so the sequence program A1 screen display program B and The processing by program C will be performed at the ratio shown in FIG.

このように、本実施例によれば画面表示用プロゲラ・ム
Bによる処理とプログラムCによる処理とを実行比率P
に応じた比率で実行することができ、従゛来例のように
ある時間帯に画面表示用プログラムBによる処理或いは
プログラムCによる処理が片寄ることがないので、パス
カル等の高級言語またはアセンブラ言語で記述されたプ
ログラムCによる処理が多く要求される場合に於いて効
率良くシーケンスコントロールを行なうことができる。
In this way, according to this embodiment, the processing by the screen display program B and the processing by the program C are performed at an execution ratio P.
It can be executed at a ratio according to Sequence control can be efficiently performed when a large number of processes are required using the written program C.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明は、メモリにプログラムを
記憶させておき、該メモリに記憶されているプログラム
に従った制御を行なうストアードプログラム方式のプロ
グラマブルコントローラに於いて、前記メモリに優先レ
ベルがそれぞれ異なる第1.第2及び第3のプログラム
(実施例に於いてはシーケンスプログラムA2画面表示
用プログラムB及びプログラムC)を記憶させると共に
、単位時間内に於ける前記第1のプログラムによる処理
の実行時間(実施例に於いてはTx)を設定する第1の
設定手段と、前記第2.第3のプログラムによる処理の
実行比率(実施例に於いてはP)を設定する第2の設定
手段と、前記第1.第2及び第3のプログラムを管理す
る管理手段とを設け、該管理手段は前記単位時間内に於
いて前記第1の設定手段で設定された時間前記第1のプ
ログラムによる処理を行なうと共に、残りの時間前記第
2の設定手段で設定された実行比率に基づいて前記第2
或いは前記第3のプログラムによる処理を実行するもの
であるから、パスカル等の高級言語またはアセンブラ言
語で記述されたプログラムCを多く使用する必要がある
シーケンスコントロール或いはプログラムCを余り使用
する必要がないシーケンスコントロールを実行する場合
に於いても効率を高いものとすることができる利点があ
る。
As explained above, the present invention provides a stored program type programmable controller in which a program is stored in a memory and control is performed according to the program stored in the memory. Different first. The second and third programs (sequence program A, two-screen display program B, and program C in the embodiment) are stored, and the execution time of the processing by the first program within a unit time (in the embodiment) is stored. Tx); a second setting means for setting an execution ratio (P in the embodiment) of processing by the third program; a management means for managing the second and third programs, and the management means performs processing by the first program for the time set by the first setting means within the unit time, and for the remaining time. time based on the execution ratio set by the second setting means.
Or, because the process is executed by the third program, it is a sequence control that requires the use of a lot of program C written in a high-level language such as Pascal or assembler language, or a sequence that does not require much use of program C. There is an advantage that efficiency can be increased even when executing control.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の構成図、第2図は本発明の実施例のブ
ロック線図、第3図はメモリの記憶内容を示す図、第4
図はプロセッサ21の処理内容を示すフローチャート、
第5図は第2図の動作説明図、第6図はラダー図とこれ
に対応するシーケンスプログラムとを示す図、第7図は
従来例の動作説明図である。 1はメモリ、2,3はそれぞれ第1.第2の設定手段、
4は管理手段、10は数値制御装置、20はプログラマ
ブルコントローラ、30は工作機械、11はプロセッサ
、12はメモリ、13はテープリーグ、14は指令テー
プ、15はキーボード、16は表示装置、17はサーボ
回路に分配パルスXp、Ypを出力するパルス分配回路
、18は数値制御装置10とプログラマブルコントロー
ラ20とで共用するRAM、21はプロセッサ、22は
メモリ、詔はデータメモリ、24は入出力部である。
FIG. 1 is a block diagram of the present invention, FIG. 2 is a block diagram of an embodiment of the present invention, FIG. 3 is a diagram showing the contents of memory, and FIG.
The figure is a flowchart showing the processing contents of the processor 21,
FIG. 5 is an explanatory diagram of the operation of FIG. 2, FIG. 6 is a diagram showing a ladder diagram and a sequence program corresponding thereto, and FIG. 7 is an explanatory diagram of the operation of the conventional example. 1 is the memory, 2 and 3 are the first . second setting means,
4 is a management means, 10 is a numerical control device, 20 is a programmable controller, 30 is a machine tool, 11 is a processor, 12 is a memory, 13 is a tape league, 14 is a command tape, 15 is a keyboard, 16 is a display device, 17 is A pulse distribution circuit that outputs distribution pulses Xp and Yp to the servo circuit, 18 a RAM shared by the numerical control device 10 and the programmable controller 20, 21 a processor, 22 a memory, a data memory 24, and an input/output section. be.

Claims (3)

【特許請求の範囲】[Claims] (1)メモリにプログラムを記憶させておき、該メモリ
に記憶されているプログラムに従った制御を行なうスト
アードプログラム方式のプログラマブルコントローラに
於いて、 前記メモリに優先レベルがそれぞれ異なる第1、第2及
び第3のプログラムを記憶させると共に、単位時間内に
於ける前記第1のプログラムによる処理の実行時間を設
定する第1の設定手段と、前記第2、第3のプログラム
による処理の実行比率を設定する第2の設定手段と、 前記第1、第2及び第3のプログラムを管理する管理手
段とを設け、 該管理手段は前記単位時間内に於いて前記第1の設定手
段で設定された時間前記第1のプログラムによる処理を
行なうと共に、残りの時間前記第2の設定手段で設定さ
れた実行比率に基づいて前記第2或いは前記第3のプロ
グラムによる処理を実行することを特徴とするプログラ
マブルコントローラの制御方式。
(1) In a stored program type programmable controller that stores a program in a memory and performs control according to the program stored in the memory, the memory has a first, a second, and a second controller having different priority levels. a first setting means for storing a third program and setting an execution time of processing by the first program within a unit time; and setting an execution ratio of processing by the second and third programs; a second setting means for managing the first, second and third programs; and a management means for managing the first, second and third programs; A programmable controller characterized in that the programmable controller executes the processing according to the first program, and also executes the processing according to the second or third program based on the execution ratio set by the second setting means for the remaining time. control method.
(2)前記第2の設定手段は前記第2のプログラムによ
る処理と前記第3のプログラムによる処理との合計を1
00%とした場合の前記第3のプログラムの実行比率を
示す数値を設定することを特徴とする特許請求の範囲第
1項記載のプログラマブルコントローラの制御方式。
(2) The second setting means sets the total of the processing by the second program and the processing by the third program to 1.
2. The control method for a programmable controller according to claim 1, wherein a numerical value indicating an execution ratio of the third program is set when the execution ratio is set to 00%.
(3)前記管理手段は前記第2のプログラムによる処理
が実行される毎に前記第2の設定手段で設定された数値
が累積加算されるレジスタを有し、該レジスタに格納さ
れている数値が100未満の場合は前記第2のプログラ
ムによる処理を実行し、該レジスタに格納されている数
値が100以上の場合は該レジスタに格納されている数
値から100を減算した数値を該レジスタに格納した後
前記第3のプログラムによる処理を実行することを特徴
とする特許請求の範囲第1、第2項記載のプログラマブ
ルコントローラの制御方式。
(3) The management means has a register in which the numerical value set by the second setting means is cumulatively added each time the processing by the second program is executed, and the numerical value stored in the register is If the value was less than 100, the process by the second program was executed, and if the value stored in the register was 100 or more, the value obtained by subtracting 100 from the value stored in the register was stored in the register. 3. A control system for a programmable controller according to claim 1, wherein the programmable controller control method further comprises executing processing by said third program.
JP15672485A 1985-07-15 1985-07-15 Control system for programmable controller Pending JPS6217803A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15672485A JPS6217803A (en) 1985-07-15 1985-07-15 Control system for programmable controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15672485A JPS6217803A (en) 1985-07-15 1985-07-15 Control system for programmable controller

Publications (1)

Publication Number Publication Date
JPS6217803A true JPS6217803A (en) 1987-01-26

Family

ID=15633944

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15672485A Pending JPS6217803A (en) 1985-07-15 1985-07-15 Control system for programmable controller

Country Status (1)

Country Link
JP (1) JPS6217803A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63253406A (en) * 1987-04-10 1988-10-20 Mitsubishi Electric Corp Numerical controller
JPS6467807A (en) * 1987-09-07 1989-03-14 Nitto Zetsuen Kk Electrically insulating compact
JP2021071863A (en) * 2019-10-30 2021-05-06 ファナック株式会社 Programmable controller

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63253406A (en) * 1987-04-10 1988-10-20 Mitsubishi Electric Corp Numerical controller
JPS6467807A (en) * 1987-09-07 1989-03-14 Nitto Zetsuen Kk Electrically insulating compact
JP2021071863A (en) * 2019-10-30 2021-05-06 ファナック株式会社 Programmable controller

Similar Documents

Publication Publication Date Title
JPS6134605A (en) Controlling system of programmable controller
JPS62226234A (en) Stack pointer control circuit
US4931709A (en) NC unit processing method
JPS6217803A (en) Control system for programmable controller
JPS63268002A (en) Programmable controller
JP3335728B2 (en) Programmable controller
JPS63317834A (en) Ladder program processing system
JP3341061B2 (en) Programmable controller
JPH03288906A (en) Instruction executing system for pc
JPH02250122A (en) Cpu simulator
JPS62243008A (en) Signal trace controlling system for pmc
WO1990007739A1 (en) Control method for robot
JP3331357B2 (en) Programmable controller
KR100258893B1 (en) Numerical controller performance method with unified controller
JPS60198939A (en) Transfer system of split data
JPS59119413A (en) Programmable controller
JP2793809B2 (en) Applied instruction processing method of programmable controller
JPS5835648A (en) Program execution controlling system
JPH0619518A (en) Program calling system
JPH0310123B2 (en)
JPS62162106A (en) Program changing method for programmable controller
JPS616704A (en) Programmable controller
JPH05233026A (en) Microcomputer circuit
JPS62162107A (en) Program changing method for programmable controller
JPH05297913A (en) Programmable controller