JPS62168274A - Picture processor - Google Patents

Picture processor

Info

Publication number
JPS62168274A
JPS62168274A JP960486A JP960486A JPS62168274A JP S62168274 A JPS62168274 A JP S62168274A JP 960486 A JP960486 A JP 960486A JP 960486 A JP960486 A JP 960486A JP S62168274 A JPS62168274 A JP S62168274A
Authority
JP
Japan
Prior art keywords
display
image
output
image data
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP960486A
Other languages
Japanese (ja)
Inventor
Shigeo Fujimura
藤村 成男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP960486A priority Critical patent/JPS62168274A/en
Publication of JPS62168274A publication Critical patent/JPS62168274A/en
Pending legal-status Critical Current

Links

Landscapes

  • Processing Or Creating Images (AREA)

Abstract

PURPOSE:To display simultaneously both pictures obtained before and after variable density processing conversion by providing two display parts. CONSTITUTION:Picture data is stored in a picture memory 1 via an external input/output interface 5 and then read out of the memory 1 through addresses designated by a display output address counter 7A in the display output order. Then the picture data undergoes conversion through a look-up table LUT2 for variable density conversion and is displayed at a display part 4A via a display part interface 3A. While the picture data read out of the addresses of the memory 1 designated by a display output address counter 7B in the display output order is supplied directly to a display part interface 3B. Then the pictures undergone no variable density conversion processing are displayed. Thus it is possible to decide easily whether the variable conversion processing under execution is appropriate or not.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は1表示画像の濃淡変換などの処理を行なう画
像処理装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an image processing device that performs processing such as gray scale conversion of a single displayed image.

〔従来の技術〕[Conventional technology]

第2図は従来のこの種の画像処理装置の図である。第2
図において、(1)はディジタル化された画像データを
記憶する画像メモリであり1画面分の記憶容量を備えて
いる。
FIG. 2 is a diagram of a conventional image processing apparatus of this type. Second
In the figure, (1) is an image memory that stores digitized image data and has a storage capacity for one screen.

(2)はこの画像メモリ(Ilより出力される画像デー
タの濃淡変換を行なうための書き変え可能なルック・ア
ップ・テーブル・メモリ(以下「LtTTJと略す)で
ある。(3)はこのL U T +21より濃淡変換出
力される画像データから画像表示信号を作成する表示部
インタフェースである。(4)はこの表示部インタフェ
ース(3)より出力される画像表示信号によって画像を
表示する表示部である。(5)は上記画像メモ1月1)
と外部との間で画像データの入出力を行なうための外部
入出力インタフェースである。
(2) is a rewritable look-up table memory (hereinafter abbreviated as "LtTTJ") for performing tone conversion of the image data output from this image memory (Il). (3) is this L U This is a display unit interface that creates an image display signal from the image data output from the T+21 after conversion to gray scale.(4) is a display unit that displays an image based on the image display signal output from this display unit interface (3). (5) is the above image memo January 1)
This is an external input/output interface for inputting and outputting image data between the computer and the outside.

(61はこの外部入出力インタフェースを介して画像デ
ータを入出力する上記画像メモリCI+のアドレスを作
成するための外部入出力アドレスカウンタである。(7
)は上記表示部14)に表示する画像データを出力する
上記画像メモリfilのアドレスを作成する表示出力ア
ドレスカウンタである。(8]はこの表示出力アドレス
カウンタ(7)と上記外部入出力アドレスカウンタ(6
)の出力を上記画像メモリ(1)に切換え供給するため
のマルチプレクサである。191はこのマルチプレクサ
+81.  L U T +21.表示部インタフェー
ス(3)、外部入出力インタフェース(5)、外部人出
カアドレスカウンタ(6)および表示出力アドレスカウ
ンタ(7)の動作タイミングを作成してこれらのハード
ウェア制御を行なう制御信号作成部である。
(61 is an external input/output address counter for creating the address of the image memory CI+ that inputs and outputs image data via this external input/output interface. (7
) is a display output address counter that creates an address of the image memory fil that outputs image data to be displayed on the display section 14). (8) is this display output address counter (7) and the external input/output address counter (6).
) is a multiplexer for switching and supplying the output of the image memory (1). 191 is this multiplexer +81. L U T +21. A control signal creation unit that creates operation timings for the display unit interface (3), external input/output interface (5), external person outgoing address counter (6), and display output address counter (7) and controls their hardware. It is.

CIGは汎用的な各種の演算処理機能、情報の記憶およ
び入出力機能を備え装置の動作全体を制御・管理するプ
ロセッサである。σBはこのプロセッサα1に人が装置
の制御内容を指示するための操作部である。α2はこの
操作部αυの操作内容を上記プロセッサα〔に伝達する
ための操作部インタフェースである。
The CIG is a processor that has various general-purpose arithmetic processing functions, information storage, and input/output functions, and controls and manages the entire operation of the device. σB is an operation unit through which a person instructs the processor α1 to control the device. α2 is an operating unit interface for transmitting the operation contents of this operating unit αυ to the processor α.

次に動作について説明する。この画像処理装置はLtT
T+21’i中心として主に表示画像の濃淡変換処理を
行なうものである。画像データは外部入出力インタフェ
ース(5)ヲ介して画像メモリfi+の外部入出力アド
レスカウンタ(6)に2入力順に指定されるアドレスに
記憶される。画像メモリ+11に記憶された画像データ
は1表示出力アドレスカウンタ(7)にて表示出力順に
指定されるアドレスから読出され、I、UTi21のア
ドレス端子に供給される。このL U T +21の該
当アドレスの内容が表示画像データとして表示部インタ
フェース(3)ヲ介して表示部+41に表示される。画
像データは盲画素ごとの濃淡を示すものであるので、L
tTT+21の内容をプロセッサα〔の制御で適宜書き
変えることで、その内容に応じた表示画像の濃淡変換処
理が行なわれる。
Next, the operation will be explained. This image processing device is LtT
The gray scale conversion process of the display image is mainly performed centering on T+21'i. The image data is stored in the external input/output address counter (6) of the image memory fi+ via the external input/output interface (5) at addresses specified in the order of two inputs. The image data stored in the image memory +11 is read out from the address designated by the one display output address counter (7) in the order of display output, and is supplied to the address terminals of I and UTi21. The contents of the corresponding address of this LUT+21 are displayed on the display section +41 via the display section interface (3) as display image data. Since the image data shows the shading of each blind pixel, L
By appropriately rewriting the contents of tTT+21 under the control of the processor [alpha], the grayscale conversion process of the display image is performed in accordance with the contents.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

従来の画像処理装置は以上のように構成されておシ99
表示インタフェース、表示部および表示出力アドレスカ
ウンタを各々1つしか備えていないため、濃淡変換処理
をした画像と処理前の画像を同時に表示することができ
ず、実施中の濃淡変換処理が処理前の画像と比較し適切
であるかどうかを判定しにくいという問題点があった。
The conventional image processing device is configured as described above.
Since it is equipped with only one display interface, one display unit, and one display output address counter, it is not possible to display the image after the grayscale conversion process and the image before the process at the same time. There was a problem in that it was difficult to judge whether it was appropriate by comparing it with the image.

この発明は上記のような問題点を解消するためになされ
たもので、濃淡変換処理前後の画像を同時に表示するこ
とができる画像処理装置を得ることを目的としている。
The present invention has been made to solve the above-mentioned problems, and an object of the present invention is to provide an image processing device that can simultaneously display images before and after gradation conversion processing.

〔問題点を解決するための手段〕[Means for solving problems]

この発明に係る画像処理装置は、2つの表示部を備え9
画像メモリから出力される画像データをI、T7Tを介
して一方の表示部に表示出力する表示部インタフェース
と1画像メモリから出力される画像データを直接もう一
方の表示部に表示出力するもう1つの表示部インタフェ
ースを設置し、更に各表示部への表示出力に対応して2
つの表示出力アドレスカウンタを備え、かつ画像メモリ
と外部との間で画像データの入出力を行なう外部入出力
インタフェースおよび外部入出力アドレスカウンタと、
この外部入出力アドレスカウンタと上記2つの表示出力
アドレスカウンタの出力を画像メモリに切換え供給する
マルチプレクサと、各部のハードウェア制御を行なう制
御信号作成部と、制御内容を指示入力する操作部および
操作部インタフェースと装置の全体を制御・管理するプ
ロセッサを備えたものである。
An image processing device according to the present invention includes two display sections.
A display unit interface that displays image data output from the image memory on one display unit via I, T7T, and another display unit that displays image data output from one image memory directly on the other display unit. A display interface is installed, and two
an external input/output interface and an external input/output address counter that are provided with two display output address counters and input and output image data between the image memory and the outside;
A multiplexer that switches and supplies the outputs of this external input/output address counter and the above two display output address counters to the image memory, a control signal generation unit that controls the hardware of each part, an operation unit that inputs instructions for control contents, and an operation unit It is equipped with an interface and a processor that controls and manages the entire device.

〔作用〕[Effect]

この発明においては2表示部インタフェースと表示部を
2式備え、一方の表示部には画像メモリから表示出力さ
れる画像データ’1LUTによって濃淡変換処理して表
示し、もう一方の表示部には画像メモリから表示出力さ
れる画像データを処理せずに表示する。従ってこの発明
の構成においては、濃淡変換処理前後の画像を同時に表
示することができる。
In this invention, there are two sets of two display interfaces and display units, one display unit displays the image data after performing gradation conversion processing using the 1LUT displayed from the image memory, and the other display unit displays the image data. To display image data output from memory without processing it. Therefore, in the configuration of the present invention, images before and after the gradation conversion process can be displayed simultaneously.

〔実施例〕〔Example〕

第1図は、この発明の一実施例である。第1図において
、(1)はディジモル化された画像データを記憶する画
像メモリであり1画面分の記惜容fを備えている。(2
)はとの画像メモリ(1)よシ出力される画像データの
濃淡変換を行なうための書き変え可能なLUTである。
FIG. 1 shows an embodiment of the present invention. In FIG. 1, reference numeral (1) is an image memory for storing digitalized image data, and is provided with a recording capacity f for one screen. (2
) is a rewritable LUT for performing tone conversion of image data output from the image memory (1).

(3A)はこのLUT(2)より濃淡変換出力される画
像データから画像表示信号を作成する表示部インタフェ
ースである。(3B)は上記画像メモリ(1)よシ出力
される画像データから直接画像表示信号を作成する表示
部インタフェースである。(4A)は上記表示部インタ
フェース(3A)より出力される画像表示信号によって
画像を表示する表示部である。(4B)は上記表示部イ
ンタフェース(3B)より出力される画像表示信号によ
って画像を表示する表示部である。(5)は上記画像メ
モIJfl+と外部との間で画像データの入出力を行な
うための外部入出力インタフェースである。
(3A) is a display unit interface that creates an image display signal from the image data that is gray-scale-converted and outputted from this LUT (2). (3B) is a display unit interface that directly creates an image display signal from the image data output from the image memory (1). (4A) is a display section that displays an image based on an image display signal output from the display section interface (3A). (4B) is a display section that displays an image based on an image display signal output from the display section interface (3B). (5) is an external input/output interface for inputting/outputting image data between the image memo IJfl+ and the outside.

+61 Fiこの外部入出力インタフェースを介して画
像データを入出力する上記画像メモ1月1)のアドレス
を作成するための外部入出力アドレスカウンタである。
+61 Fi This is an external input/output address counter for creating an address for the image memo January 1) that inputs and outputs image data via this external input/output interface.

(7A)は上記表示部(4A)に表示する画像データを
出力する上記画像メモリ(1)のアドレスを作成する表
示出力γドレスカウンタである。(7B)は上記表示部
(4B)に表示する画像データを出力する上記画像メモ
リ(1)のアドレス全作成する表示出力アドレスカウン
タである。(81はこれらの表示出力アドレスカウンタ
(7AバフB)  および上記外部入出力アドレスカウ
ンタ(61の出力を上記画像メモリ(IIK切換え供給
するためのマルチプレクサである。(9)はこのマルチ
プレクサIsl、  L U T +21.表示部イン
タフェース(3A)(3B)  、外部入出力インタフ
ェース(5)、外部入出力アドレスカウンタ(61およ
び表示出力アドレスカウンタ(7A) (7B)  の
動作タイミングを作成してこれらのハードウェア制御を
行なう制御信号作成部である。四は汎用的な各棟の演算
処理機能、情報の記憶および入出力機能を備え装置の動
作全体を制御・管埋するプロセッサである。σ11はこ
のプロセッサaIK人が装置の制御内容を指示するため
の操作部である。αahこの操作部συの操作内容を上
記プロセッサQ〔に伝達するための操作部インタフェー
スである。上記のように構成された画像処理装置におい
て画像メモ!J (11に記憶されている画像データは
9表示出力アドレスカウンタ(7AJにて表示出力順に
指定されるアドレスから読出され、LUTf2+tごて
濃淡変換処理が行なわれ9表示部インタフェース(3A
)’を介して表示部(4A)に表示される。一方表承部
(4B)には表示出力アドレスカウンタ(7B)にて表
示出力j@に指定される画像メモ1月1)のアドレスか
ら読出された画像データが直接表示部インタフェース(
3B)に供給され、#淡変換処理が行なわれない画像が
表示される。すなわち2表示部(4A)には疾淡変換処
理後の画像が表示され同時に表示部(4B)には#淡変
換処理前の画像が表示できることとなる。
(7A) is a display output γ address counter for creating an address of the image memory (1) for outputting image data to be displayed on the display section (4A). (7B) is a display output address counter that creates all addresses of the image memory (1) for outputting image data to be displayed on the display section (4B). (81 is a multiplexer for switching and supplying the output of these display output address counters (7A buff B) and the external input/output address counter (61) to the image memory (IIK). (9) is this multiplexer Isl, LU T +21.Create the operation timing of the display interface (3A) (3B), external input/output interface (5), external input/output address counter (61) and display output address counter (7A) (7B) and adjust these hardware. This is a control signal generation unit that performs control. 4 is a processor that has general-purpose arithmetic processing functions, information storage, and input/output functions for each building, and controls and manages the entire operation of the device. σ11 is a processor aIK This is an operating unit for a person to instruct the control content of the device. αah is an operating unit interface for transmitting the operating content of this operating unit συ to the processor Q. The image processing device configured as described above The image data stored in Image Memo!
)' is displayed on the display section (4A). On the other hand, the image data read from the address of the image memo (Jan.
3B) and the image that is not subjected to #light conversion processing is displayed. That is, the image after the grayscale conversion process can be displayed on the 2nd display part (4A), and at the same time, the image before the grayscale conversion process can be displayed on the display part (4B).

〔発明の効果〕〔Effect of the invention〕

以上のようにこの発明によれば、2つの表示部インタフ
ェースと2つの表示部を備え、一方の表示部にはLUT
によシ濃淡変換処理した画像を表示し、もう一方の表示
部にはLIJTを介さない画像を表示するように*ff
lだので、濃淡変換処理前後の画像を同時に表示するこ
とができ、実施中の濃淡変換処理が処理前の画像と比較
し適切であるかどうかが判定しやすいという効果がある
As described above, according to the present invention, there are two display interfaces and two display sections, and one display section has an LUT.
*ff
1, the images before and after the shading conversion process can be displayed at the same time, which has the effect of making it easy to determine whether the shading conversion process being performed is appropriate by comparing it with the image before the process.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の画像処理装置の一実施例の図、第2
図は従来の画像処理装置を示す図である。 図において、(1)は画像メモリ、(2)はLUT、(
31(5A) (3B)  は表示部インタフェース、
 14+ (4A)(4B)は表示部、(5)はタシ部
入出力インタフェース、(61は外部入出力アドレスカ
ウンタ、 +7+ (7A)(7B)  U表示出力ア
ドレスカウンタ、(8jはマルチプレクサ。 (9)は制御信号作成部、α1はプロセッサ、aυは操
作部、α2は操作部インタフェースである。 なオδ、各図中同−符号は同一または相当部分全示す。 第 17 笛 2 袋
FIG. 1 is a diagram of one embodiment of the image processing device of the present invention, and FIG.
The figure shows a conventional image processing device. In the figure, (1) is the image memory, (2) is the LUT, (
31 (5A) (3B) is the display interface,
(9 ) is the control signal generation unit, α1 is the processor, aυ is the operating unit, and α2 is the operating unit interface.

Claims (1)

【特許請求の範囲】[Claims] ディジタル化された画像データを記憶する画像メモリと
、この画像メモリより出力される画像データの濃淡変換
を行なうルック・アップ・テーブル・メモリと、このル
ック・アップ・テーブル・メモリより濃淡変換出力され
る画像データから画像表示信号を作成する表示部インタ
フェースおよび上記画像メモリより出力される画像デー
タから直接に画像表示信号を作成する表示部インタフェ
ースと、これらの表示部インタフェースより出力される
画像表示信号によつて各々の画像を表示する2つの表示
部と、上記画像メモリと画像データの入出力を行なう外
部入出力インタフェースと、この外部入出力インタフェ
ースより画像データを入出力する上記画像メモリのアド
レスを作成する外部入出力アドレスカウンタと、上記2
つの表示部に表示する画像データを出力する上記画像メ
モリのアドレスを作成する2つの表示出力アドレスカウ
ンタと、これら2つの表示出力アドレスカウンタと上記
外部入出力アドレスカウンタの出力を上記画像メモリに
切換え供給するためのマルチプレクサと、このマルチプ
レクサおよび上記各部のハードウェア制御を行なう制御
信号作成部と、上記各部を制御・管理するプロセッサと
、人がこのプロセッサに制御内容を指示するための操作
部および操作部インタフェースを備えたことを特徴とす
る画像処理装置。
An image memory that stores digitized image data, a look-up table memory that performs shading conversion of the image data output from this image memory, and a shading-converted output from this look-up table memory. A display unit interface that creates an image display signal from image data, a display unit interface that creates an image display signal directly from the image data output from the image memory, and an image display signal output from these display unit interfaces. create two display sections for displaying each image, an external input/output interface for inputting and outputting image data to and from the image memory, and an address for the image memory for inputting and outputting image data from this external input/output interface. External input/output address counter and 2 above
Two display output address counters that create the address of the image memory that outputs image data to be displayed on one display section, and the outputs of these two display output address counters and the external input/output address counter are switched and supplied to the image memory. a multiplexer for controlling the multiplexer, a control signal generator for controlling the hardware of the multiplexer and the above-mentioned parts, a processor for controlling and managing the above-mentioned parts, and an operation part and an operation part for a person to instruct the processor to control contents. An image processing device comprising an interface.
JP960486A 1986-01-20 1986-01-20 Picture processor Pending JPS62168274A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP960486A JPS62168274A (en) 1986-01-20 1986-01-20 Picture processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP960486A JPS62168274A (en) 1986-01-20 1986-01-20 Picture processor

Publications (1)

Publication Number Publication Date
JPS62168274A true JPS62168274A (en) 1987-07-24

Family

ID=11724910

Family Applications (1)

Application Number Title Priority Date Filing Date
JP960486A Pending JPS62168274A (en) 1986-01-20 1986-01-20 Picture processor

Country Status (1)

Country Link
JP (1) JPS62168274A (en)

Similar Documents

Publication Publication Date Title
JP2769345B2 (en) Display control device
JPH09288477A (en) Picture display controller
JPS62168274A (en) Picture processor
US20030142096A1 (en) Circuit for controlling display of modulated image in an image display device, and image display method and device
JPS62165276A (en) Picture processor
JP3272058B2 (en) Image information processing apparatus and image information processing method
JPS60133496A (en) Image processor
JPH06343142A (en) Image display device
KR900008369B1 (en) Color conversion device of b/w picture image
JPH0562345B2 (en)
JP2626294B2 (en) Color image processing equipment
KR100248834B1 (en) Image processing device
KR960004732B1 (en) Devices for processing continuous picture signal data
JPH0432894A (en) Image display device
JPH06110427A (en) Method for processing image information and device therefor
JPH0683300A (en) Palette control circuit
JPH05192334A (en) Ultrasonic diagnostic device
JPS6240584A (en) Reduction display control device
JPH06243249A (en) Display controller
JPH10240199A (en) Picture display control device
JPH0736424A (en) Control circuit for picture display memory
JPH05188903A (en) Overlay display device
JPH01321577A (en) Picture processor
JPH0213996A (en) Partially enlarged image display device
JPH04127385A (en) Image processor