JPS62150912A - Protection circuit - Google Patents

Protection circuit

Info

Publication number
JPS62150912A
JPS62150912A JP60290552A JP29055285A JPS62150912A JP S62150912 A JPS62150912 A JP S62150912A JP 60290552 A JP60290552 A JP 60290552A JP 29055285 A JP29055285 A JP 29055285A JP S62150912 A JPS62150912 A JP S62150912A
Authority
JP
Japan
Prior art keywords
circuit
transistor
turned
capacitor
protection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60290552A
Other languages
Japanese (ja)
Inventor
Ritsuji Takeshita
竹下 律司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP60290552A priority Critical patent/JPS62150912A/en
Publication of JPS62150912A publication Critical patent/JPS62150912A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To ensure the protection of a power supply side output transistor (TR) by discharging an electric charge of a capacitor forcibly constituting a time constant circuit at the detection of an abnormarity so as to decrease the inoperation time of the protection circuit. CONSTITUTION:An abnormality of the power supply side output TR of an amplification circuit is detected, a power application time at abnormality is reduced to ensure the protection of the TR. Since a control signal VC goes to a low level at the occurrence of a abnormality, TRs Q24-Q26 are all turned off. A TR Q21 is turned off, a power application path from a resistor R1 to a capacitor C1 is interrupted and a TR Q22 is turned by a bias voltage supplied via a resistor R5 at the same time to apply forced discharge of the capacitor C1. Further, the TR Q23 is turned on and the TR Q32 is turned off. The operation at an abnormal state is executed immediately in this way and the time interval of non-operation of the protection circuit 21 is reduced.

Description

【発明の詳細な説明】 〔技術分野〕 本発明はパワーICの如き高出力信号を得る増幅回路等
に用いて好適な保映回路に関する。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field] The present invention relates to an image stabilization circuit suitable for use in an amplifier circuit or the like that obtains a high output signal such as a power IC.

〔背景技術〕[Background technology]

パワーICの出力回路は、プッシュプル電力増幅器に構
成されていることが多いが、電力増幅器の事故の一つに
短絡回路保護がある。例えば、プッシュプル電力増幅器
の中間端子が接地されたシ、或いは電源電圧の異常上昇
が発生したシすると、電源側出力トランジスタのコレク
タ・エミッタ間電圧が大になシ、これを放置しておくと
、上記トランジスタが破壊される。なお、上記短絡回路
保護等については、「アナログ集積回路」(昭和57年
2月1日第4刷発行、発行所近代科学社、pp218〜
219)に詳細が記載されている。
The output circuit of a power IC is often configured as a push-pull power amplifier, and one of the failures of power amplifiers is short circuit protection. For example, if the intermediate terminal of a push-pull power amplifier is grounded or if the power supply voltage rises abnormally, the voltage between the collector and emitter of the output transistor on the power supply side will become large, and if this is left untreated, , the above transistor is destroyed. Regarding the above-mentioned short circuit protection, etc., please refer to "Analog Integrated Circuits" (4th edition published on February 1, 1980, published by Kindai Kagakusha, pp. 218--
219) for details.

ところで、本発明者は、上記短絡回路保護について抵抗
、コンデンサからなる時定数回路を構成し、異常検出時
にその充電時間と放電時間とを利用して出力トランジス
タへの通電と電源遮断とを自動的に行うことのできる、
いわゆる自動復帰型の保護回路を考察した。
By the way, the present inventor constructed a time constant circuit consisting of a resistor and a capacitor for the above-mentioned short circuit protection, and automatically energized the output transistor and cut off the power by using the charging time and discharging time when an abnormality is detected. can be done to
A so-called automatic reset type protection circuit was considered.

第3図について保護動作を説明すると%  11時点に
おいて異常が発生すると、保護回路が動作して出力トラ
ンジスタ電源(T+ 関)が遮断される。
The protection operation will be explained with reference to FIG. 3. When an abnormality occurs at time %11, the protection circuit operates and the output transistor power supply (T+ connection) is cut off.

次いで、時定数回路の時定数に対応して保護回路が不動
作になシ、出力トランジスタへの通電が行われる(17
間)。そして異常の原因が除去されるまで、上記保護動
作が自動的に繰シ返して行われるのであるが、12間が
大であると出力トランジスタのコレクタ・エミッタ間に
異常に高電圧が長時間にわたって印加されることになシ
、出力トランジスタの破壊が発生しやすいことが本発明
者の検討により明らかになった。
Next, the protection circuit becomes inoperable and the output transistor is energized in accordance with the time constant of the time constant circuit (17).
while). The above-mentioned protective operation is automatically repeated until the cause of the abnormality is removed. However, if the period of 12 is large, an abnormally high voltage will remain between the collector and emitter of the output transistor for a long time. The inventor's studies have revealed that the output transistor is likely to be destroyed if the voltage is not applied.

上記問題点の解決は、第3図にT、′で示すように保護
回路が不動作となる時間を短縮することにより可能に力
る。
The above problem can be solved by shortening the time during which the protection circuit is inoperative, as indicated by T,' in FIG.

本発明者は上記の点に着目し、本発明を提案するに至っ
た。
The present inventor has focused on the above points and has proposed the present invention.

〔発明の目的〕[Purpose of the invention]

本発明の目的は、出力トランジスタの如き保護の対象と
なるトランジスタの破壊の低減を確実に行うことのでき
る保護回路を提供することにある。
An object of the present invention is to provide a protection circuit that can reliably reduce destruction of transistors to be protected, such as output transistors.

本発明の上記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.

〔発明の概要〕[Summary of the invention]

本願において開示される発明の概要を簡単に述べれば、
下記の通電である。
A brief summary of the invention disclosed in this application is as follows:
The following electricity is applied.

すなわち、増幅回路の電源側出力トランジスタのコレク
タ・エミッタ間電圧を異常検出回路によって検出し、異
常検出時には時定数回路を構成するコンデンサの放電を
強制的に行って保護回路の不動作時間を小となすことに
より、上記電源側出力トランジスタの保護を確実に行う
、という本発明の目的を達成するものである。
In other words, the collector-emitter voltage of the output transistor on the power supply side of the amplifier circuit is detected by an abnormality detection circuit, and when an abnormality is detected, the capacitor that constitutes the time constant circuit is forcibly discharged to reduce the non-operation time of the protection circuit. By doing so, the object of the present invention, which is to reliably protect the power supply side output transistor, is achieved.

〔実施例〕〔Example〕

以下、第1図〜第3図を参照して本発明を適用した保護
回路の一実施例を説明する。なお、第1図はICにて構
成された保護回路を設けた増幅回路の回路図であシ、第
2図及び第3図は回路動作を説明するための特性図であ
る。
Hereinafter, one embodiment of a protection circuit to which the present invention is applied will be described with reference to FIGS. 1 to 3. Note that FIG. 1 is a circuit diagram of an amplifier circuit provided with a protection circuit configured by an IC, and FIGS. 2 and 3 are characteristic diagrams for explaining the circuit operation.

本実施例の特徴は、増幅回路の電源側出力トランジスタ
の異常検出を行い、異常時の通電時間を短縮して上記ト
ランジスタの保護を確実にしたことにある。
The feature of this embodiment is that an abnormality is detected in the output transistor on the power supply side of the amplifier circuit, and the energization time in the event of an abnormality is shortened to ensure protection of the transistor.

先ず、全体の回路構成から述べると、1は前置増幅器で
あ)入力信号Vinが1番端子を介して供給される。2
はA級増幅器であシ、次段の出力回路3を駆動する本の
である。
First, referring to the overall circuit configuration, 1 is a preamplifier, and an input signal Vin is supplied through the 1st terminal. 2
is a class A amplifier, which drives the output circuit 3 at the next stage.

出力回路3において、D、、D、はレベルシックであシ
、ダーリントン接続されたトランジスタQI%Q、は電
源側出力トランジスタであり、ダーリントン接続された
トランジスタQ、、Q、は接地側出力トランジスタであ
る。また定電流回路C81は、トランジスタQ3に駆動
電流を供給するものである。
In the output circuit 3, D, , D are level sick, Darlington connected transistors QI%Q are power supply side output transistors, and Darlington connected transistors Q, , Q are ground side output transistors. be. Further, the constant current circuit C81 supplies a drive current to the transistor Q3.

そして、定常状態では、上記前置増幅器1から出力回路
3までが正常に動作し、3番端子から出力信号Vout
が出力され、負荷であるスピーカ4が駆動される。なお
、Caは出力コンデンサである。
In a steady state, everything from the preamplifier 1 to the output circuit 3 operates normally, and the output signal Vout is output from the No. 3 terminal.
is output, and the speaker 4, which is a load, is driven. Note that Ca is an output capacitor.

ところで、正常状態では3番端子の直流電圧レベルは、
1/2■CCである。しかし、3番端子が何等かの事故
により点線で示すように接地されると、上記トランジス
タQ、のコレクタ・エミッタ間電圧VceはほぼVcc
にまで上昇する。
By the way, under normal conditions, the DC voltage level at terminal 3 is
It is 1/2■CC. However, if the No. 3 terminal is grounded as shown by the dotted line due to some kind of accident, the collector-emitter voltage Vce of the transistor Q becomes approximately Vcc.
rises to .

このような異常電圧は、異常検出回路11によって基準
電圧Vrefと比較される。そして異常検出信号Vcの
電圧レベルが、例えば正常時のノ・イレベルから異常検
出にともになってローレベルに変化する。
Such an abnormal voltage is compared with the reference voltage Vref by the abnormality detection circuit 11. The voltage level of the abnormality detection signal Vc changes from, for example, a normal level to a low level when an abnormality is detected.

ここで注目すべきは、本発明でいう時定数制御回路21
における以下の如き回路動作である。
What should be noted here is that the time constant control circuit 21 according to the present invention
The circuit operation is as follows.

抵抗R1とコンデンサC5とは本発明でいう時定数回路
に相当し、トランジスタQ、1が本発明でいう第1のス
イッチングトランジスタに相当し、コンデンサC8への
通電、換言すれば時定数回路への通電と電源視野間とを
行うものである。そして上記第1のトランジスタQtI
のオン・オフ制御は、動作するトランジスタQt、によ
って行われる。
The resistor R1 and the capacitor C5 correspond to the time constant circuit according to the present invention, and the transistor Q,1 corresponds to the first switching transistor according to the present invention, and the current is supplied to the capacitor C8, in other words, to the time constant circuit. This is for energizing and switching between power sources. and the first transistor QtI
The on/off control of is performed by the operating transistor Qt.

なお、トランジスタQ!4は、制御信号Vcがハイレベ
ルのとき、換言すれば正常動作時ではオン状態に動作し
、上記トランジスタQuをオフ状態に保持している。
In addition, transistor Q! 4 operates in an on state when the control signal Vc is at a high level, in other words, during normal operation, and holds the transistor Qu in an off state.

トランジスタQ2!は、本発明でいう第2のスイッチン
グトランジスタに相当し、コンデンサC1の放電を強制
的に行うものである。トランジスタQvsは、本発明で
いう第3のスイッチングトランジスタに相当し、出力電
圧Voをローレベルとハイレベルに制御するものである
Transistor Q2! corresponds to the second switching transistor in the present invention, and forcibly discharges the capacitor C1. The transistor Qvs corresponds to the third switching transistor according to the present invention, and controls the output voltage Vo to a low level and a high level.

正常動作時では、制御信号Vcはハイレベルであるから
、トランジスタQt4〜Qtaはオン状態に動作する。
During normal operation, the control signal Vc is at a high level, so the transistors Qt4 to Qta operate in an on state.

そしてトランジスタQ□はオフになシ、コンデンサC8
の短絡がなく、充電可能にガる。
And transistor Q□ is not turned off, capacitor C8
There is no short circuit and charging is possible.

トランジスタQ+はオン状態になシ、またトランジスタ
Qtsがオフであるから、抵抗R8を介してコンデンサ
CIに充電が行われ、出力電圧VOがハイレベルになる
Since the transistor Q+ is not on and the transistor Qts is off, the capacitor CI is charged via the resistor R8, and the output voltage VO becomes high level.

一方、トランジスタQ8+1 Ql+2はシュミット回
路を構成するものであり、出方電圧Voがハイレベルで
あるから、トランジスタQayはオン状態に動作する。
On the other hand, the transistors Q8+1 and Ql+2 constitute a Schmitt circuit, and since the output voltage Vo is at a high level, the transistor Qay operates in an on state.

抵抗RI、と抵抗R1,との抵抗値は、Rh (R,。The resistance value of the resistor RI and the resistor R1 is Rh (R,.

に設定されている。is set to .

従って、電圧Vaは、■a=−馬、/RI+(R,s+
R,4) −(Vcc、 −Vcesat Q、、 )
で決定される電圧レベルになシ、この場合は出力トラン
ジスタQssを駆動するに足るバイアス電圧が得られな
い。
Therefore, the voltage Va is: ■a=-horse, /RI+(R,s+
R, 4) −(Vcc, −Vcesat Q, , )
In this case, a bias voltage sufficient to drive the output transistor Qss cannot be obtained.

トランジスタQasはオフになシ、駆動回路3がら出力
回路4に出力信号が伝達され、正常な増幅動作がなされ
る。
The transistor Qas remains off, and the output signal is transmitted from the drive circuit 3 to the output circuit 4, and normal amplification operation is performed.

次に異常発生時の回路動作を説明する。Next, the circuit operation when an abnormality occurs will be explained.

この場合、制御信号Vcがローレベルになるので、トラ
ンジスタQ、4〜Qtaは全てオフになる。
In this case, since the control signal Vc becomes low level, the transistors Q and 4 to Qta are all turned off.

トランジスタQz+はオフになシ、抵抗孔、からコンデ
ンサC1への通電経路が遮断されると同時に、トランジ
スタQ!2が抵抗RIlを介して供給されるバイアス電
圧によってオン状態になシ、コンデンサC1の強制放電
を行う。
Transistor Qz+ is not turned off, and at the same time, the current path from the resistor hole to capacitor C1 is cut off, and at the same time, transistor Qz+ is turned off. 2 is turned on by the bias voltage supplied via the resistor RIl, and the capacitor C1 is forced to discharge.

また、トランジスタQtsも抵抗R8を介して供給され
るバイアス電圧によってオン状態に動作するので、出力
電圧■0はローレベルになシ、トランジスタQ0はオフ
になる。
Furthermore, since the transistor Qts is also turned on by the bias voltage supplied through the resistor R8, the output voltage 0 remains at a low level and the transistor Q0 is turned off.

この場合、トランジスタQs+には抵抗R1,を介して
バイアス電圧が供給され、とれがオン状態に動作する。
In this case, a bias voltage is supplied to the transistor Qs+ via the resistor R1, and the transistor Qs+ is turned on.

抵抗R,,,R1,tは上記の関係にあるので、抵抗R
+、8. R1,を流れる電流量は増大する。
Since the resistances R,,,R1,t have the above relationship, the resistance R
+, 8. The amount of current flowing through R1 increases.

とのときの電圧Vaを説明の便宜のためVa’とすると
、■a”=R+4/R+t+(R+s+R+i) ・(
Vcct−VcesatQ□)で決定される電圧に々シ
、電圧Vaに比較してハイレベルになる。
For convenience of explanation, the voltage Va when
The voltage determined by Vcct-VcesatQ□) is at a high level compared to the voltage Va.

出力トランジスタQssがオン状態に動作し、駆動回路
3の出力端がほぼ接地されたようになシ、出力回路4へ
の信号伝達が遮断される。
The output transistor Qss operates in an on state, and the output terminal of the drive circuit 3 is almost grounded, and signal transmission to the output circuit 4 is cut off.

この結果、トランジスタQ、は駆動されず、検出回路1
1から得られる制御信号Vcは再びハイレベルになシ、
トランジスタQ!<〜Qtaがオン状態に動作する。
As a result, transistor Q is not driven and detection circuit 1
The control signal Vc obtained from 1 becomes high level again,
Transistor Q! <~Qta operates in the on state.

コンデンサCIは一旦放電されているので、充電する時
定数はほぼ一定になル、出力電圧Voが第3図に示すV
、レベルまで上昇する間、トランジスタQszはオフに
なシ、トランジスタQssはオン状態を保持する。そし
て71以上になると、トランジスタQszがオン状態に
なシトランジスタQssがオフになる。しかし、出力回
路4が駆動されて制御信号Vcがローレベルに切シ換え
られると、トランジスタQt1〜Q26の上記異常動作
が直に行われるので、保護回路21が非動作の時間幅は
、第3図のT、7間に示すように短縮される。
Since the capacitor CI has been discharged once, the charging time constant is almost constant, and the output voltage Vo is V as shown in Figure 3.
, the transistor Qsz remains off and the transistor Qss remains on. When the value exceeds 71, the transistor Qsz is turned on and the transistor Qss is turned off. However, when the output circuit 4 is driven and the control signal Vc is switched to low level, the abnormal operation of the transistors Qt1 to Q26 is immediately performed, so the time width during which the protection circuit 21 is inactive is It is shortened as shown between T and 7 in the figure.

すなわち、出力トランジスタQ、を破壊するような高電
圧が印加される時間幅が大幅に短縮され、出力トランジ
スタQ、の保護、換言すればIC自体の保護が確実に行
われる。
That is, the time period during which a high voltage that would destroy the output transistor Q is applied is significantly shortened, and the protection of the output transistor Q, in other words, the protection of the IC itself, is reliably performed.

〔効果〕〔effect〕

(1)保護回路の動作時間を決定するコンデンサの放電
を異常検出にともないトランジスタQv!によって強制
的に行うとともにトランジスタQ7.によって電流供給
を遮断することにより、充電時間が#1ぼ一定になり、
保護回路の動作時間を正確にかつ増大せしめる、という
効果が得られる。
(1) Transistor Qv! is forced by transistor Q7. By cutting off the current supply, the charging time becomes almost constant #1,
The effect of accurately increasing the operating time of the protection circuit is obtained.

(2)異常検出にともない、保護回路の一部を構成する
時定数回路の出力電圧VoをトランジスタQtsによっ
て低下せしめるととKよシ、保護回路の非動作時間を短
縮し得る、という効果が得られる。
(2) When an abnormality is detected, reducing the output voltage Vo of the time constant circuit that forms part of the protection circuit using the transistor Qts has the effect of shortening the non-operating time of the protection circuit. It will be done.

(3)上記(1)(2)により、保護の対象となるトラ
ンジスタの保護が確実になされる、という効果が得られ
る。
(3) With (1) and (2) above, it is possible to obtain the effect that the transistor to be protected is reliably protected.

以上に1本発明者によってなされた発明を実施例にもと
づき具体的に説明したが、本発明は上記実施例に限定さ
れるものではなく、その要旨を逸脱しない範囲で種々変
形可能であることはいうまでもない。例えば、シーミツ
ト回路は他の波形成形回路であってもよい。
Although the invention made by the present inventor has been specifically explained above based on examples, the present invention is not limited to the above-mentioned examples, and can be modified in various ways without departing from the gist of the invention. Needless to say. For example, the seamit circuit may be any other waveform shaping circuit.

〔利用分野〕[Application field]

以上に、本発明者によってなされた発明をその背景とな
った利用分野である増幅回路の出力トランジスタの保護
回路に適用した場合について説明したが、それに限定さ
れるものではなく、モータ駆動回路等に広く利用し得る
Above, we have explained the case where the invention made by the present inventor is applied to a protection circuit for an output transistor of an amplifier circuit, which is the field of application that formed the background of the invention. Can be widely used.

本発明は少なくとも、出力回路を有するリニアIC,パ
ワーICK利用し得る。
The present invention can utilize at least a linear IC and a power ICK having an output circuit.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明を適用した保護回路の一実施例を説明す
る回路図を示し、 第2図は保護回路の動作時間を説明する特性図を示し、 第3図は保護回路の回路動作を説明する電圧特性図を示
すものである。 11・・・異常検出回路、21・・・保護回路%QI〜
Q33・・・トランジスタ、C1・・・コンデンサ、R
3〜R04・・・抵抗、Va・・・電圧、■o・・・出
力電圧、Vc・・・制御信号。 第  1  図 第  2  図 第  3  図
Fig. 1 shows a circuit diagram illustrating an embodiment of a protection circuit to which the present invention is applied, Fig. 2 shows a characteristic diagram illustrating the operating time of the protection circuit, and Fig. 3 shows the circuit operation of the protection circuit. It shows a voltage characteristic diagram to be explained. 11... Abnormality detection circuit, 21... Protection circuit %QI~
Q33...Transistor, C1...Capacitor, R
3-R04...Resistance, Va...Voltage, ■o...Output voltage, Vc...Control signal. Figure 1 Figure 2 Figure 3

Claims (1)

【特許請求の範囲】 1、(1)破壊保護の対象となるトランジスタのコレク
タ・エミッタ間電圧を検出し、異常なコレクタ・エミッ
タ間電圧検出時に異常信号を発生する異常検出回路と、 (2)抵抗とコンデンサからなる時定数回路への通電及
び電源遮断を制御する第1のトランジスタと、上記時定
数回路の電源遮断時に上記コンデンサの強制放電を行う
第2のトランジスタと、上記異常信号により出力電圧レ
ベルを第1のレベルから第2のレベルに変化せしめる第
3のスイッチングトランジスタと、上記異常検出信号に
より上記第1、第2、第3のトランジスタをそれぞれ上
記の如く駆動するスイッチングトランジスタとからなる
時定数回路と、 をそれぞれ具備し、上記時定数回路の放電時間を短縮す
ることにより、上記破壊保護の対象となるトランジスタ
の破壊低減を行うことを特徴とする保護回路。
[Scope of Claims] 1. (1) An abnormality detection circuit that detects the collector-emitter voltage of a transistor to be destroyed and generates an abnormal signal when an abnormal collector-emitter voltage is detected; (2) A first transistor that controls energization and power cutoff to a time constant circuit consisting of a resistor and a capacitor, a second transistor that forcibly discharges the capacitor when power is cut off to the time constant circuit, and an output voltage caused by the abnormality signal. A third switching transistor that changes the level from the first level to the second level, and a switching transistor that drives the first, second, and third transistors as described above using the abnormality detection signal. A protection circuit comprising: a constant circuit; and a protection circuit, wherein the protection circuit reduces the destruction of the transistor to be protected against destruction by shortening the discharge time of the time constant circuit.
JP60290552A 1985-12-25 1985-12-25 Protection circuit Pending JPS62150912A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60290552A JPS62150912A (en) 1985-12-25 1985-12-25 Protection circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60290552A JPS62150912A (en) 1985-12-25 1985-12-25 Protection circuit

Publications (1)

Publication Number Publication Date
JPS62150912A true JPS62150912A (en) 1987-07-04

Family

ID=17757506

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60290552A Pending JPS62150912A (en) 1985-12-25 1985-12-25 Protection circuit

Country Status (1)

Country Link
JP (1) JPS62150912A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0248809A (en) * 1988-08-10 1990-02-19 Nec Ic Microcomput Syst Ltd Power amplifier

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0248809A (en) * 1988-08-10 1990-02-19 Nec Ic Microcomput Syst Ltd Power amplifier

Similar Documents

Publication Publication Date Title
US7167055B2 (en) Voltage level detector for power amplifier protection control
JPH0683042B2 (en) Output driver circuit
JPS62150912A (en) Protection circuit
US4158179A (en) Amplifier circuit
US4379997A (en) Power amplifier
JP3251803B2 (en) Overcurrent protection circuit and overvoltage protection circuit
JPH0225284B2 (en)
US4682120A (en) Short circuit protection device for an integrated circuit and a load connected thereto
JPS60210015A (en) Shortcircuit protecting device of pushpull output stage
JPH03293814A (en) Digital power switch circuit
JP2729057B2 (en) Power amplifier
US3930207A (en) Amplifier with overload protection
JP3349340B2 (en) amplifier
JPH07327355A (en) Protective circuit for switching regulator
JPS61148905A (en) Amplifier circuit
JPS6017938Y2 (en) Push-pull amplifier output transistor protection circuit
JPH071857Y2 (en) Output transistor protection circuit
JPS6129574B2 (en)
JP2625687B2 (en) Power supply circuit
JP2901284B2 (en) Overcurrent protection circuit
JPS63248206A (en) Power amplifier protecting device
JPS6119536Y2 (en)
JPS6153805A (en) Amplifying circuit
JPS6369415A (en) Abnormal voltage protecting circuit
JPH0513047Y2 (en)