JPS62137976A - Noise suppressing circuit - Google Patents

Noise suppressing circuit

Info

Publication number
JPS62137976A
JPS62137976A JP60280090A JP28009085A JPS62137976A JP S62137976 A JPS62137976 A JP S62137976A JP 60280090 A JP60280090 A JP 60280090A JP 28009085 A JP28009085 A JP 28009085A JP S62137976 A JPS62137976 A JP S62137976A
Authority
JP
Japan
Prior art keywords
noise suppression
signal
circuit
noise
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60280090A
Other languages
Japanese (ja)
Inventor
Akio Sasai
明夫 笹井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP60280090A priority Critical patent/JPS62137976A/en
Publication of JPS62137976A publication Critical patent/JPS62137976A/en
Pending legal-status Critical Current

Links

Landscapes

  • Picture Signal Circuits (AREA)

Abstract

PURPOSE:To make the switching operation visually inconspicuous by providing a time constant circuit and changing the quantity of suppression of picture noise divisionally several times by switching due to a control signal. CONSTITUTION:A time constant circuit 9 outputs a noise suppression characteristic control address E to a fixed storage device 6 in accordance with the control signal inputted from an input terminal 7 and a vertical synchronizing pulse inputted from an input terminal 8. In this case, when the control signal is switched from the high level to the low level or from the low level to the high level, the output control address E is switched stepwise by the circuit 9. Then, the noise suppression characteristic is changed stepwise. That is, two upper bits of a differential signal D from a subtracting circuit 4 are substituted with the address E, and the noise suppression characteristic is switched to a maximum of 4 stages. Thus, the noise suppression characteristic is switched at a slow gradient to make the switching operation of the noise suppression characteristic visually inconspicuous.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、MUSE方式高品位テレビジョン信号を復
調するMUSEデコーダにおいて、伝送信号より雑音を
抑圧する雑音抑圧回路に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a noise suppression circuit that suppresses noise from a transmission signal in a MUSE decoder that demodulates a MUSE high-definition television signal.

〔従来の技術〕[Conventional technology]

上記のMUSEデコータに関しては、NHK技研月報第
27巻第7号(昭和59年7月号)「高品位テレビの新
しい伝送方式(MUSE)Jで発表された資料に述べら
れている。これによるとMUSE方式においては、表1
に示すようなコントロール信号が映像信号、音岸信号と
共に伝送されてくる。このコントロール信号のノイズリ
デューサ−コントロールにより、受信側で雑音抑圧のオ
ン、オフを切り換えられるようにしている。
Regarding the MUSE decoder mentioned above, it is described in the material published in NHK Giken Monthly Report, Vol. 27, No. 7 (July 1983 issue) "New Transmission Method for High Definition Television (MUSE) J." According to this. In the MUSE method, Table 1
A control signal as shown in is transmitted together with the video signal and acoustic signal. The noise reducer control of this control signal allows the receiving side to switch noise suppression on and off.

第2図は例えば特公昭59−17580号公輯「テレビ
ジョン信号の雑音抑圧装置」に示された従来の雑音抑圧
回路にコントロール信号入力を付加した回路である。図
において、1はディジタルテレビジョン信号が入力され
る入力端子、2は雑音抑圧されたディジタルテレビジョ
ン信号を1フレーム表  1 遅延させるフレームメモリ、3は雑音抑圧されたディジ
タルテレビジョン信号を後段ディジタル回路に出力する
出力端子である。4は入力端子1より入力したディジタ
ルテレビジョン信号Aとフレームメモリ2より出力され
たディジタルテし・ビジョン信号Bを減算する減算回路
、5は入力端子1より入力したテレビジョン信号Aと雑
音抑圧補正信号Zを加算する加算回路、6は減算回路4
より出力した差信号りを入力し雑音抑圧補正信号Zを出
力する固定記憶装置、7はコントロール信号ノイズリデ
ュースコントロールを入力するコントロール信号入力端
子である。
FIG. 2 shows a circuit in which a control signal input is added to the conventional noise suppression circuit shown in, for example, Japanese Patent Publication No. 59-17580 ``Noise Suppression Apparatus for Television Signals''. In the figure, 1 is an input terminal into which a digital television signal is input, 2 is a frame memory for delaying the noise-suppressed digital television signal, and 3 is a downstream digital circuit for transmitting the noise-suppressed digital television signal. This is an output terminal that outputs to. 4 is a subtraction circuit that subtracts the digital television signal A input from the input terminal 1 and the digital television/vision signal B output from the frame memory 2; 5 is the television signal A input from the input terminal 1 and a noise suppression correction circuit; Addition circuit that adds signal Z, 6 is subtraction circuit 4
A fixed storage device receives the difference signal outputted from the fixed storage device and outputs the noise suppression correction signal Z. Reference numeral 7 designates a control signal input terminal to which the control signal Noise Reduce Control is input.

次に動作について説明する。Next, the operation will be explained.

入力端子1より入力したテレビジョン信号Aは、フレー
ムメモリ2より出力したテレビジョン信号Bと共に減算
回路4に入力される。減算回路4は、その差信号D C
=A−B)を出力する。この差信号りは固定記憶装置6
のアドレス信号として入力される。固定記憶装置6の各
番地には種々の値が記録されており、アドレス信号の各
僅に対して、例えば第3図に示すような特性で雑音抑圧
補正信号Zが出力される。アドレス信号は差信号りの極
性により正番地と負番地とが必要である。従って、負番
地は補数表示で処理する。又、このアドレス信号に対す
る雑音抑圧補正出力Zは正番地に対しては補数表示のτ
、負番地に対しては実数表示のZを出力する。次に、差
信号りの値の絶対値が、ある一定数D0より大きい番地
には0が記録されている。これは、差信号の絶対値ID
IがDoより大きいテレビジョン信号は動画部分である
と判別するからである。即ち、テレビの再生画像におい
て画像の動きの少ないあるいは静止画の場合、雑音に基
づく画質の劣化は無視しがたいが、画像が動いている場
合の雑音に基づ(画像の劣化は視覚上あまり問題となら
ない。よって、固定記憶装置6より出力する雑音抑圧補
正信号ZはOとなり、加算回路5の出力である雑音抑圧
テレビジョン信号Yは入力信号Aが直接出力される。
The television signal A input from the input terminal 1 is input to the subtraction circuit 4 together with the television signal B output from the frame memory 2. The subtraction circuit 4 outputs the difference signal D C
=A-B). This difference signal is stored in the fixed storage device 6.
is input as an address signal. Various values are recorded in each address of the fixed storage device 6, and a noise suppression correction signal Z is outputted with characteristics as shown in FIG. 3, for example, in response to each address signal. The address signal requires a positive address and a negative address depending on the polarity of the difference signal. Therefore, negative addresses are processed using complement representation. Also, the noise suppression correction output Z for this address signal is τ in complement representation for the correct address.
, for negative addresses, outputs Z in real number representation. Next, 0 is recorded at an address where the absolute value of the difference signal is greater than a certain constant number D0. This is the absolute value ID of the difference signal
This is because a television signal in which I is greater than Do is determined to be a moving image portion. In other words, in the case of a still image with little movement in the image played back on a TV, the deterioration of image quality due to noise is difficult to ignore, but when the image is in motion, the deterioration of the image quality is not visually noticeable. There is no problem. Therefore, the noise suppression correction signal Z output from the fixed storage device 6 becomes O, and the input signal A is directly output as the noise suppression television signal Y which is the output of the adding circuit 5.

一方、差信号りの絶対値が0に近い(D oより小さい
)値の場合、Dが正(A>B)の時固定記憶装置6より
負の記憶内容(補数)Tが出力される。従って加算回路
5の出力はY = A +−Z 、即ちAの値から−2
−の絶対値を滅じたものとなる。またA<Bの時は上記
の逆動作である。第3図の差信号りの入力に対する雑音
抑圧補正信号Zの出力は、この出力2がOよりZmax
あるいは、Z maxの値を取るまで線形特性となって
いる。よってこの間の雑音抑圧テレビジョン信号Yを定
数K (Kは絶対値が1より少ない係数)を用いて、テ
レビジョン信号A、Bで表わせば、 Z−−K (A−B) となり、 Y−(1−K)A+KB となる0例えばに−0,5の場合、上記式がら1/2(
A+B)となり、AとBの平均を出力信号として取り出
す。これによりランダムな雑音成分は抑圧されることに
なる。
On the other hand, when the absolute value of the difference signal is close to 0 (less than Do), when D is positive (A>B), a negative stored content (complement) T is output from the fixed storage device 6. Therefore, the output of the adder circuit 5 is Y = A + - Z, that is, -2 from the value of A.
The absolute value of − is eliminated. Moreover, when A<B, the above operation is reversed. The output of the noise suppression correction signal Z in response to the input of the difference signal in FIG.
Alternatively, the characteristic is linear until the value of Z max is reached. Therefore, if the noise suppressed television signal Y during this period is expressed as the television signals A and B using a constant K (K is a coefficient whose absolute value is less than 1), it becomes Z--K (A-B), and Y- (1-K)A+KB For example, in the case of -0,5, the above formula is 1/2 (
A+B), and the average of A and B is taken out as the output signal. As a result, random noise components are suppressed.

また加算回路5の出力は、出力端子3より雑音抑圧テレ
ビジョン信号Yとして出力されると共に、フレームメモ
リ2に入力される。この入力されたYは、次フレームの
テレビジョン(ij号Bとと7で雑音抑圧補正信号Zを
算出するためム、二用いられる。
Further, the output of the adder circuit 5 is outputted from the output terminal 3 as a noise suppressed television signal Y, and is also inputted to the frame memory 2. This input Y is used in order to calculate the noise suppression correction signal Z in the next frame of television (ij No. B and No. 7).

次に、コントロール信号入力端子7心、二はノイズリデ
ュース」ントロールが入力され、固定記憶装置6の出力
を制御している。コン)a−少入力端子7の人力がHレ
ベルの時、すべての雑音抑圧補正信号Zは差信号りの値
4mかかわらす0が出力され、雑音抑圧回路の動作はオ
フ状態となる。またコントロールイ8号入力端了7の入
力がり、レベルの時、上述した動作が行なわれ、雑音抑
圧回路はオン状態となる。
Next, a noise reduction control signal is inputted to the control signal input terminal 7 and 2 to control the output of the fixed storage device 6. (Con) When the human power at the a-low input terminal 7 is at H level, all noise suppression correction signals Z are output as 0 regardless of the difference signal value 4m, and the operation of the noise suppression circuit is turned off. Further, when the input of control number 8 input terminal 7 is at a high level, the above-mentioned operation is performed and the noise suppression circuit is turned on.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

従来の雑音抑圧回路は以上のように構成されており、コ
ントロール信号により雑音抑圧回路の動作をオン、オフ
している。よって雑音抑圧テレビジョン信号Y (=へ
十Z)と入力テレビジョン信号へとが瞬時に切り換わる
ため、雑音抑圧のオン。
The conventional noise suppression circuit is configured as described above, and the operation of the noise suppression circuit is turned on and off by a control signal. Therefore, the noise suppression is turned on because the noise suppressed television signal Y (= to Z) and the input television signal are instantly switched.

オフが視覚的に目立ってしまう。また短時間にこの動作
が数多く起こると、画面全体の画像雑音の有無によりフ
リッカを生じたような画像となってしまうなどの問題点
が考えられる。
Off is visually noticeable. Furthermore, if a large number of these operations occur in a short period of time, there may be problems such as an image that appears to flicker due to the presence or absence of image noise on the entire screen.

この発明は上記のまうな問題点を解消するためになされ
たもので、コントロール悟号による切り換えにより画像
雑音の抑圧量の変化を数回と、二角iJて切り換えるこ
とができるよう乙こし、一時的に切り換えを引き延ばす
こと15より1.視ffj的に切り換え動作を目立たな
くすることがでへる雑音抑圧回路を得ることを[1的と
づ゛る6 〔問題点を解決ずろj、・めの手段] この発明に係る雑音抑圧回路は、誰δtan I(F回
路の動作が、コントロール信号によりオン状11濃から
オフ状態に、又はオフ状態からオン状態に切り換わる際
、切り換え動作を一時的に引き延ばすよう、即ち雑音抑
圧特性変化が例えばフィ・−ルビ中6位で時間方向に時
定数を持って変化するよう時定数回路を付加したもので
ある。
This invention was made in order to solve the above-mentioned problem, and it is possible to change the amount of image noise suppression several times by switching with the control gogo. From 15 to 1. To obtain a noise suppression circuit that can make the switching operation visually inconspicuous [1.6 [Means for solving the problem] Noise suppression circuit according to the present invention When the operation of the δtan I(F circuit is switched from the on state to the off state or from the off state to the on state by the control signal, the switching operation is temporarily prolonged, that is, the noise suppression characteristics change. For example, a time constant circuit is added to the 6th place in Philbee so that it changes with a time constant in the time direction.

〔作用〕[Effect]

この発明においては、時定数回路を付加したことにより
、コントロール信号により急峻に雑音抑圧特性変化が切
り換わっていたものが、数段に分けて特性が変化するこ
ととなり、該特性変化が時間的にゆるやかな傾斜で切り
換わり、雑音抑圧特性の切り換え動作力9見覚的に目立
たなくなる。
In this invention, by adding a time constant circuit, the noise suppression characteristic changes, which used to change sharply depending on the control signal, are now changed in several stages, and the characteristic changes are changed over time. Switching occurs at a gentle slope, making the switching operation force 9 of the noise suppression characteristic visually unnoticeable.

〔実施例〕〔Example〕

以下、この発明の一実施例を図について説明する。第1
図において、1はディジタルテレビジョン信暑Aが入力
される入力端子、2はフレームメモリであり、これは1
フレーム遅延したディジタルテレビジョン信号Bを出力
するものである。3は後段ディジタル回路にディジタル
テレビジョン信号を出力する出力端子である。4は入力
端子1より人力したテレビジョン信号Aとフレームメモ
リ2より出力したテレビジョン信号Bとを減算する減算
回路、5は入力端子1より入力したテレビジョン信号A
と雑音抑圧補正信号Zとを加算する加算回路、6は減算
回路4より出力した差信号りにより雑音抑圧補正信号Z
を出力する固定記憶装置である。また、7はコントロー
ル信号ノイズリデュースコントロールを人力するコント
ロール信号入力端子、8は垂直同期信号(VDパルス)
が入力されるVD入力端子、9はコントロール信号入力
端子7より入力したコントロール信号とVD入力端子8
より入力したVDパルスより固定記憶装置6の雑音抑圧
特性コントロールアドレス信号を出力する時定数回路で
ある。
An embodiment of the present invention will be described below with reference to the drawings. 1st
In the figure, 1 is an input terminal into which digital television Shinsatsu A is input, 2 is a frame memory;
It outputs a frame-delayed digital television signal B. 3 is an output terminal for outputting a digital television signal to a subsequent digital circuit. 4 is a subtraction circuit that subtracts the television signal A manually input from the input terminal 1 and the television signal B output from the frame memory 2; 5 is the television signal A input from the input terminal 1;
and the noise suppression correction signal Z, and 6 is an addition circuit that adds the noise suppression correction signal Z by the difference signal output from the subtraction circuit 4.
It is a fixed storage device that outputs . In addition, 7 is a control signal input terminal for manually controlling the control signal noise reduction, and 8 is a vertical synchronization signal (VD pulse).
9 is the control signal input from the control signal input terminal 7 and the VD input terminal 8 is input.
This is a time constant circuit that outputs a noise suppression characteristic control address signal of the fixed storage device 6 based on the input VD pulse.

次に動作について説明する。Next, the operation will be explained.

入力端子1より人力したテレビジョン信号Aは、フレー
ムメモリ2より出力したテレビジョン信号Bと共に減算
回路4に入力される。減算回路4からはその差信号D 
(=A−B)が出力され、この差信号りは固定記憶装置
6のアドレス信号として入力される。固定記憶装置6の
各番地には種々の値が記録されており、アドレス信号の
各位に対して、例えば第3回に示すような特性で雑音抑
圧信号Zが出力される。アドレス信号はI〕の極性によ
り正番地と負番地が必要である。従って負番地は補数表
示で処理する。またこのアドレス信号に対する雑音抑圧
補正出力Zば、正番地に対しては補数表示の−z−1負
番地に対し7は実数表示のZが出力される。
A television signal A manually input from an input terminal 1 is input to a subtraction circuit 4 together with a television signal B output from a frame memory 2. From the subtraction circuit 4, the difference signal D
(=A-B) is output, and this difference signal is input as an address signal of the fixed storage device 6. Various values are recorded in each address of the fixed storage device 6, and a noise suppression signal Z is outputted with the characteristics shown in the third section, for example, for each address signal. The address signal requires a positive address and a negative address depending on the polarity of I]. Therefore, negative addresses are processed using complement representation. Further, the noise suppression correction output Z for this address signal is -z-1 in complement representation for a positive address, and 7 in real number representation for a negative address.

また差信号りの値の絶対値がある一定数D0より大きい
番地には、0が記録されている。これは、差信号の絶対
値IDiがり。より大きいテレビジョン信号は動画部分
であると判別するからであり、よって固定記憶装置6よ
り出力する雑音抑圧補正信号Zは0となり、加算回路5
の出力である雑音抑圧テレビジョン信号Yは入力信号へ
が直接出力される。
Furthermore, 0 is recorded at an address where the absolute value of the difference signal value is greater than a certain constant number D0. This is the absolute value IDi of the difference signal. This is because a larger television signal is determined to be a moving image part, so the noise suppression correction signal Z output from the fixed storage device 6 becomes 0, and the addition circuit 5
The output of the noise suppressed television signal Y is directly output to the input signal.

一方差信号りの絶対値がO5こ近い(D oより小さい
)値の場合、Dが正(A>B)の時、固定記憶装置6よ
り負の記憶内容(補数)Tが出力される。従って加算回
路5の出力はY=A+Z−1即ちAの値からTの絶対値
を減じたものとなる。またA<bの時は上記の逆動作で
ある。このようにして、ランダムな雑音は抑圧されるこ
とになる。
On the other hand, when the absolute value of the difference signal is close to O5 (less than Do), when D is positive (A>B), a negative stored content (complement) T is output from the fixed storage device 6. Therefore, the output of the adder circuit 5 is Y=A+Z-1, that is, the value of A minus the absolute value of T. Further, when A<b, the above operation is reversed. In this way, random noise will be suppressed.

また、加算回路5の出力は出力端子3より雑音抑圧テレ
ビジョン信号Yとし7て出ノjされると共に、フレーム
メモリ2に入力される。この入力された信号Yは、次フ
レームのテレビジョン信号Bとして雑音抑圧補正信号Z
を算出するために用いられる。
Further, the output of the adder circuit 5 is output from the output terminal 3 as a noise suppressed television signal Y 7 and is also input to the frame memory 2. This input signal Y is used as the next frame's television signal B as a noise suppression correction signal Z.
used to calculate.

次に5、コントロール信号入力端子7にはノイズリデュ
ースコントロールが入力され、VD入力端子8に垂直同
量信号VDパルスが入力される。これにより、ノイズリ
デュースコントロールがHレベルから■7レベルへ、あ
るいはLレベルからI(1/ベルに切り換わる時、時定
数回路9によりその出力の雑音抑圧特性コントロールア
ドレスEを段階的に切り換え、雑音抑圧特性が段階的に
切り換えられる。例えば、第4図は差信号D、つまりア
ドレス信号の上位2ビツトを雑音抑圧特性コントロール
アドレスEに置き換え、雑音抑圧特性を0から最大まで
4段階に雑音抑圧特性コントロールアドレスEで切換え
られるようにした時の各特性を示す、雑音抑圧特性コン
トロールアドレスEが“oo”の時S、′″01″の時
R1″10”の時Q、“11”の時Pの特性を取る。
Next, 5, the noise reduce control is input to the control signal input terminal 7, and the vertical equal amount signal VD pulse is input to the VD input terminal 8. As a result, when the noise reduction control is switched from H level to ■7 level or from L level to I (1/bell), the time constant circuit 9 changes the noise suppression characteristic control address E of the output in stages, The suppression characteristics are switched in stages. For example, in FIG. 4, the difference signal D, that is, the upper two bits of the address signal, is replaced with the noise suppression characteristic control address E, and the noise suppression characteristics are changed in four stages from 0 to the maximum. Noise suppression characteristics when the control address E is "oo", S when the control address E is "01", Q when the control address is "01", Q when it is "10", and P when the control address E is "11". Take the characteristics of.

コントロール信号入力端子7がレベルの定常状態の時、
雑音抑圧コントロールアドレスEは“00″となり、す
べてのZ出力はOとなる特性Sを取り、雑音抑圧回路は
オフ状態となる。また、コントロール入力端子7がLレ
ベルの定常状態の時、雑音抑圧コントロールアドレスE
は“11″となり、雑音抑圧特性は最大の特性Pをとり
、雑音抑圧回路はオン状態となる。
When the control signal input terminal 7 is in a steady state of level,
The noise suppression control address E becomes "00", all Z outputs take a characteristic S of O, and the noise suppression circuit is turned off. In addition, when the control input terminal 7 is in a steady state of L level, the noise suppression control address E
becomes "11", the noise suppression characteristic takes the maximum characteristic P, and the noise suppression circuit is turned on.

一方第5図は、コントロール信号入力端子7がHレベル
の定常状態よりLレベルに切り換わった時、及び■−レ
ベルの定常状態よりHレベルに切り換わった時の雑音抑
圧コントロールアドレスEの切り換わりを示している。
On the other hand, Fig. 5 shows the switching of the noise suppression control address E when the control signal input terminal 7 switches from the steady state of H level to the L level, and when the control signal input terminal 7 switches from the steady state of - level to the H level. It shows.

コントロール信号入力端子7が、Hレベルの定常状態よ
りLレベルに切り換わった時、時定数回路9により垂直
同期信号VDの整数倍の時間を華位時間として、雑音抑
圧コントロールアドレスEが“00′から11”となる
方向、つまり雑音抑圧特性をO(S)より最大(P)と
なる方向へ段階的に切り換える。また、コントロール入
力端子7がLレベルの定常状態よりレベルに切り換わっ
た時は、上記逆動作となる。
When the control signal input terminal 7 switches from the steady state of the H level to the L level, the time constant circuit 9 sets the time that is an integer multiple of the vertical synchronizing signal VD as the value time, and the noise suppression control address E is set to "00". to 11'', that is, the noise suppression characteristic is switched stepwise from O(S) to maximum (P). Further, when the control input terminal 7 is switched from the steady state of the L level to the level, the above operation is reversed.

このように本実施例では、雑音抑圧回路は特性変化がゆ
るやかな傾斜で切り換わることとなり、雑音抑圧のオン
、オフ動作が視覚的に目立たなくなる。
In this manner, in this embodiment, the characteristic change of the noise suppression circuit is switched with a gentle slope, and the on/off operation of noise suppression becomes visually inconspicuous.

〔発明の効果〕〔Effect of the invention〕

以上のように、この発明によれば、コントロール信号に
よる雑音抑圧回路のオン、オフの切り換わり時において
、雑音抑圧特性が段階的に切り換わる時定数回路を設け
たので、従来、急峻に大きく雑音抑圧特性が切り換わっ
ていたのを、ゆるやかな1頃斜で雑音抑圧特性を切り換
えることができ、雑音抑圧特性の切り換え動作を視覚的
に目立たなくすることができる効果がある。
As described above, according to the present invention, a time constant circuit is provided in which the noise suppression characteristics are switched in stages when the noise suppression circuit is switched on and off by a control signal. The noise suppression characteristic can be switched in a gentle slope around 1, whereas the suppression characteristic was previously switched, and there is an effect that the switching operation of the noise suppression characteristic can be made visually inconspicuous.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の一実施例による雑音抑圧回路の構成
図、第2図は従来の雑音抑圧回路の構成図、第3図は従
来の雑音抑圧特性を示す図、第4図はこの発明の一実施
例による雑音抑圧特性を示す図、第5図はコントロール
信号による雑音抑圧コントロールアドレスの推移を示す
図である。 1・・・入力端子、2・・・フレームメモリ、4・・・
減算回路、5・・・加算回路、6・・・固定記憶装置、
7・・・コントロール信号入力端子、8・・・VD入力
端子、9・・・時定数回路。 なお図中同一・符号は同−又は相当部分を示す。
FIG. 1 is a block diagram of a noise suppression circuit according to an embodiment of the present invention, FIG. 2 is a block diagram of a conventional noise suppression circuit, FIG. 3 is a diagram showing conventional noise suppression characteristics, and FIG. 4 is a block diagram of the present invention. FIG. 5 is a diagram showing the noise suppression characteristics according to an embodiment of the present invention, and FIG. 5 is a diagram showing the transition of the noise suppression control address by the control signal. 1...Input terminal, 2...Frame memory, 4...
Subtraction circuit, 5... Addition circuit, 6... Fixed storage device,
7... Control signal input terminal, 8... VD input terminal, 9... Time constant circuit. Note that the same or corresponding symbols in the figures indicate the same or equivalent parts.

Claims (1)

【特許請求の範囲】[Claims] (1)入力テレビジョン信号に所定の補正信号を加算し
て該入力テレビジョン信号の雑音成分を抑圧する雑音抑
圧回路であって、 上記入力テレビジョン信号と該信号より先に入力され既
に雑音抑圧処理されたテレビジョン信号との差分をとる
差分回路と、 この差分値に基いて所定の雑音抑圧特性でもって雑音を
抑圧するための補正信号を出力する補正信号出力手段と
、 雑音抑圧動作のオン、オフを示すコントロール信号によ
るオン、オフ切換り時には上記補正信号出力手段をして
その雑音抑圧特性を段階的に切換えて得られる出力を出
力せしめる時定数回路とを備えたことを特徴とする雑音
抑圧回路。
(1) A noise suppression circuit that adds a predetermined correction signal to an input television signal to suppress the noise component of the input television signal, the circuit comprising: the input television signal and the noise that is input before the signal and which has already been suppressed; a difference circuit that takes a difference from a processed television signal; a correction signal output means that outputs a correction signal for suppressing noise with a predetermined noise suppression characteristic based on the difference value; and a correction signal output means for turning on a noise suppression operation. , and a time constant circuit for causing the correction signal output means to output an output obtained by changing the noise suppression characteristic in stages when switching on and off by a control signal indicating OFF. suppression circuit.
JP60280090A 1985-12-12 1985-12-12 Noise suppressing circuit Pending JPS62137976A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60280090A JPS62137976A (en) 1985-12-12 1985-12-12 Noise suppressing circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60280090A JPS62137976A (en) 1985-12-12 1985-12-12 Noise suppressing circuit

Publications (1)

Publication Number Publication Date
JPS62137976A true JPS62137976A (en) 1987-06-20

Family

ID=17620174

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60280090A Pending JPS62137976A (en) 1985-12-12 1985-12-12 Noise suppressing circuit

Country Status (1)

Country Link
JP (1) JPS62137976A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01221015A (en) * 1988-02-29 1989-09-04 Sony Corp Noise reducer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01221015A (en) * 1988-02-29 1989-09-04 Sony Corp Noise reducer

Similar Documents

Publication Publication Date Title
US5546134A (en) Video brightness/contrast enhancement method adaptive to a scene and circuit therefor
US4494140A (en) T.V. apparatus for movement control
JP2001326932A (en) Anti-flicker system for multiplane graphics
JP2946340B2 (en) Image signal interpolation circuit
JP2586687B2 (en) Noise removal circuit
JPS62137976A (en) Noise suppressing circuit
JPS62137977A (en) Noise suppressing device
US4802010A (en) Method and apparatus for generating an adaptive peaking signal increasing the sharpness of a video signal
JPH0396993A (en) After-image canceling circuit of liquid crystal display device
JPS5853826B2 (en) Image signal processing device
KR950002670B1 (en) Noise reduction apparatus
JPH0630300A (en) Video signal processor and non-linear signal processor
JPH0556306A (en) Adaptive ringing controller
JPH03158077A (en) Black level correction device
JP2833909B2 (en) Video encoding device
EP0268332B1 (en) Method and apparatus for generating an adaptive peaking signal increasing the sharpness of a video signal
KR0129566B1 (en) Contour correcting device for a camcorder
KR930007191Y1 (en) Hdtv brightness signal inter linear circuit
KR20010063358A (en) Frame rate conversion method using one field data
JPH05328338A (en) Moving image coding device
KR900003775B1 (en) Video contour compensating circuit
JPH0923357A (en) Noise reduction device
JPH10308886A (en) Contour correction circuit
JPH0416080A (en) Television receiver
JPWO2005034510A1 (en) Video signal processor