JPS62126473A - Image synthesizer - Google Patents

Image synthesizer

Info

Publication number
JPS62126473A
JPS62126473A JP26621985A JP26621985A JPS62126473A JP S62126473 A JPS62126473 A JP S62126473A JP 26621985 A JP26621985 A JP 26621985A JP 26621985 A JP26621985 A JP 26621985A JP S62126473 A JPS62126473 A JP S62126473A
Authority
JP
Japan
Prior art keywords
image
memory
movement
images
image data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26621985A
Other languages
Japanese (ja)
Inventor
Eisaku Tatsumi
栄作 巽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP26621985A priority Critical patent/JPS62126473A/en
Publication of JPS62126473A publication Critical patent/JPS62126473A/en
Pending legal-status Critical Current

Links

Landscapes

  • Image Processing (AREA)

Abstract

PURPOSE:To synthesize a complicated image and to simplify the movement of an image by providing an effective bits indicating to display corresponding to one or more picture elements and selecting a specified image. CONSTITUTION:An image table 7 has effective bits corresponding to the number of synthesized images to indicate an image memory from which image data are to be transferred to a V-RAM 2 in each picture element, and when the effective bit of the image table 7 in ON, a CPU 5 transfers image data having the highest priority to the V-RAM 2 by a program built in a ROM 4 and outputs the image data to a CRT 1. When all effective bits are OFF, image data stored in a background image memory 8 are transferred. The image can be moved by moving the effective bit in the image table 7. Consequently, at least two images having complicated shapes can be synthesized and these images can be simply moved.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は少なくとも2つの画像を合成する画像合成装置
に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an image compositing device for composing at least two images.

[従来の技術] 従来の画像合成装置は、一度合酸してしまえば取り消し
や移動などが出来ないものであった。また、移動などが
出来るものでも合成領域を長方形に区切る必要があった
ので、複雑な形は扱えなかった。
[Prior Art] In conventional image synthesis devices, once synthesis is performed, it cannot be canceled or moved. Furthermore, even if it was movable, it was necessary to divide the compositing area into rectangles, so complex shapes could not be handled.

[発明が解決しようとする問題点] 本発明は、上述従来例の欠点を除去し、複雑な形状の画
像を合成し、更に移動して合成することを可能とする画
像合成装置を提供する。
[Problems to be Solved by the Invention] The present invention eliminates the drawbacks of the above-mentioned conventional examples and provides an image compositing device that can synthesize images of complex shapes and further move and synthesize them.

[問題点を解決するための手段と作用]この問題を解決
する一手段として、例えば第1図に示す画像合成装置は
、CRTIとV−RAM2と合成画像数だけのイメージ
メモリ群3とROM4とCPU5と制御用RAM6とイ
メージテーブル7と背景イメージメモリ8を備える。イ
メージメモリ群3は順にイメージメモリ3−1から3−
nまでを含む。
[Means and operations for solving the problem] As a means to solve this problem, for example, the image synthesis apparatus shown in FIG. It includes a CPU 5, a control RAM 6, an image table 7, and a background image memory 8. The image memory group 3 includes image memories 3-1 to 3- in order.
Including up to n.

かかる第1図の構成において、イメージテーブル7はど
のイメージメモリからV−RAM2に画像データを転送
するかを画素毎に合成画像数だけの有効ビットで持って
いて、ROM4に内蔵されたプログラムによって、CP
U5はイメージテーブル7の有効ビットがONであって
、優先順位の高い画像データをV−RAM2に転送し、
CRTlに出力する。尚、どの有効ビットもOFFであ
る場合は背景イメージメモリ8の画像データが転送され
る。又1画像の移動は有効ビットのイメージテーブル内
の移動によって実現される。
In the configuration shown in FIG. 1, the image table 7 has effective bits corresponding to the number of composite images for each pixel, indicating from which image memory image data is to be transferred to the V-RAM 2. C.P.
U5 transfers the image data whose valid bit of the image table 7 is ON and has a high priority to the V-RAM 2,
Output to CRTl. Note that if any valid bit is OFF, the image data in the background image memory 8 is transferred. Also, movement of one image is realized by movement of valid bits within the image table.

第6図に示す他の実施例の画像合成装置は、CRTI 
1とV−RAM12とイメージメモリ群13とROM1
4とCPU15と制御用RAMl6とイメージテーブル
群17を備える。イメージメモリ群13は順にイメージ
メモリ13−1から13−nまでを含み、イメージテー
ブル群17は順にイメージテーブル17−2から17−
nまでを含む。
The image synthesis device of another embodiment shown in FIG.
1, V-RAM 12, image memory group 13, and ROM 1
4, a CPU 15, a control RAM 16, and an image table group 17. The image memory group 13 includes image memories 13-1 to 13-n in order, and the image table group 17 includes image tables 17-2 to 17-n in order.
Including up to n.

かかる第6図の構成において、イメージテーブル17−
2.17−3.・・・、17−nには、対応するイメー
ジメモリ13−2.13−3.・・・。
In the configuration shown in FIG. 6, the image table 17-
2.17-3. . . , 17-n have corresponding image memories 13-2, 13-3 . ....

13−nの画像データをV−RAM2に転送する時は1
.転送しない時は0が有効ビットとして記憶されている
。ROM14に内蔵された画像合成プログラムによって
、CPU15はまずイメージメモリ13−1の画像デー
タをV−RAM12に送り、以後、画像アドレス毎にイ
メージテーブル17−2〜17−nの内容をチェックし
、有効ビットが1であれば、該当イメージメモリの画像
データを送り、画像アドレスの最初から最後まで、順次
実施する。各画像の移動はイメージテーブル内の有効ビ
ットの移動によって達成される。
1 when transferring the image data of 13-n to V-RAM2.
.. When not transferred, 0 is stored as a valid bit. Using the image synthesis program built into the ROM 14, the CPU 15 first sends the image data in the image memory 13-1 to the V-RAM 12, and thereafter checks the contents of the image tables 17-2 to 17-n for each image address to determine if the data is valid. If the bit is 1, the image data in the corresponding image memory is sent and the processing is performed sequentially from the beginning to the end of the image address. Movement of each image is accomplished by movement of valid bits within the image table.

[実施例] 第1図は画像合成装置の構成図である。イメージテーブ
ル7は第2図(a)の様になっている。
[Example] FIG. 1 is a block diagram of an image synthesizing device. The image table 7 is as shown in FIG. 2(a).

ここで、イメージテーブル7内の画像アドレス毎に記憶
されたデータは第2図(b)に示す様に各有効ビットと
イメージメモリの選択とが対応している。lの重みを持
つ有効ビットが1の時はイメージメモリ3−1を選択、
2の重みを持つ有効ビットが1の時はイメージメモリ3
−2を選択、4の重みを持つ有効ビットが1の時はイメ
ージメモリ3−3を選択する。イメージテーブル7内の
値が3や6の所はイメージメモリ3−1と3−2あるい
は、イメージメモリ3−2と3−3の両方が選択されて
いるアドレスであることを示す。
Here, in the data stored for each image address in the image table 7, each valid bit corresponds to the selection of the image memory, as shown in FIG. 2(b). When the effective bit with weight l is 1, image memory 3-1 is selected,
When the effective bit with a weight of 2 is 1, the image memory 3
-2 is selected, and when the effective bit with a weight of 4 is 1, image memory 3-3 is selected. A value of 3 or 6 in the image table 7 indicates an address where image memories 3-1 and 3-2 or both image memories 3-2 and 3-3 are selected.

尚、イメージテーブル7内の空白の部分は0であって、
背景イメージメモリ8を選択する0本実施例では画像が
16X16でイメージメモリが3−1.3−2.3−3
の3つの時について説明する。
In addition, the blank part in the image table 7 is 0,
Select background image memory 80 In this example, the image is 16x16 and the image memory is 3-1.3-2.3-3
I will explain the three times.

第3図は画像合成プログラムのフローチャート図である
。まずステップS31で初期化されて画像アドレスはH
EX(0,0)になる、ステップS32でイメージテー
ブル7の画像アドレスHEX(00)のデータを読み込
み、第2図(a) で画像アドレスHEX (00)は
Oなので、ステップS33でV−RAM2には背景イメ
ージメモリ8から画像データが送られる。ステップS3
4で画像アドレスは)IEX (01)となりステップ
S35からS32に戻る。以下画像アドレスHEX (
31)までは背景イメージメモリ8から画像データが送
られる。画像アドレスがHEX(32)になるとイメー
ジテーブル7のデータは1なのでステップS33ではイ
メージメモリ3−1から、V−RAM2に画像データが
送られる。イメージテーブルの内容が3.6のアドレス
では1番重みの大きい有効ビットのイメージメモリから
画像データが送られる0画像アドレスがHEX (FF
)+7)画像データがV−RAM2に送られて、画像の
合成は終了する。この時点で。
FIG. 3 is a flowchart of the image composition program. First, it is initialized in step S31 and the image address is set to H.
In step S32, the data at the image address HEX (00) of the image table 7 is read, and in FIG. 2(a), the image address HEX (00) is O, so in step S33 Image data is sent from the background image memory 8 to. Step S3
4, the image address becomes )IEX (01) and the process returns from step S35 to S32. Below is the image address HEX (
Up to 31), image data is sent from the background image memory 8. When the image address becomes HEX (32), the data in the image table 7 is 1, so in step S33 the image data is sent from the image memory 3-1 to the V-RAM 2. At the address where the content of the image table is 3.6, the 0 image address where image data is sent from the image memory of the effective bit with the largest weight is HEX (FF
)+7) The image data is sent to the V-RAM 2, and the image composition is completed. at this point.

イメージテーブルが第2図(a)の時はIMI 。When the image table is shown in Figure 2 (a), it is IMI.

2.3で示す部分がそれぞれイメージメモリ3−1.3
−2.3−3から転送される部分である。
The parts indicated by 2.3 are image memories 3-1.3 respectively.
This is the part transferred from -2.3-3.

次に、第4図の画像移動プログラムのフローチャート図
に従って画像の移動を説明する。
Next, image movement will be explained according to the flowchart of the image movement program shown in FIG.

今第5図(L)のイメージメモリ3−2からの図を左に
動かす場合を考える。ステップS41で移動の方向がチ
ェックされる。ステップS42ではイメージテーブル7
の左側先端のイメージメモリ3−2に対応する有効ビッ
トがONされて1になり、第5図(b)の様に変更され
る0次にステップS43ではイメージテーブル7の右側
後端のイメージメモリ3−2に対応する有効ビットがO
FFされて0になり、第5図(C)の様に変更される。
Now consider the case where the image from the image memory 3-2 in FIG. 5(L) is moved to the left. The direction of movement is checked in step S41. In step S42, the image table 7
The valid bit corresponding to the image memory 3-2 at the left end of the image table 7 is turned on and becomes 1, and the value is changed to 0 as shown in FIG. The valid bit corresponding to 3-2 is O
It is turned FF and becomes 0, and is changed as shown in FIG. 5(C).

この時点でイメージメモリ3−2からの画像は左へ1画
素分移動された事になる。以下、前記と同様の動作を繰
り返せば、どのイメージメモリの画像も上下左右に移動
することができる。
At this point, the image from the image memory 3-2 has been shifted one pixel to the left. Thereafter, by repeating the same operations as described above, the image in any image memory can be moved vertically and horizontally.

次に、他例の画像合成装置を説明する。Next, another example of an image synthesis device will be described.

第6図は他例の画像合成装置の構成図である。FIG. 6 is a block diagram of another example of the image synthesis apparatus.

イメージテーブル17−2〜17−nには、イメージメ
モリ13−2〜13−nの該当画像アドレスの画像デー
タをV−RAM12に転送する時にはl、転送しない時
にはOが入っている。
The image tables 17-2 to 17-n contain 1 when the image data at the corresponding image address in the image memories 13-2 to 13-n is to be transferred to the V-RAM 12, and 0 when not to be transferred.

イメージメモリ13−1には第7図−(a)。The image memory 13-1 is shown in FIG. 7-(a).

イメージメモリ13−2には第7図−(b)、イメージ
テーブル17−2には第7図−(c)が記憶されている
場合について、前記2枚の画像の合成を第8図の画像合
成プログラムのフローチャート図に従って説明する。
In the case where the image memory 13-2 stores FIG. 7-(b) and the image table 17-2 stores FIG. 7-(c), the two images are combined into the image shown in FIG. The explanation will be given according to a flowchart of the synthesis program.

尚、第7図−(C)の空白部分は0である。Incidentally, blank areas in FIG. 7-(C) are 0.

まず、ステップS81でイメージメモリ13−1の画像
データ第7図−(a)をV−RAM12に転送する。次
にステップS82で合成のスタートアドレスを設定する
。今はスタートアドレスをOOとする。ステップS83
でイメージテーブル17−1内の画像アドレスOOの有
効ビットは0なので、イメージメモリ13−2の画像デ
ータはV−RAM12には送られない。画像アドレスは
ステップS85でプラス1されて01となり、ステップ
386からステップS33に戻る。以下、画像アドレス
が37になるまで画像データは送られない。画像アドレ
スが37になると、ステップS83でイメージテーブル
17−2の該当有効ビットは第7図−(C)より1なの
で、ステップS84を実行して、イメージメモリ13−
2(7)画像データがV−RAMI?、:、送うレる。
First, in step S81, the image data in the image memory 13-1 (FIG. 7-(a)) is transferred to the V-RAM 12. Next, in step S82, a start address for synthesis is set. For now, let the start address be OO. Step S83
Since the valid bit of the image address OO in the image table 17-1 is 0, the image data in the image memory 13-2 is not sent to the V-RAM 12. The image address is incremented by 1 in step S85 to become 01, and the process returns from step S386 to step S33. Thereafter, no image data is sent until the image address reaches 37. When the image address becomes 37, the corresponding valid bit of the image table 17-2 is 1 in step S83, as shown in FIG. 7-(C), so step S84 is executed and the image memory 13-2 is
2 (7) Is the image data V-RAMI? , :, Send it.

前記動作を終了アドレスになるまで繰り返し、終了アド
レスになるとステップS86で判断して、転送は終了す
る。CRTIIはV−RAM12の内容を第7図−(d
)の様に出力する。
The above operation is repeated until the end address is reached, and when the end address is reached, it is determined in step S86, and the transfer ends. The CRTII stores the contents of V-RAM12 in Figure 7-(d).
).

次に画像の移動と合成を第9図の画像移動プログラムの
フローチャート図に従って説明する。まず、ステップS
91で移動量をマウス等からの入力によって読み取る。
Next, image movement and composition will be explained with reference to the flowchart of the image movement program shown in FIG. First, step S
At 91, the amount of movement is read by inputting from a mouse or the like.

本例ではX方向にマイナス3、X方向にマイナス1であ
る。ステップS92でX方向の移動があるので、ステッ
プS93+こ進み、イメージテーブル17−2内の1を
全体に移動量3だけ左方向に進める。次にステップS9
4でX方向の移動があるのでステップS95に進み、イ
メージテーブル17−2内の1を全体に移動量1だけ下
方向に進める。その結果、イメージテーブル17−2の
内容は第7図−(e)の様に変る。ステップS96で移
動量は制御用RAMIG内に記憶される。第7図−(e
)のイメージテーブルを基に前述の合成を行なうと、第
7図−(f)の様に第7図−(b)を移動後、第7図−
(a)と合成した画像が得られる。
In this example, it is minus 3 in the X direction and minus 1 in the X direction. Since there is a movement in the X direction in step S92, the process proceeds to step S93+, where the entire 1 in the image table 17-2 is moved to the left by a movement amount of 3. Next step S9
4, there is movement in the X direction, so the process advances to step S95, and the entire 1 in the image table 17-2 is moved downward by the amount of movement 1. As a result, the contents of the image table 17-2 change as shown in FIG. 7-(e). In step S96, the amount of movement is stored in the control RAMIG. Figure 7 - (e
), the above-mentioned composition is performed based on the image table of Fig. 7-(f), and after moving Fig. 7-(b), Fig. 7-
An image combined with (a) is obtained.

尚、木実流側は2値画像について説明したが多値画像で
あっても、偽似階調画像であっても同様に扱える。又、
背景イメージメモリ8やイメージメモリ13−1のない
構成も考えられる。イメージメモリ内の画像アドレス当
りの画像データを1ビツト増加させて、イメージテーブ
ルに記憶させた有効ビットとして使用することも出来る
し、イメージテーブルの1ビツトがイメージメモリの所
定の領域に対応するようにすれば、イメージテーブルの
メモリを少なく出来る。
Incidentally, although the Kino style side has explained a binary image, it can be handled in the same way even if it is a multivalued image or a pseudo gradation image. or,
A configuration without the background image memory 8 and the image memory 13-1 is also conceivable. It is also possible to increase the image data per image address in the image memory by 1 bit and use it as a valid bit stored in the image table, or to increase the image data per image address in the image memory so that 1 bit in the image table corresponds to a predetermined area in the image memory. This will reduce the memory required for the image table.

[発明の効果] 以上述べた毎く、本発明によれば、複雑な形状を持つ少
なくとも2枚の画像を合成できる上側こ、更に、画像の
移動も簡単に行なえる。
[Effects of the Invention] As described above, according to the present invention, at least two images having a complicated shape can be combined, and furthermore, images can be easily moved.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は画像合成装置構成図、 第2図−(a)はイメージテーブル図、第2図−(b)
はイメージテーブル説明図、第3図は画像合成プログラ
ムのフローチャート図。 第4図は画像移動プログラムのフローチャート図、 第5図−(a)は画像移動前のイメージテーブル図、 第5図−(b)、(c)は画像移動後のイメージテーブ
ル図、 第6図は画像合成装置の構成図、 第7図−(a)は画像1図、 第7図−(b)は画像2図、 第7図−(c)、(e)はイメージテーブル図、 第7図−(d)、(f)は画像合成図、第8図は画像合
成プログラムのフローチャート図。 第9図は画像移動プログラムのフローチャート図である
。 図中、l ・CRT、2 ・V −RA M、3−(メ
ージメモリ群、4・・・ROM、5・・・CPU、6・
・・制御用RAM、7・・・イメージテーブル、8・・
・背景イメージメモリ、11・・・CRT、12・・・
V−RAM、13・・・イメージメモリ群、14・・・
ROM、15・・・CPU、16・・・制御用RAM、
17・・・イメージテーブル群である。 第2図 イメージラー)1し電乏明ぶΔ (b) 第3図 7ffiA’!’QアCI7’7A#フa−f、−ト1
ffi第4図 逼しイ味オ搭iトアアa7”7b、/lフa−ラヤート
ゐ第6図 Q(1t−1:’≦\J受Cし1l−aFCZI”w 
  (e)   3″′(i) 第8図 jらイ嘱述奈ベアa7”5ム4フa−子一一←国う第9
Figure 1 is a configuration diagram of the image synthesis device, Figure 2-(a) is an image table diagram, Figure 2-(b)
is an explanatory diagram of an image table, and FIG. 3 is a flowchart diagram of an image synthesis program. Figure 4 is a flowchart of the image movement program. Figure 5 (a) is an image table before image movement. Figure 5 (b) and (c) are image table views after image movement. is a configuration diagram of the image synthesis device, Figure 7-(a) is image 1, Figure 7-(b) is image 2, Figure 7-(c) and (e) are image table diagrams, Figures (d) and (f) are image synthesis diagrams, and Fig. 8 is a flowchart of the image synthesis program. FIG. 9 is a flowchart of the image movement program. In the figure, l・CRT, 2・V-RAM, 3-(mage memory group, 4...ROM, 5...CPU, 6...
...Control RAM, 7...Image table, 8...
・Background image memory, 11...CRT, 12...
V-RAM, 13... Image memory group, 14...
ROM, 15... CPU, 16... Control RAM,
17...Image table group. Fig. 2 Imager) 1 and Δ (b) Fig. 3 7ffiA'! 'QaCI7'7A#F a-f, -t1
ffi Fig. 4 is attached to it a7"7b, /l a-rayatoi Fig. 6 Q (1t-1:'≦\J 1l-aFCZI"w
(e) 3''' (i) Figure 8 J Rai Kasuna Bear a7"5 M4 Fako Kazuichi ← Country U No. 9
figure

Claims (5)

【特許請求の範囲】[Claims] (1)少なくとも2枚の画像を合成する画像合成装置に
おいて、少なくとも1つの画素データに対応して、表示
することを示す有効ビットをもたせ、該有効ビットによ
つて指示された画像を選定する手段を備えることにより
、画像を移動して合成することを特徴とする画像合成装
置。
(1) In an image synthesizing device that synthesizes at least two images, a means for providing a valid bit indicating that it is to be displayed corresponding to at least one pixel data, and selecting an image specified by the valid bit. An image synthesizing device characterized by moving and synthesizing images.
(2)有効ビットは少なくとも1つのイメージテーブル
に含まれることを特徴とする特許請求の範囲第1項記載
の画像合成装置。
(2) The image composition apparatus according to claim 1, wherein the effective bit is included in at least one image table.
(3)イメージテーブルは有効ビットを少なくとも1つ
の画素データに対応して並べたマトリックスであること
を特徴とする特許請求の範囲第1項又は第2項記載の画
像合成装置。
(3) The image synthesis device according to claim 1 or 2, wherein the image table is a matrix in which effective bits are arranged in correspondence with at least one pixel data.
(4)有効ビットは画素データに含まれることを特徴と
する特許請求の範囲第1項記載の画像合成装置。
(4) The image synthesizing device according to claim 1, wherein the effective bit is included in the pixel data.
(5)画像の移動は有効ビットの移動に対応することを
特徴とする特許請求の範囲第1項記載の画像合成装置。
(5) The image composition apparatus according to claim 1, wherein the movement of the image corresponds to the movement of effective bits.
JP26621985A 1985-11-28 1985-11-28 Image synthesizer Pending JPS62126473A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26621985A JPS62126473A (en) 1985-11-28 1985-11-28 Image synthesizer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26621985A JPS62126473A (en) 1985-11-28 1985-11-28 Image synthesizer

Publications (1)

Publication Number Publication Date
JPS62126473A true JPS62126473A (en) 1987-06-08

Family

ID=17427913

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26621985A Pending JPS62126473A (en) 1985-11-28 1985-11-28 Image synthesizer

Country Status (1)

Country Link
JP (1) JPS62126473A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0277985A (en) * 1988-09-14 1990-03-19 Matsushita Electric Ind Co Ltd Graphic display device
JPH02226486A (en) * 1989-02-28 1990-09-10 Sharp Corp Picture encoding/synthesizing system
JPH0773287A (en) * 1993-06-15 1995-03-17 Nec Corp Image synthesizing circuit

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5498516A (en) * 1978-01-16 1979-08-03 Cbs Inc Television device for indicating and recording moving route
JPS58217076A (en) * 1982-06-11 1983-12-16 Victor Co Of Japan Ltd Picture storage device
JPS60128493A (en) * 1983-12-16 1985-07-09 株式会社日立製作所 Display control system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5498516A (en) * 1978-01-16 1979-08-03 Cbs Inc Television device for indicating and recording moving route
JPS58217076A (en) * 1982-06-11 1983-12-16 Victor Co Of Japan Ltd Picture storage device
JPS60128493A (en) * 1983-12-16 1985-07-09 株式会社日立製作所 Display control system

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0277985A (en) * 1988-09-14 1990-03-19 Matsushita Electric Ind Co Ltd Graphic display device
JPH02226486A (en) * 1989-02-28 1990-09-10 Sharp Corp Picture encoding/synthesizing system
JPH0773287A (en) * 1993-06-15 1995-03-17 Nec Corp Image synthesizing circuit

Similar Documents

Publication Publication Date Title
US5534915A (en) Method of color enhancing a monochrome image using multiple base colors for selected regions of the monochrome image
US4532605A (en) True zoom of a displayed image
US4578812A (en) Digital image processing by hardware using cubic convolution interpolation
JPH021894A (en) Method and apparatus for generating color characteristic of object
JPS61148488A (en) Display controller
DE69431685T2 (en) Method and device for generating a three-dimensional image signal and its two-dimensional display
US4528642A (en) Completing a fill pattern inside a redrawn panel outline
US6141017A (en) Method and apparatus for scaling an array of digital data using fractal transform
US5195180A (en) Method for displaying an image including characters and a background
JPH0363771A (en) Electronic image processing system
JPH0778710B2 (en) Video image forming device
JPS62126473A (en) Image synthesizer
JPH06333006A (en) Image processor
US5535315A (en) Graphic coloring system in a graphic-display system having separately stored shape/positional data and color data selectively combinable to form desired images of differing shapes and colors
US5748798A (en) Method and system for adding effects to gray scale images
JPH07225575A (en) Multi-window device
US6636233B1 (en) Apparatus for processing two-dimensional images and method of doing the same
JPS6146839B2 (en)
JPH0421196B2 (en)
JP3322945B2 (en) Display control device
WO1988001421A1 (en) Image processor
JPS5966261A (en) Density converter of binary picture
JPS63182781A (en) Picture processor
JP2506825B2 (en) Color mixing processing control method
JPH11187419A (en) Unit and method for signal processing