JPS62125788A - White balance circuit - Google Patents

White balance circuit

Info

Publication number
JPS62125788A
JPS62125788A JP60265427A JP26542785A JPS62125788A JP S62125788 A JPS62125788 A JP S62125788A JP 60265427 A JP60265427 A JP 60265427A JP 26542785 A JP26542785 A JP 26542785A JP S62125788 A JPS62125788 A JP S62125788A
Authority
JP
Japan
Prior art keywords
circuit
circuits
white balance
gate
controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60265427A
Other languages
Japanese (ja)
Other versions
JP2580561B2 (en
Inventor
Masatoshi Sase
佐瀬 昌利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP60265427A priority Critical patent/JP2580561B2/en
Publication of JPS62125788A publication Critical patent/JPS62125788A/en
Application granted granted Critical
Publication of JP2580561B2 publication Critical patent/JP2580561B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Color Television Image Signal Generators (AREA)
  • Processing Of Color Television Signals (AREA)

Abstract

PURPOSE:To lighten a request for a holding characteristic of a peak holding circuit and to obtain a correct white balance by providing a latch circuit between a comparison circuit and a controller and controlling this latch circuit by a gate pulse impressed to a gate circuit for the peak holding circuit. CONSTITUTION:Between the comparison circuits 13, 14 and the controller 17, the latch circuits 21, 22 are respectively disposed and these latch circuits 21, 22 are controlled by the gate pulse from a terminal 12. According to this constitution, the request for the holding characteristic of the peak holding circuits 9-11 may be performed only during a period when the gate circuits 6-8 open a gate and the holding characteristic (leak characteristic) to the peak holding circuits 9-11 is quite softened. Thereby, the freedom for the selection of a design or an element is increased and the correct white balance can be obtained.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、例えばビデオカメラ等に用いて好適なホワ
イトバランス回路に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a white balance circuit suitable for use in, for example, a video camera.

〔発明の概要〕[Summary of the invention]

この発明は、2原色信号の夫々のレベルをピークホール
ドし、その出力を比較して制御器を介して2原色信号の
少なくとも一方の利得を制御するようにしたホワイトバ
ランス回路において、制御器と比較回路の間にランチ回
路を設けることにより、ピークホールド回路のホールド
特性(リーク特性)への要求を緩和するようにしたもの
である。
The present invention provides a white balance circuit that peak-holds the respective levels of two primary color signals, compares the outputs, and controls the gain of at least one of the two primary color signals via a controller. By providing a launch circuit between the circuits, the requirements for the hold characteristics (leak characteristics) of the peak hold circuit are relaxed.

〔従来の技術〕[Conventional technology]

ビデオカメラのホワイトバランスを取る方法として、白
い被写体を写してその時色差信号が零になるように原色
信号R,G、B各チャンネルのホワイトバランス増幅器
の利得を設定し、その値をディジタルメモリに記憶して
おく方法があり、第2図はその一例である。
To obtain white balance for a video camera, set the gain of the white balance amplifier for each channel of the primary color signals R, G, and B so that the color difference signal becomes zero when shooting a white subject, and store the values in digital memory. There is a way to do this, and Figure 2 is one example.

すなわち、第2図において、(1)はビデオカメラであ
って、このビデオカメラ(1)からの原色信号R3G、
 Bは信号処理回路(2)に供給されて信号処理され、
これより輝度信号Y、色差信号R−Y、B−Yが得られ
これを図示せずもエンコーダを通ずことにより標準のテ
レビジョン信号が取り出される。
That is, in FIG. 2, (1) is a video camera, and the primary color signal R3G from this video camera (1),
B is supplied to the signal processing circuit (2) and subjected to signal processing,
From this, a luminance signal Y and color difference signals R-Y and B-Y are obtained, and by passing these through an encoder (not shown), a standard television signal is extracted.

また、ビデオカメラ(1)からの各原色信号はホワイト
バランス増幅器(3)〜(5)に供給されて増幅された
後ゲート回路(6)〜(8)を介し°ζ夫々ピークホー
ルド回路(9)〜(11)に供給される。ゲート回路(
6)〜(8)は両面全体を白にしなくても動作するよう
に画面の中心部のみのデータをピークオールド回路(9
)〜(11)に供給するために挿入されており、端子(
12)からの画面の中心部の成る部分に対応して発生さ
れるゲートパルスによりそのゲー1−を開(。
In addition, each primary color signal from the video camera (1) is supplied to white balance amplifiers (3) to (5), amplified, and then passed through gate circuits (6) to (8) to peak hold circuits (9), respectively. ) to (11). Gate circuit (
6) to (8) use a peak old circuit (9
) to (11), and the terminal (
The gate 1- is opened by the gate pulse generated corresponding to the center part of the screen from 12).

ピークホールド回路(91、(10)の各出力は比較回
路(13)で比較され、ピークホールド回路(10) 
Each output of the peak hold circuit (91, (10)) is compared by a comparison circuit (13), and the peak hold circuit (10)
.

(11)の各出力は比較回路(14)で比較され、ピー
クホールド回路(10)の出力のレベルに対してピーク
ホールド回路+91.  (11)の出力レベルが大き
いか小さいかに応じて各出力側に夫々“1”または“0
°の出力信号が得られる。これ等の出力信号はスイッチ
(15) 、  (16)を介して制御器(17)に供
給される。スイッチ(15) 、  (16)は制御器
(17)により制御され、垂直ブランキング中閉成して
比較回路(13) 、  (14)の各出力を制御器(
17)に取り込む。制御器(17)に取り込まれたディ
ジタル信号はD/A変換器(1B) 、  (1り)で
アナログ信号に変換され、この変換されたアナログ信号
により夫々増幅器(31、(5)の利得が制御される。
(11) are compared in a comparison circuit (14), and the output level of the peak hold circuit (10) is compared with the peak hold circuit +91. (11) Depending on whether the output level is large or small, each output side is set to “1” or “0”.
An output signal of ° is obtained. These output signals are supplied to a controller (17) via switches (15) and (16). The switches (15) and (16) are controlled by the controller (17) and are closed during vertical blanking to send the respective outputs of the comparator circuits (13) and (14) to the controller (17).
17). The digital signal taken into the controller (17) is converted into an analog signal by the D/A converter (1B), (1), and the gain of the amplifier (31, (5)) is adjusted by the converted analog signal. controlled.

つまり、緑の原色信号のレベルに対して赤、青の原色信
号のレベルが同一となるように制御される。そして制御
器(17)よりD/A変換器(18)。
In other words, the levels of the red and blue primary color signals are controlled to be the same as the level of the green primary color signal. and a D/A converter (18) from the controller (17).

(19)への最終の操作情報がメモリ (20)に記憶
される。
The final operation information for (19) is stored in memory (20).

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

ところで、ホワイトバランス回路は、両面の中間でホワ
イトバランスの利得が変化すると不自然なので制御器(
17)による増幅器(31、((1)の利得の制御等は
垂直ブランキング中に行うのが一般的である。そのため
、ピークホールド回路(9)〜(11)は画面中間付近
のデータをブランキング時まで正確にオールドする必要
があり、リークに対してきびしい要求がある。
By the way, the white balance circuit is unnatural if the white balance gain changes between the two sides, so the controller (
Control of the gain of amplifier (31, (1), etc. by 17) is generally performed during vertical blanking. Therefore, peak hold circuits (9) to (11) block data near the middle of the screen. It is necessary to accurately old up to the time of ranking, and there are strict requirements against leaks.

ところが第2図の如き従来回路の場合、ピークホールド
回路(9)〜(11)が画面中間付近のデータをブラン
キング時まで正確にホールドすることが困難で、ホール
トしているレベルが徐々に変化し、ホールド特性が劣化
して正確なホワイトバランスがとれない等の不都合があ
った。
However, in the case of the conventional circuit shown in Figure 2, it is difficult for the peak hold circuits (9) to (11) to accurately hold data near the middle of the screen until blanking, and the held level gradually changes. However, there were disadvantages such as the hold characteristics deteriorated and accurate white balance could not be achieved.

この発明は斯る点に鑑みてなされたもので、ピークホー
ルド回路のホールド特性(リーク特性)への要求を緩和
して[U:、6Ttなホワイトバランスをとることがで
きるホワイトバランス回路を提供するものである。
The present invention has been made in view of the above, and provides a white balance circuit that can achieve a white balance of [U:, 6Tt] by relaxing the demands on the hold characteristics (leak characteristics) of the peak hold circuit. It is something.

〔問題点を解決するための手段〕[Means for solving problems]

この発明によるホワイトバランス回路は、2原色信号R
,G又はG、  Bの夫々のレベルをゲート回路(6)
と(7)又は(1)と(8)を通してピークホールド回
路(9)と(10)又は(10)と(11)でピークホ
ールドし、これ等のピークホールド回路の出力を比較回
路(13)または(14)で比較し、制御器(17)を
介して上記2原色信号の少なくとも一方の利得を制御す
ると共に上記制御器と上δd比較回路の間にランチ回路
(21)または(22)を設けるように構成している。
The white balance circuit according to the present invention has two primary color signals R
, G or each level of G, B is connected to a gate circuit (6).
The peak hold circuits (9) and (10) or (10) and (11) pass through (7) or (1) and (8) to hold the peak, and the outputs of these peak hold circuits are connected to the comparison circuit (13). or (14), the gain of at least one of the two primary color signals is controlled via the controller (17), and a launch circuit (21) or (22) is provided between the controller and the upper δd comparison circuit. It is configured to provide

〔作用〕[Effect]

ホワイトバランス増I唱器(3)と(4)または(4)
と(5)からの2原色信号R,G又はG、 Bをゲート
回路(6)と(7)または(7)と(8)を通してビー
クホークド回路(9)と(10)または(10)と(1
1)でピークホールドする。そして、ピークホールド回
路の各出力を比較回路(13)または(14)で比較し
、その比較出力をゲート回路に供給されるゲートパルス
によって制御されるランチ回路(21)または(22)
でラッチし、しかる後制御器(17)を介して増幅器(
3)または(5)に帰還して各原色信号のレベルが同じ
になるように各原色信号の利得を制御する。この結果、
ラッチ回路の介在により、ピークホールド回路のホール
ド特性(リーク特性)への要求が緩和され、設計や素子
の選択の自由度が増える。
White balance booster (3) and (4) or (4)
The two primary color signals R, G or G, B from and (5) are passed through gate circuits (6) and (7) or (7) and (8) to beak hawked circuits (9) and (10) or (10) and ( 1
1) Hold the peak. Then, each output of the peak hold circuit is compared by a comparison circuit (13) or (14), and the comparison output is sent to a launch circuit (21) or (22) controlled by a gate pulse supplied to a gate circuit.
After that, the amplifier (
3) or (5), and the gain of each primary color signal is controlled so that the level of each primary color signal becomes the same. As a result,
The intervention of the latch circuit eases the demands on the hold characteristics (leak characteristics) of the peak hold circuit, increasing the degree of freedom in design and selection of elements.

〔実施例〕〔Example〕

以下、この発明の一実施例を第1図に基づいて11FL
<説明する。同図において、第2図と対応するFJ8分
には同一符号を付し、その詳細説明は省略する。
Hereinafter, one embodiment of the present invention will be explained based on FIG.
<Explain. In the figure, the same reference numerals are given to the FJ8 portions corresponding to those in FIG. 2, and detailed explanation thereof will be omitted.

本実施例では比較回路(13) 、  (14)と制御
器(17)との間に夫々ランチ回路(21> 、  (
22)を設け、これ等のラッチ回路(21) 、  (
22)は端子(12)からのゲートパルスにより制御さ
れる。すなわちランチ回路(21) 、  (22)は
ゲートパルスがオンのとき、つまりゲート回路(6)〜
(8)からピークホールド回路(9)〜(11)に信号
が供給されないときは比較回路(13) 、  (1,
4)の出力をそのま一制御器(17)に送り、デー1ヘ
パルスがオフのとき、つまりゲート回路(6)〜(8)
からピークホールド回路(9)〜(11)に信号が供給
されないときはラッチ動作に入り、ゲートパルスがオフ
になる直前のデータをホールドするようにする。
In this embodiment, launch circuits (21>, (
22), and these latch circuits (21), (
22) is controlled by a gate pulse from terminal (12). In other words, the launch circuits (21) and (22) operate when the gate pulse is on, that is, the gate circuits (6) to
When no signal is supplied from (8) to the peak hold circuits (9) to (11), the comparison circuits (13), (1,
The output of 4) is sent as is to the controller (17), and when the pulse to day 1 is off, that is, the gate circuits (6) to (8)
When no signal is supplied to the peak hold circuits (9) to (11), a latch operation is performed to hold the data immediately before the gate pulse is turned off.

斯る構成により、ピークホールド回路(9)〜(11)
のホールド特性への要求はゲート回路(6)〜(8)が
ゲートを開いている時間のみでよく、第2図のゲート回
路(6)〜(8)がゲートを開いてからブランキング時
間までのホールド特性が必要なのと比べると、ピークホ
ールド回路(9)〜(11)に対するホールド特性(リ
ーク特性)はかなり緩和されることがわかる。これによ
り回路設計が楽になり、設計や素子の選択の自由度が増
え、例えばピークホールド回路(9)〜(11)に使用
されているコンデンサの値を小さくできるのでピークホ
ールド回路の立上り特性が良くなる。
With such a configuration, peak hold circuits (9) to (11)
The requirement for the hold characteristics is only the time during which the gate circuits (6) to (8) open the gates, and from the time when the gate circuits (6) to (8) in Fig. 2 open the gates to the blanking time. It can be seen that the hold characteristics (leak characteristics) for the peak hold circuits (9) to (11) are considerably relaxed compared to the hold characteristics required for the peak hold circuits (9) to (11). This makes circuit design easier and increases the degree of freedom in design and selection of elements.For example, the values of the capacitors used in peak hold circuits (9) to (11) can be made smaller, which improves the rise characteristics of the peak hold circuit. Become.

〔発明の効果〕〔Effect of the invention〕

上述の如くこの発明によれば、比較回路と制御器の間に
ラッチ回路を設け、このラッチ回路を比較回路の前にあ
るピークホールド回路用のゲート回路に印加されるゲー
トパルスで制御するようにしたので、ピークホールド回
路のホールド特性への要求はゲート回路がオンしている
時間のみでよくなり、もっとピークホールド回路のホー
ルド特性(リーク特性)への要求が緩和され、設計や素
子の選択の自由度が増えると共に正俤なホワイトバラン
スをとることができる。
As described above, according to the present invention, a latch circuit is provided between the comparison circuit and the controller, and this latch circuit is controlled by the gate pulse applied to the gate circuit for the peak hold circuit in front of the comparison circuit. Therefore, the requirements for the hold characteristics of the peak hold circuit are only limited to the time that the gate circuit is on, and the requirements for the hold characteristics (leak characteristics) of the peak hold circuit are relaxed, making it easier to design and select elements. This increases the degree of freedom and allows for accurate white balance.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の一実施例を示すブロック図、第2図
は従来回路の一例を示すブロック図である。 (1)はビデオカメラ、(3)〜(5)はホワイトバラ
ンス増1陥器、(6)〜(8)はゲート回路、(9)〜
(11)はピークホールド回路、(13) 、  (1
4)は比較回路、(17)は制御器、(18) 、  
(19)はD/A変換器、(20)はメモリである。 手続補正書 昭和61年 1月 9日 特許庁長官  宇 賀 道 部  殿 ]、事件の表示                 直
昭和60年 特 許 I!  第265427号3、 
?ili tEをする者 事件との関係   特許出願人 住 所 東京部品用区北品用6丁目7番35号名称(2
18)ソニー株式会社 代表取締役 大 賀 典 雄 4、代理人 6、補正により増加する発明の数 N  ペ (1)  明細書中、第2頁13〜18行の[であって
、・・・各原色信号は]を「であって、このビデオカメ
ラ(1)からの各原色信号R,G、Bは」と訂正する。 (2)同、第3頁2行の1供給される。」の後に下記を
加入する。 [また、増幅器(3)〜(5)からの原色信号R,G。 Bは信号処理回路(2)に供給されて信号処理され、こ
れより輝度信号Y、色差信号R−Y、B−Yが得られ、
これを図示せずもエンコーダを通すことにより標準のテ
レビジョン信号が取り出される。」 (3)同、第3頁4行及び第4頁15行の1−オールド
」を「ホールド」とd1正する。 (4)図面中、第1図及び第2図を別紙のとおりに訂1
巳する。 以上
FIG. 1 is a block diagram showing an embodiment of the present invention, and FIG. 2 is a block diagram showing an example of a conventional circuit. (1) is a video camera, (3) to (5) are white balance enhancers, (6) to (8) are gate circuits, (9) to
(11) is a peak hold circuit, (13), (1
4) is a comparison circuit, (17) is a controller, (18),
(19) is a D/A converter, and (20) is a memory. Procedural amendment January 9, 1986 Michibu Uga, Director General of the Patent Office], Indication of the case 1985 Patent I! No. 265427 3,
? Relationship with the case of a person who engages in ili tE Patent applicant address: 6-7-35, Kitashinyo, Tokyo Parts Store Name (2
18) Sony Corporation Representative Director Norio Ohga 4, Agent 6, Number of inventions to be increased due to amendment The primary color signals are corrected to ``and the primary color signals R, G, and B from this video camera (1) are''. (2) Same, page 3, 2 lines, 1 is supplied. ” and then add the following. [Also, primary color signals R, G from amplifiers (3) to (5). B is supplied to the signal processing circuit (2) and processed, from which a luminance signal Y, color difference signals R-Y, B-Y are obtained,
A standard television signal is extracted by passing this through an encoder (not shown). (3) Correct ``1-old'' on page 3, line 4 and page 4, line 15 to ``hold'' by d1. (4) In the drawings, Figures 1 and 2 have been revised as shown in the attached sheet.
Snake. that's all

Claims (1)

【特許請求の範囲】 2原色信号の夫々のレベルをゲート回路を通してピーク
ホールド回路でピークホールドし、該ピークホールド回
路の出力を比較回路で比較し、 制御器を介して上記2原色信号の少なくとも一方の利得
を制御すると共に 上記制御器と上記比較回路の間にラッチ回路を設けたこ
とを特徴とするホワイトバランス回路。
[Claims] The respective levels of the two primary color signals are passed through a gate circuit and peak held in a peak hold circuit, the outputs of the peak hold circuit are compared in a comparison circuit, and at least one of the two primary color signals is transmitted through a controller. What is claimed is: 1. A white balance circuit for controlling the gain of a white balance circuit, and further comprising a latch circuit provided between the controller and the comparison circuit.
JP60265427A 1985-11-26 1985-11-26 White balance circuit Expired - Fee Related JP2580561B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60265427A JP2580561B2 (en) 1985-11-26 1985-11-26 White balance circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60265427A JP2580561B2 (en) 1985-11-26 1985-11-26 White balance circuit

Publications (2)

Publication Number Publication Date
JPS62125788A true JPS62125788A (en) 1987-06-08
JP2580561B2 JP2580561B2 (en) 1997-02-12

Family

ID=17417004

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60265427A Expired - Fee Related JP2580561B2 (en) 1985-11-26 1985-11-26 White balance circuit

Country Status (1)

Country Link
JP (1) JP2580561B2 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5396626A (en) * 1977-02-03 1978-08-24 Sony Corp Control circuit for white balance
JPS56104593A (en) * 1980-01-23 1981-08-20 Matsushita Electric Ind Co Ltd Automatic color balance device
JPS59214312A (en) * 1983-05-20 1984-12-04 Hitachi Ltd Automatic gain adjusting circuit
JPS60189391A (en) * 1984-03-08 1985-09-26 Seiko Epson Corp Video camera

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5396626A (en) * 1977-02-03 1978-08-24 Sony Corp Control circuit for white balance
JPS56104593A (en) * 1980-01-23 1981-08-20 Matsushita Electric Ind Co Ltd Automatic color balance device
JPS59214312A (en) * 1983-05-20 1984-12-04 Hitachi Ltd Automatic gain adjusting circuit
JPS60189391A (en) * 1984-03-08 1985-09-26 Seiko Epson Corp Video camera

Also Published As

Publication number Publication date
JP2580561B2 (en) 1997-02-12

Similar Documents

Publication Publication Date Title
US4069432A (en) Signal comparator circuit
US5563666A (en) High luminance color suppression circuit
US3627911A (en) White balance control system
JPS59111492A (en) Digital signal processing circuit
US4086615A (en) Method and apparatus for the gamma correction of video signals
JPS62125788A (en) White balance circuit
US5272521A (en) White balance control based upon negative or positive mode selection
JP3327614B2 (en) Imaging device
USRE28774E (en) White balance control system
US5428402A (en) Tint detection circuit for automatically selecting a desired tint in a video signal
US4667224A (en) White balance correcting device
US5311322A (en) Video camera with negative-positive reversal function
JP3114878B2 (en) Imaging device
JPS5869192A (en) Integrated interface circuit between rgb matrix and video output stage of color television receiver
JP3733641B2 (en) Color signal processing circuit
JPS6347119Y2 (en)
JPS5819089A (en) Luminance signal correcting system for color television camera
JP3035929B2 (en) Video signal output circuit of television camera
JP3195977B2 (en) White balance control device
JP2782697B2 (en) Auto white balance circuit
JPH04170888A (en) White balance correction device
JPS60214692A (en) Gradation correction circuit of color video signal
JPH0570987B2 (en)
JPH03159493A (en) Matrix transformation circuit
JPH11136698A (en) Color signal processing circuit, its method and camera

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees