JPS62117726U - - Google Patents
Info
- Publication number
- JPS62117726U JPS62117726U JP220686U JP220686U JPS62117726U JP S62117726 U JPS62117726 U JP S62117726U JP 220686 U JP220686 U JP 220686U JP 220686 U JP220686 U JP 220686U JP S62117726 U JPS62117726 U JP S62117726U
- Authority
- JP
- Japan
- Prior art keywords
- power switch
- play
- turned
- deck
- control unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 1
Description
第１図はこの考案のリセツト回路の一実施例の
回路図、第２図は従来のリセツト回路の回路図、
第３図は第２図のリセツト回路の動作を説明する
ための各部の波形図である。 ２……電源スイツチ、３……電源トランス、５
……整流ダイオード、６……コンデンサ、１５…
…ストツプスイツチ、１６……安定化電源回路、
１７……デツキ制御部。
回路図、第２図は従来のリセツト回路の回路図、
第３図は第２図のリセツト回路の動作を説明する
ための各部の波形図である。 ２……電源スイツチ、３……電源トランス、５
……整流ダイオード、６……コンデンサ、１５…
…ストツプスイツチ、１６……安定化電源回路、
１７……デツキ制御部。
Claims (1)
- デツキメカニズムを搭載する機器において、「
ＰＬＡＹ」中または「ＲＥＣ／ＰＬＡＹ」中の電
源スイツチのオフ時にストツプ状態とするために
電源回路の２次側でグランド側に電源スイツチを
入れることにより電源スイツチオフ時のトリガ信
号を取り出しデツキ制御部をリセツトすることを
特徴とするリセツト回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP220686U JPS62117726U (ja) | 1986-01-11 | 1986-01-11 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP220686U JPS62117726U (ja) | 1986-01-11 | 1986-01-11 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62117726U true JPS62117726U (ja) | 1987-07-27 |
Family
ID=30780827
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP220686U Pending JPS62117726U (ja) | 1986-01-11 | 1986-01-11 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62117726U (ja) |
-
1986
- 1986-01-11 JP JP220686U patent/JPS62117726U/ja active Pending