JPS6192169A - Multioutput dc/dc converter - Google Patents

Multioutput dc/dc converter

Info

Publication number
JPS6192169A
JPS6192169A JP21313584A JP21313584A JPS6192169A JP S6192169 A JPS6192169 A JP S6192169A JP 21313584 A JP21313584 A JP 21313584A JP 21313584 A JP21313584 A JP 21313584A JP S6192169 A JPS6192169 A JP S6192169A
Authority
JP
Japan
Prior art keywords
transistor
output
sub
pulse width
turn
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21313584A
Other languages
Japanese (ja)
Inventor
Akio Konemori
章雄 小根森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP21313584A priority Critical patent/JPS6192169A/en
Publication of JPS6192169A publication Critical patent/JPS6192169A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/22Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

PURPOSE:To reduce the turning OFF loss of a main transistor by providing an oscillator which outputs a triangular wave signal or a reverse sawtooth wave signal in a pulse width modulator for stabilizing the DC output. CONSTITUTION:A main transistor 4 is driven by a pulse width modulation signal of a comparator 16 to stabilize the DC voltage to be supplied to a load 12. On the other hand, a sub transistor 20 is driven by the pulse width modulation signal of a comparator 26 to stabilize the DC voltage supplied to a load 23. The output signal of an oscillator 27 is a reverse sawtooth wave, and the turning ON periods of the transistors 4, 20 coincide, and the turning OFF time of the transistor 20 is earlier than the turning OFF period of the transistor 4.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はパルス幅制御に工9生出力全安定化させ%か
つこの主出力に同期して副出力も同じくパルス幅itt
制御に、Cり安定化させる多出力D C−DCコンバー
タに関するものである。
[Detailed Description of the Invention] [Industrial Application Field] This invention uses pulse width control to stabilize the entire output of the main output, and in synchronization with this main output, the sub output also has a pulse width itt.
The present invention relates to a multi-output DC-DC converter that stabilizes C for control purposes.

〔従来の技術〕[Conventional technology]

従来この釉の回路として第7図に示すものがあった。第
7図において、人力電源(1)は屯力変侯トランス(2
)の−次巻線(8)ラブrして王トランジスタ(4)に
接続されている。′!た、入力電源(1)にトランス(
2)のリセット巻i (Ill ’に弁してダ1オード
(13) Vc4 ffl続されている。トランス(2
)の二次巻線(7)に歪流ダイオード(8)と(9)に
接続され、平滑用のチョークコイル調とキャパシタl、
1力を介して負向叫に接続されている。負荷(121の
両端は、示早峨圧(131と共に誤走増幅器(14)の
入力に接続されている。誤差増1商器Q剣の出力は、発
振器(15)の出力と共に比較器(16)の入力に接続
され、比較器(時の出力は王トランジスタ(4)のベー
スに接続されている。一方、トランス(2)のもう一つ
の二次巻線すηは整流ダイオード(刊と(194b−工
び副トランジスタ咬に接続され、千甫用のテヨ−クコ4
ル(211とキャパシタ関を介して負荷1231Kff
l続されている。負荷−1の両端は、基準電圧例と共に
誤差増幅看過jの入力に接続されている。誤差増幅器(
至)の出力は、発振器(ロ)の出力と共に比較器t26
1の入力vc接続さn1比較器tS+の出力は副トラン
ジスタに)10ベースに接続されている。
Conventionally, there was a circuit for this glaze as shown in FIG. In Figure 7, the human power source (1) is the Tunli Transformer (2).
) is connected to the second winding (8) and to the main transistor (4). ′! In addition, a transformer (
2) Reset winding i (Ill') is connected to diode (13) Vc4 ffl.Transformer (2)
) is connected to the distorted current diodes (8) and (9) to the secondary winding (7), and a smoothing choke coil and a capacitor l,
1 is connected to the negative direction scream through the force. Both ends of the load (121) are connected to the input of the error amplifier (14) together with the differential pressure (131). ), and the output of the comparator (1) is connected to the base of the transistor (4). Meanwhile, the other secondary winding of the transformer (2) η is connected to the rectifier diode (1) and ( 194b - Connected to the sub-transistor block, Chiho's terminal block 4
load (1231Kff via 211 and capacitor)
It is connected. Both ends of load-1 are connected to the input of error amplification circuit j along with a reference voltage example. Error amplifier (
The output of the oscillator (b) is sent to the comparator t26
The output of the n1 comparator tS+ is connected to the base of the sub-transistor (1) with the input vc connected to the n1 (10) base.

次に上記構成の動作について説明する。先ず入力電源(
1)として厘猟′屯圧 Vii)ランス(2)の−次巻
i (81に印加し、主トランジスタ(4)全周期的に
開閉動作させると、二次巻線(7)と57)には、トラ
ンス(2)の−次巻線と二次巻線の巻数比に応じ几矩形
波電圧が誘起されん。また巻線(6)に、王トランジス
タ(4)が開い友ときに発生する逆誘起電圧を利用して
ダイオード(6) ’k 4 逃させることに工9トラ
ンス(2)の磁束を初期状態に戻す、即ちリセットさせ
る機能を、もっている。
Next, the operation of the above configuration will be explained. First, input power (
1) is applied to the secondary winding i (81) of the lance (2), and when the main transistor (4) is opened and closed in all cycles, the secondary winding (7) and 57) A rectangular wave voltage is induced depending on the turns ratio between the negative winding and the secondary winding of the transformer (2). In addition, by using the reverse induced voltage generated when the main transistor (4) opens in the winding (6), the magnetic flux of the transformer (2) is returned to the initial state by causing the diode (6) to escape. It has a function to return or reset.

王トランジスタ(4)が閉じているときに、二次巻& 
(7) [誘起する電圧に、ダイオード(8)と(9)
にエフ系流され、チョークコイルσqとキャノ(シタJ
IIICエリ平滑されfC直流電圧が負荷(胸に供給さ
れる。また負荷(埒に供給される直流電圧は基準電圧(
13)と、誤差増幅器(141において比較され、この
絹差増幅器a旬の出力を発振器μsJに工って出力され
る一定周勘鋸歯状波信号と、比11g器(161におい
て比較すると、一定周期のパルス喝変調侶号に変換され
る。このパルス幅変調侶号τ王トランジスタ(4)を駆
動すると、負荷(農に供給される@流厖圧は安定化され
る。
When the main transistor (4) is closed, the secondary winding &
(7) [For the induced voltage, diodes (8) and (9)
The F system was swept away, and the choke coil σq and Cano (Sita J
The smoothed fC DC voltage is supplied to the load (chest).The DC voltage supplied to the load (chest) is equal to the reference voltage (
13) and the error amplifier (141), and the constant frequency sawtooth wave signal which is output by converting the output of the difference amplifier a to the oscillator μsJ, and the constant frequency sawtooth wave signal which is compared in the ratio amplifier (161). When this pulse width modulator is driven by the transistor (4), the flow pressure supplied to the load is stabilized.

一方、王トランジスタ(4)がオ〕じているときに二次
巻線(lvに誘起する電圧は、副トランジスタ盆が閉じ
ているときに、ダイオード(i8)と[19J vc工
f)姫流すレ、チョークコイル+Zllとキャパシタ関
にエフ平滑され九亘流蒐圧が負荷−)に供給される。筐
た負荷−1に供給される@苑1圧は基準電圧例と、誤差
増幅器−に2いて比較され、この誤差増幅器−の出力k
 @71記発振器(157の一足周期庸一状波信号と。
On the other hand, when the main transistor (4) is open, the voltage induced in the secondary winding (lv) flows through the diode (i8) and [19J vc f] when the sub-transistor tray is closed. The nine current pressure is smoothed by the choke coil +Zll and the capacitor and is supplied to the load (-). The voltage supplied to the load 1 in the enclosure is compared with the reference voltage in an error amplifier 2, and the output k of this error amplifier is
@71 Oscillator (with 157 single-cycle wave signals).

比較i 7n+に2いて比較すると、一定周期のパルス
幅変調信J@に変換される。このパルス幅変調1百号で
副トランジスタ陣を駆動すると、負向倭)に供給される
@流゛屯圧は安定化される。
When comparing i 7n+ with 2, it is converted into a pulse width modulated signal J@ with a constant period. When the sub-transistor group is driven by this pulse width modulation, the current pressure supplied in the negative direction is stabilized.

ここで、副トランジスタ呵の開閉@作は、王トランジス
タ(4)の開閉動作に同期し、かつ副トランジスタに)
)の導通時間幅が生トランジスタ(4)の導通時間幅エ
ク少なくなるように巻線(3)の巻数が設定される。更
に主トランジスタ(4)と副トランジスタに))のター
ンオフ時期に一致している。
Here, the opening/closing of the sub-transistor (2) is synchronized with the opening/closing operation of the main transistor (4), and the opening/closing of the sub-transistor (4) is
) The number of turns of the winding (3) is set so that the conduction time width of the raw transistor (4) is smaller than the conduction time width of the raw transistor (4). Furthermore, the turn-off timings of the main transistor (4) and the sub-transistor (4) coincide.

第7図における谷部の動作波形t−第8図に示す。The operating waveform t at the trough in FIG. 7 is shown in FIG.

taJにおいて、 oseは発撮器邸)の出力波形、A
MPIは、誤差増幅器間の出力信号である。働)VCS
;−いて、v[]□ハトランス(2)の巻線(7)のv
j起成圧、(cl Ic &いて、18□は巻線(7)
の出力′電流、社jに2いて、v82Ic 巻線(17
) ノL’5 W jjL圧、(el Ic 2Vrて
、AMP 2 U誤差増幅器In+の出力信号、(fJ
K9いて、v08□ は副トランジスタ咬のコレクタ・
エミッタ間離圧、(g)において、182は巻線rX”
l)の出力′電流、(h)において、v081ハ王トラ
/ジスタ(4ンのコレクj1@エミッタ聞屯圧、そして
(1)において、ip  は王トランジスタ(4)のコ
レクタ電流である。
In taJ, ose is the output waveform of the generator), A
MPI is the output signal between the error amplifiers. work) VCS
;-, v[]□Ha v of winding (7) of transformer (2)
j generated pressure, (cl Ic &, 18□ is the winding (7)
The output 'current of is 2 in the company j, and the v82Ic winding (17
) ノL'5 W jjL pressure, (el Ic 2Vr, output signal of AMP 2 U error amplifier In+, (fJ
K9, v08□ is the collector of the sub-transistor.
In the emitter separation pressure, (g), 182 is the winding rX''
In (h), the collector j1@emitter pressure of the transistor (4), and in (1), ip is the collector current of the transistor (4).

そして王トランジスタ(4)と副トランジスタ1.20
+のm咋を詳細に見ると第9図に示す波形になる。第Q
殿I f(% lハイ n   ?N   n   n
   ikランス(9,)ノ各巻at(al t (5
) + (7) + Qq)tv巻fi’T’あり、工
、は負荷(胸に供給される電流、そして 工2は負荷μ
s1に供給される電流である。trはトランジスタのタ
ーンオン時間、tvはトランジスタのターンオフ時に2
けるコレクタ・エミッタ間電圧の上昇時間s  ttは
コレクタ電流の下降時間″′Cある。ま7’(Tはl1
l−DCコンバータの周期′″cある。
And the king transistor (4) and the sub transistor 1.20
If we look closely at the + m, we get the waveform shown in Figure 9. Q.
If (% l high n ?N n n
Each volume of ik Lance (9,) at(al t (5
) + (7) + Qq) tv winding fi'T', ng, is the load (current supplied to the chest, and ng 2 is the load μ
This is the current supplied to s1. tr is the turn-on time of the transistor, and tv is 2 when the transistor is turned-off.
The rising time s tt of the collector-emitter voltage is the falling time ``'C of the collector current.
The period of the l-DC converter is ``c''.

と0ろτ、DC−DCコンバータIcs’いて、トラン
ジスタの損失の大半にトランジスタのターンオンおよび
ターンオフ時の過渡損失である。ここに、王トランジス
タ(4)の過渡損失P工に次式で表わせる。
In the DC-DC converter Ics', most of the loss in the transistor is transient loss when the transistor is turned on and turned off. Here, the transient loss P of the transistor (4) can be expressed by the following equation.

17c1 副トランジスタ■の過渡損失 P2に次式で
表わせる。
17c1 Transient loss of sub-transistor ■ P2 can be expressed by the following formula.

な”、第9図1cおいて王トランジスタ(4)のターン
オフ時、コレクタ・エミッタ間電圧が立上るまで、コレ
クタ′鳴流が減少しないのに、インダクタンス負荷全開
閉させているためである。即ち、トランジスタの過渡損
失の大半はターンオフ時の損失が占める。
This is because the inductance load is fully opened and closed even though the collector current does not decrease until the collector-emitter voltage rises when the main transistor (4) turns off in Figure 9 1c. , most of the transient loss of a transistor is the loss at turn-off.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

従来の多出力DC−DCC一式−タに、副トランジスタ
1.201のターンオフ損失が発生しない利点があるが
、王トランジスタ(4)のターンオフ損失は二田力分発
生しており、−次眠圧 V□が高電圧である場合には、
王トランジスタ(4)のターンオフ損失が大きくなる問
題点があった。
The conventional multi-output DC-DCC set has the advantage that the turn-off loss of the sub-transistor (1.201) does not occur, but the turn-off loss of the main transistor (4) is generated by Futada's force, and the -sub-sleep pressure V If □ is a high voltage,
There was a problem in that the turn-off loss of the transistor (4) became large.

この発明はこのような問題点全解決するためになされた
もので、王トランジスタ(4)のターンオフ損失を減少
させコンバータ全体としての変換効率を高めた多出力D
C−DCC一式−タを得ること全目的とするものである
This invention was made to solve all of these problems, and is a multi-output D that reduces the turn-off loss of the main transistor (4) and increases the conversion efficiency of the converter as a whole.
The overall objective is to obtain a complete set of C-DCC data.

〔問題点を解決するための手段〕[Means for solving problems]

直流出力を安定化させるためのパルス幅変調回路に三角
波信号若しくは逆鋸歯状波信号を出力する発揚器を設け
fCものである。
This is an fC type in which an oscillator for outputting a triangular wave signal or an inverse sawtooth wave signal is provided in a pulse width modulation circuit for stabilizing the DC output.

〔作用〕[Effect]

上記の発揚器にエフ、王トランジスタのターンオン時期
と副トランジスタのターンオフ時期とが一致若しくは生
トランジスタがターンオンLJc後に副トランジスタが
ターンオンし、かつ王トランジスタがターンオフする以
前に副トランジスタ上ターンオフさせる。
In the above energizer, the turn-on timing of the main transistor and the turn-off time of the sub-transistor match, or the sub-transistor is turned on after the raw transistor is turned on LJc, and the sub-transistor is turned off before the main transistor is turned off.

〔実施例〕〔Example〕

第1図は、この発明の第1の実施例を示す回路1″′C
ある。同図に2いて、(a)は光撮詣であり、この発振
器「)は逆鋸歯状彼を出力し得る発揚器でらる。fxh
、他の構成散素は、従来例を示す第7図と同一であるた
め同一符号を付してその詳しい祝明は省略する。
FIG. 1 shows a circuit 1'''C showing a first embodiment of the present invention.
be. 2 in the same figure, (a) is an optical sensor, and this oscillator () is an oscillator that can output an inverted sawtooth wave.fxh
, and other constituent elements are the same as those in FIG. 7 showing the conventional example, so the same reference numerals are given and detailed description thereof will be omitted.

次に、上3C構成の動作について読切すゐ。先ず王トラ
ンジスタ(4)に、負荷(農に9&袷する直流電圧全安
定化するように、比較器(16〕のパルス幅変調回路に
より駆動される。一方、副トランジスタ峻も負荷(23
1に供給する直流電圧を安定化するように、比較器列1
のパルス幅変調信号vc工り駆動される。
Next, let's read about the operation of the above 3C configuration. First, the primary transistor (4) is driven by the pulse width modulation circuit of the comparator (16) so as to fully stabilize the DC voltage across the load (9).Meanwhile, the secondary transistor (4) is also driven by the pulse width modulation circuit of the comparator (16).
comparator array 1 to stabilize the DC voltage supplied to comparator array 1.
It is driven by a pulse width modulated signal VC.

ここで、発振器(司の出力信号は逆鋸歯状波であるため
に主トランジスタ(4)と副トランジスタ四のターンオ
ン時期は一致する。そして、副トランジスタ咬のターン
オフ時期は主トランジスタ(4)のターンオフ時期エリ
早い。
Here, since the output signal of the oscillator is an inverse sawtooth wave, the turn-on timing of the main transistor (4) and the sub-transistor (4) coincide.The turn-off timing of the sub-transistor (4) is the turn-off timing of the main transistor (4). It's early in the season.

第1図における各部の動作波形を第2図に示す。FIG. 2 shows operating waveforms of each part in FIG. 1.

図に2いて、第8図と同一符号は同一部分を示す。2, the same reference numerals as in FIG. 8 indicate the same parts.

次に王トランジスタ(4)と副トランジスター〇詳細な
動作を第3図に示す。図において、第9図と同一符号に
同一部分を示す。第3図において、副トランジスタ咬に
はターンオン損失は発生ぜず。
Next, the detailed operation of the main transistor (4) and the sub-transistor is shown in Fig. 3. In the figure, the same parts are indicated by the same reference numerals as in FIG. 9. In Figure 3, no turn-on loss occurs in the sub-transistor.

逆にターンオフ損失が発生する。先ず、王トランジスタ
(4)の過渡損失 P、は次式で表わせる。
Conversely, turn-off loss occurs. First, the transient loss P of the transistor (4) can be expressed by the following equation.

また、副トランジスタに))の過渡損失P4は次式で表
わせる。
In addition, the transient loss P4 of )) in the sub transistor can be expressed by the following equation.

第7図の回路と第1図の回路に2ける主トランジスタ(
4)と副トランジスタに))の過渡損失の和を比較する
と下式で表わせる。ただし1r=1v=1.=1  と
仮定する。
The circuit of Figure 7 and the circuit of Figure 1 have two main transistors (
Comparing the sum of the transient losses of 4) and auxiliary transistor), it can be expressed by the following formula. However, 1r=1v=1. Assume that =1.

即ち、(Pよ+P2)〉(P3+P4)となる。That is, (Pyo+P2)>(P3+P4).

故に、第1図の回路のトランジスタの過渡損失下口は第
7因の回路のトランジスタの過渡損失和に比べて小さい
。即ちこの実施例による多出力DC−DCC一式−タの
方が従来のそれに比べ変換効率は篩いことと・なる。
Therefore, the lower transient loss of the transistor in the circuit of FIG. 1 is smaller than the sum of the transient loss of the transistor in the circuit of the seventh factor. That is, the multi-output DC-DCC set according to this embodiment has a higher conversion efficiency than the conventional one.

次に、第4図はこの発明の第2の実施例を示す回路図で
ある。
Next, FIG. 4 is a circuit diagram showing a second embodiment of the present invention.

同図VC′J?いて、囮1は発振器であり、この発振器
(至);は一般的な三角波を出力し得る発振器でろる。
Same figure VC'J? The decoy 1 is an oscillator, and this oscillator is an oscillator that can output a general triangular wave.

な3、他の構成要素は、従来レリを示す第7図と同一で
ある几め同一符号を付してその詳しい説明は省略する。
3. Other components are given the same reference numerals as those in FIG. 7 showing the conventional reli, and detailed explanation thereof will be omitted.

次に、上Sピ構成の動作について説明する。先ず、王ト
ランジスタ(4)は負荷(1々に供給する直流電圧を安
定化するように、比較器α6)のパルス幅変調信号にエ
リ、協動される。一方、副トランジスターも負荷12!
3+に供給する直流電圧上安定化するように、比較器興
1のパルス幅変調信号に、c9駆動される。ここで、発
儂福β)の出力信号は三角波であるために王トランジス
タ(4)と副トランジスタ(4)のターンオン2工Uタ
ーンオフ時勘は一紋しない。そして、王トラノジスj’
(47がターンオンした後に副トランジスタ(20)が
ターンオンされ、一方、主トランジスタ(4)がターン
オフされる前に副トランジスタに)がターンオン丁ゐ工
うVc咋用する・ 第4図における各部の動作波形全第5図に示す。
Next, the operation of the upper SP configuration will be explained. First, the main transistor (4) is operated in conjunction with the pulse width modulated signal of the load (comparator α6) so as to stabilize the DC voltage supplied to the load (comparator α6). On the other hand, the sub-transistor also has a load of 12!
C9 is driven by the pulse width modulation signal of comparator 1 so as to stabilize the DC voltage supplied to 3+. Here, since the output signal of the output signal β) is a triangular wave, there is no difference in the turn-on and turn-off times of the main transistor (4) and the sub-transistor (4). And King Toranozj'
(The sub-transistor (20) is turned on after 47 is turned on, while the sub-transistor is turned on before the main transistor (4) is turned off). The complete waveform is shown in Figure 5.

凶に分いて、第8図と同一符号に同一部分?示す。Is it strange that the same numbers and parts are the same as in Figure 8? show.

次に王トランジスタ(4)と副トランジスタ盆の詳細な
tIJJ作を第6図に示す。図に2いて、第9図と同一
符号は同一部分を示す。第6図Kjrいて、副トランジ
スタ(イ)i Ic n s ターンオン損失とターン
オフ損失が発生する。
Next, Figure 6 shows the detailed tIJJ construction of the main transistor (4) and the sub-transistor tray. 2, the same reference numerals as in FIG. 9 indicate the same parts. In FIG. 6, a turn-on loss and a turn-off loss occur in the sub-transistor (a) i Ic n s.

先ず、王トランジスタ(4)の過渡損失 P3は次式%
式% ″また、副トランジスタ(4)の過渡損失P4に次式で
表わせる。
First, the transient loss P3 of the transistor (4) is expressed by the following formula %
Formula %'' Also, the transient loss P4 of the sub-transistor (4) can be expressed by the following formula.

e2 X()V、X工、〕 p 第7図の回路と第4図の回路に2ける王トランジスタ(
4)と副トランジスタ■の過渡損失の和を比較すると下
式で表わせる。ただしtr=j、v=t 、、=j、 
 と仮定する。
e2 X()V,
Comparing the sum of the transient losses of 4) and the sub-transistor (2), it can be expressed by the following formula. However, tr=j, v=t, ,=j,
Assume that

即ち、(P工+P2)メP3+P4)となる。That is, (P + P2) P3 + P4).

故に、第4図の回路のトランジスタの過渡損失和は第7
図の(ロ)路の過咳損失和に比べて小さい。即ち、この
実施例による多出力DC−])Cコンバータの方が従来
のそれに比し変換効率に高いこととなる。
Therefore, the sum of the transient losses of the transistors in the circuit of FIG.
It is smaller than the sum of hypercough loss in path (b) of the figure. That is, the multi-output DC-])C converter according to this embodiment has higher conversion efficiency than the conventional one.

な2上記の実施ψりでは、DC−DCコンバータの変換
方法がトランスの磁束を片励研するフォワード拳コンバ
ータについて示したが、トランスの磁束を正負両方向に
励磁するプッシュプル−コンバータにおいても向碌の効
果がある。
2 In the above implementation, the DC-DC converter conversion method is a forward fist converter that excites the magnetic flux of the transformer in one direction, but it is also suitable for a push-pull converter that excites the magnetic flux of the transformer in both positive and negative directions. There is an effect.

また、開閉動作する素子がトランジスタの場合VCつい
てのみ示したが、その他のMOS FETあるいはサイ
リスタ等のスイッチ素子T:も工い。
In addition, when the element that opens and closes is a transistor, only VC is shown, but other switching elements such as MOS FET or thyristor can also be used.

更に、上記の実施例では、二出力のDC−DCCコンバ
ーミルについて述べたが、三出力以上、即ち被数出力の
DC−DCコンバータでも、上MC夾施例と同僚の効果
が優られる。
Further, in the above embodiment, a two-output DC-DCC converter mill was described, but the effects of the above MC embodiment and colleagues are also excellent in a DC-DC converter with three or more outputs, that is, a decimal output.

な′j3−発振器の回路は、上記実施例に示し九逆鋸歯
状彼侶号あるいは一ノ反的な三角波IN号が得られA斤
I−、HlFのIう斤帥1路でもよい−また、出力の安
定化は、電圧のみならず゛直流あるいは1力でもよい。
The circuit of the 3-oscillator shown in the above embodiment can obtain a nine-inverted sawtooth signal or a one-inverted triangular wave IN signal, and may also be a one-way circuit of A(I) and HIF. The output can be stabilized not only by voltage but also by direct current or single power.

〔発明の効果〕〔Effect of the invention〕

以上のように、この発明によれは回路に逆鋸歯状121
!II号あるいは一般的な三角波信号を出力し得る発振
器を設けたので、トランジスタ等の王スイッチ素子と副
スイッチ素子とのターンオン時期を同期させ、あるいは
王スインテ素子のターンオン時期エフも副スイッチ系子
のターン時pAを遅らせると共に副スイッチ素子のター
ンオフ時゛期を王スイッチ素子のターンオフ時期以前v
c設定することがT:@ s七の結果、王スイッチ系子
のターンオフ時のコレクタ1流を低下させてターンオフ
損失を低減し、多出力DC−DCコンノ(−夕全体とし
ての変換効率金高めることが′c′きる。
As described above, according to the present invention, the reverse sawtooth pattern 121 is formed in the circuit.
! Since an oscillator capable of outputting a No. II or general triangular wave signal is provided, the turn-on timing of the main switch element such as a transistor and the sub-switch element can be synchronized, or the turn-on timing of the main switch element such as a transistor can be synchronized with that of the sub-switch element. At the time of turn, pA is delayed and the turn-off time of the sub-switch element is set before the turn-off time of the main switch element.
As a result of setting T:@s7, the collector 1 current at turn-off of the main switch system is lowered, the turn-off loss is reduced, and the conversion efficiency as a whole is increased. Things will happen.

【図面の簡単な説明】[Brief explanation of drawings]

第1図にこの発明の第1の実施?llを示すU成因、第
2図は第1図に示す回路の谷部の動作を示す鼓形図、第
6図は上8C第1の実施例に示す回路に2けるトランジ
スタの動作波形図、第4図にこの光明の第2の実施例全
示す回路図、第5図に第4図に示す回路の各部の@作を
示す波形図、第6図は上記第2の実施例に示す回路VC
おけるトランジスタの動作波形図、第7図に従来の多出
力DC−DCコンバータを示す回路図、第8図は第7図
に示す回路の谷部の動作を示す波形図、第9図は上記従
来の回路に2けるトランジスタの動作鼓形図である。 
。 図VC,,9いて、(1)U人力′喝源Th (21U
 ) ランス、(81゜(5)はトランス(2)の−次
巻線% (7)t 117)はトランス(2)の二次巻
綜、(4)は王トランジスタ、に))は副トランジスタ
、(61、tel 、 (93、(B) 、 t19)
は夕゛イオード、+JO) 。 121)にチョークコイル、(ロ)、関にキャパシタ、
 (E 、 n+は負荷、(187、例は恭準篭圧、9
句、μs〕は誤走瑣幅器、(16I を隣1は比較器、
呪1.四1は発振器である。 なお、谷図中、同−符号は同−又は相当品分を示す。
Figure 1 shows the first implementation of this invention? FIG. 2 is an hourglass diagram showing the operation of the trough of the circuit shown in FIG. Fig. 4 is a circuit diagram showing the entire second embodiment of this light, Fig. 5 is a waveform diagram showing the operation of each part of the circuit shown in Fig. 4, and Fig. 6 is the circuit shown in the above second embodiment. VC
Figure 7 is a circuit diagram showing a conventional multi-output DC-DC converter, Figure 8 is a waveform diagram showing the operation of the trough of the circuit shown in Figure 7, and Figure 9 is a circuit diagram showing the conventional multi-output DC-DC converter. FIG. 2 is an operation hourglass diagram of transistors in the circuit of FIG.
. Figure VC, 9, (1) U human power source Th (21U
) Lance, (81° (5) is the -secondary winding of transformer (2) % (7) t 117) is the secondary winding of transformer (2), (4) is the main transistor, and ) is the sub-transistor. , (61, tel, (93, (B), t19)
is evening iode, +JO). 121) is a choke coil, (b) is a capacitor,
(E, n+ is the load, (187, example is the positive pressure, 9
phrase, μs] is an error-run trivializer, (16I is the adjacent 1 is a comparator,
Curse 1. 41 is an oscillator. In addition, the same symbol in the valley diagram indicates the same or equivalent item.

Claims (1)

【特許請求の範囲】[Claims] トランスの一次巻線側に接続された主スイッチ素子と、
前記トランスの二次巻線側に接続された副スイッチ素子
と、前記トランスの二次巻線側に接続された整流ダイオ
ード、平滑用のチョークコイルおよびキャパシタから成
る複数の出力回路と、これら出力回路の出力を安定化す
るための複数のパルス幅変調回路とを有する多出力DC
−DCコンバータにおいて、前記パルス幅変調回路に、
前記主スイッチ素子の導通と同時若しくは導通後に前記
副スイッチを導通させ、かつ前記主スイッチ素子が遮断
される以前に前記副スイッチ素子を遮断させるための三
角波信号若しくは逆鋸歯状波信号を出力する発振器を設
けたことを特徴とする多出力DC−DCコンバータ。
A main switch element connected to the primary winding side of the transformer,
A plurality of output circuits including a sub-switch element connected to the secondary winding side of the transformer, a rectifier diode, a smoothing choke coil, and a capacitor connected to the secondary winding side of the transformer, and these output circuits. a multi-output DC with multiple pulse width modulation circuits to stabilize the output of the
- in the DC converter, the pulse width modulation circuit;
an oscillator that outputs a triangular wave signal or an inverse sawtooth wave signal to make the sub switch conductive at the same time as or after the main switch element is made conductive, and to cut off the sub switch element before the main switch element is cut off; A multi-output DC-DC converter characterized by being provided with.
JP21313584A 1984-10-11 1984-10-11 Multioutput dc/dc converter Pending JPS6192169A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21313584A JPS6192169A (en) 1984-10-11 1984-10-11 Multioutput dc/dc converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21313584A JPS6192169A (en) 1984-10-11 1984-10-11 Multioutput dc/dc converter

Publications (1)

Publication Number Publication Date
JPS6192169A true JPS6192169A (en) 1986-05-10

Family

ID=16634154

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21313584A Pending JPS6192169A (en) 1984-10-11 1984-10-11 Multioutput dc/dc converter

Country Status (1)

Country Link
JP (1) JPS6192169A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS648867A (en) * 1987-06-30 1989-01-12 Rohm Co Ltd Switching regulator

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS648867A (en) * 1987-06-30 1989-01-12 Rohm Co Ltd Switching regulator

Similar Documents

Publication Publication Date Title
US6831847B2 (en) Synchronous rectifier drive circuit and power supply including same
US5331533A (en) Zero voltage switching power converters
US6538905B2 (en) DC-to-DC power converter including at least two cascaded power conversion stages
US5206800A (en) Zero voltage switching power converter with secondary side regulation
US4479175A (en) Phase modulated switchmode power amplifier and waveform generator
US6201719B1 (en) Controller for power supply and method of operation thereof
US5353212A (en) Zero-voltage switching power converter with ripple current cancellation
US5065300A (en) Class E fixed frequency converter
US6061255A (en) Drive circuit for synchronous rectifiers in isolated forward converter
EP0567257A2 (en) Drive circuit for power switches of a zero-voltage switching power converter
JP3514552B2 (en) DC-DC converter
JP2003513606A (en) External drive method of synchronous rectification
US5818704A (en) Synchronizing/driving circuit for a forward synchronous rectifier
US5282122A (en) High voltage power supply topology suited for miniaturization
JPH0748942B2 (en) High efficiency power converter with synchronous switching system
US5151852A (en) Class E power amplifier
US20060208719A1 (en) Circuit arrangement for controlling voltages
US6744647B2 (en) Parallel connected converters apparatus and methods using switching cycle with energy holding state
US6785151B2 (en) Quasi-synchronous, magnetic amplifier regulated dc-dc converter
US4674019A (en) Transformer-coupled two-inductor buck converter
Liu et al. A 12V/24V-to-1V PWM-controlled DSD converter with delay-insensitive and dual-phase charging techniques for fast transient responses
US5801932A (en) Interleaved current-fed forward converter
US6912138B2 (en) Synchronous rectifier control circuit
US6490178B1 (en) Switching power circuit which switches voltage supplied to a primary winding of a transformer with a switching element to rectify alternating current generated in a secondary winding of the transformer
Chen et al. New multi-output switching converters with MOSFET-rectifier post regulators