JPS6186857A - Input/output control system - Google Patents

Input/output control system

Info

Publication number
JPS6186857A
JPS6186857A JP59207814A JP20781484A JPS6186857A JP S6186857 A JPS6186857 A JP S6186857A JP 59207814 A JP59207814 A JP 59207814A JP 20781484 A JP20781484 A JP 20781484A JP S6186857 A JPS6186857 A JP S6186857A
Authority
JP
Japan
Prior art keywords
input
output
busy
output control
report
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59207814A
Other languages
Japanese (ja)
Inventor
Keizo Moriya
森谷　啓造
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP59207814A priority Critical patent/JPS6186857A/en
Publication of JPS6186857A publication Critical patent/JPS6186857A/en
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G06F15/17337—Direct connection machines, e.g. completely connected computers, point to point communication networks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)

Abstract

PURPOSE:To attain the smooth occupation and release of an input/output device through the software of a central processor by giving a report of a busy-to-free interruption to an access bus only according to the decision of the past access bus information. CONSTITUTION:The corresponding byte is read out of an access bus history table set on a common memory 6 from the numbers of input/output devices 41-4n as well as the numbers of input/output controllers 31 and 32 that received instructions from central processors 1.1-1.4. Then an inhibition bit for occupation of input/output devices is checked. If the bit is equal to 0, the inhibition of occupation is not decided for processing to the next step. Then it is checked whether or not an input/output device to be used has the connection of occupation from another input/output controller. If the input/output device is not occupied, it is connected to the controller. When said inhibition bit is equal to 1, the inhibition of occupation is decided. Then a busy report is issued to the central processors when no release state exists.

Description

【発明の詳細な説明】 技術分野 本発明は入出力制御方式に関し、特に情報処理装置にお
ける入出力装置の占有制御方式に関するものである。DETAILED DESCRIPTION OF THE INVENTION Technical Field The present invention relates to an input/output control system, and more particularly to an occupancy control system for input/output devices in an information processing apparatus.

従来技術 従来、情報処理装置における入出力制御装置では、中央
処理装置からの命令処理のうち２つの入出力制御装置に
よっていわゆるクロスコール接続された入出力装置の占
有制御過程において、選出対象の入出力Ｈ置が他方の入
出力制御装置に占有されていれば、使用中（ビジー）の
報告を中央処理装置へ行い、命令処理の実行持ち状態を
中央処理装置へ表示し、当該アクセスパスに対してビジ
ーツウフリー割込み報告義務を有するようになっている
。BACKGROUND TECHNOLOGY Conventionally, in an input/output control device in an information processing device, during command processing from a central processing unit, two input/output control devices select a selected input/output in the process of controlling the occupancy of an input/output device connected by a so-called cross call. If the H location is occupied by the other input/output control device, it will report that it is in use (busy) to the central processing unit, display the instruction processing execution status to the central processing unit, and It has a duty to report busy-to-free interrupts.

この使用中報告をされた中央処理装置上のソフトウェア
は使用したい入出力装置の解放を待って再度入出力制御
装置へ命令を発行する手順を実行することになる。前述
の使用したい入出力装置の解放を知る手段としてのビジ
ーツウフリー割込み報告の発生契磯を検出した当該入出
力制御装置は、ビジーツウフリー割込み報告義務を有す
るアクセスパスに対して順次ビジーツウフリー割込み報
告をなす。The software on the central processing unit that has received this in-use report waits for the input/output device it wants to use to be released, and then executes the procedure of issuing a command to the input/output control device again. The input/output control device detects the occurrence of the busy-to-free interrupt report as a means of knowing whether to release the input/output device that it wants to use, and sequentially sends the busy-to-free interrupt report to the access path that has the obligation to report the busy-to-free interrupt. Make an interrupt report.

ここで、前述のビジーツウフリー割込み報告をされたア
クセスパスから再度使用したい入出力装置に対する命令
が入出力制御装置へ発行されるが、入出力制御装置が実
行できる命令処理は１つであるので、アクセスパス間で
競合が発生し、再び使用中の報告がなされるアクセスパ
スが生じることとなって、最悪の場合にはいつまでも命
令実行ができないアクセスパスが発生するという欠点を
有する。Here, an instruction for the input/output device that is to be used again is issued to the input/output control device from the access path for which the busy-to-free interrupt was reported, but since the input/output control device can only execute one instruction process. This has the disadvantage that contention occurs between access paths, resulting in some access paths being reported as being in use again, and in the worst case, some access paths may be unable to execute instructions forever.

＆匪五月」 本発明は、入出力制御装置から発生されるビジーツウフ
リー割込み報告をビジーツウフリー割込み報告義務を有
するアクセスパス全てに対してなすのではなく過去の入
出力装置対応で格納されているビジーツウフリー割込み
報告のアクセスパス情報から判断して１つのアクセスパ
スのみにビジーツウフリー割込み報告をなすことにより
、従来の欠点を除去して中央処理装置のソフトウェアか
らスムーズな入出力装置の占有及び解放を実現可能とし
た入出力制御方式を提供することを目的としている。The present invention does not report busy-to-free interrupts generated from an input/output control device to all access paths that have a duty to report busy-to-free interrupts, but instead stores them in correspondence with past input/output devices. By reporting busy-to-free interrupts to only one access path based on the access path information in the busy-to-free interrupt report, the drawbacks of the conventional method can be removed and smooth operation of input/output devices from the software of the central processing unit is possible. The purpose is to provide an input/output control method that makes it possible to realize occupancy and release.

発明の構成 本発明による入出力制御方式は、複数の中央処理装置と
、これ等中央処理装置の各々と入出力インタフェースに
より夫々接続された複数の入出力制御装置と、これ等入
出力制ｔＩ１５Ａ置の各々により夫々制御される複数の
入出力装置とを有する情報処理システムにおける入出力
制御方式を対象とし、その特徴とするところは、入出力
制御装置間に共通の記憶手段を設け、入出力装置の占有
処理時に発生するビジーツウフリー割込み報告をなすべ
き入出力インタフェースにおけるアクセスパスを示すア
クセスパス情報を、ビジーツウフリー割込み報告の実行
順位情報と共に格納し、記憶手段の格納情報を用いてビ
ジーツウフリー割込み報告の実行をなすようにしたこと
にある。Structure of the Invention The input/output control system according to the present invention includes a plurality of central processing units, a plurality of input/output control devices each connected to each of these central processing units through an input/output interface, and these input/output control tI15A devices. The target is an input/output control method in an information processing system that has a plurality of input/output devices each controlled by each of the input/output devices. The access path information indicating the access path in the input/output interface for which the busy-to-free interrupt report should be made is stored together with the execution order information of the busy-to-free interrupt report, which occurs during the exclusive processing of the busy-to-free interrupt. The reason is that free interrupt reporting is executed.

実ｊＥ例 以下、図面を用いて本発明の詳細な説明する。Actual example Hereinafter, the present invention will be explained in detail using the drawings.

第１図は本発明の実施例の概略ブロック図であり、２個
の入出力制！２１１装置３１．３２は４台の中央処理装
置１・１〜１・４と夫々８個の入出力インタフェース２
によって接続されている。ｎ（ｎは整数）台の入出力装
置４１〜４ｎと各入出力制０１＋装置３１．３２とがイ
ンタフェース５１．５２により夫々接続されている。２
つの入出力制御装置３１．３２はインタフェース７１．
７２によって夫々共通のメモリ６に対してアクセス可能
となっている。FIG. 1 is a schematic block diagram of an embodiment of the present invention, and includes two input/output systems! 211 device 31.32 has four central processing units 1.1 to 1.4 and 8 input/output interfaces 2 each.
connected by. n (n is an integer) input/output devices 41 to 4n and each input/output system 01+device 31.32 are connected through interfaces 51.52, respectively. 2
The two input/output control devices 31.32 are connected to the interface 71.32.
72, each can access the common memory 6.

第２図は入出力制御装置３１の具体例のブロック図であ
り、入出力制御装置３２においても同等構成となってい
る。中央処理装置からの命令は入出力インタフェース２
．入出力インタフェース送受信部１０．入出力インタフ
ェース制御部１１を介してマイクロプログラム制御部１
４へ取込まれる。命令処理は、データ処理部１２．入出
力装置インタフェース制御部１３．入出力装置インクフ
ェース５１を介して入出力Ｈ置へ実行される。FIG. 2 is a block diagram of a specific example of the input/output control device 31, and the input/output control device 32 has a similar configuration. Instructions from the central processing unit are sent to input/output interface 2.
．． Input/output interface transmitting/receiving section 10. Microprogram control unit 1 via input/output interface control unit 11
4. Command processing is performed by the data processing section 12. Input/output device interface control section 13. It is executed to the input/output H location via the input/output device ink face 51.

尚、１５は共通メモリ制御部、１００はマイクロプロセ
ッサ回路、１０１は制御レジスタ、１０２は制御メモリ
である。Note that 15 is a common memory control unit, 100 is a microprocessor circuit, 101 is a control register, and 102 is a control memory.

第３図は共通メモリ６におけるアクセスパス履歴テーブ
ルの内容を示す図であり、入出力装置４１〜４ｎ毎に夫
々２バイトの領域が設けられている。例えば、入出力装
置４１に対する領域は、入出力装置番号１の′領域の２
バイトに対応しており、そのうちの１バイトづつが入出
力装Ｈ３１，３２に夫々対応している。従って、入出力
制御装置が３台以上のときには、３以上、のバイトが各
入出力装置番号の各領域に割当てられる。FIG. 3 is a diagram showing the contents of the access path history table in the common memory 6, in which a 2-byte area is provided for each of the input/output devices 41 to 4n. For example, the area for input/output device 41 is 2' area of input/output device number 1.
Each byte corresponds to the input/output devices H31 and H32, respectively. Therefore, when there are three or more input/output control devices, three or more bytes are allocated to each area of each input/output device number.

各パイ１〜のピッ１−〇はビジーツウフリー割込み報告
義務表示ビットであり、占有接続処理が不成功に終った
ときに使用中報告を命令受信と逆のアクセスパスにて中
央処理装置へ実行したことを示づもので、使用中状態が
解放されるとビジーツウフリー割込み報告を行う契態と
なるものである。The pins 1 to 0 of each pie 1 to 0 are busy-to-free interrupt reporting obligation display bits, and when the exclusive connection processing ends unsuccessfully, the busy report is executed to the central processing unit through the access path opposite to that of command reception. This indicates that a busy-to-free interrupt is reported when the busy state is released.

ビット１は入出力制御装置３１．３２の各番号を表示す
るものであり、第１図の例では入出力制御装置は２台で
あるので、０と１の２ヒツト表示となっているが、入出
力制御装置が３台以上では、その台数に応じてピッｉ−
を増加すれば良い。ビット２．３は入出力インクフェー
スボー１一番号を表示するしのであり、この例では８木
の入出力インタフェース２が使用されているので２ヒツ
トが使用されＣいるが、入出力制御０装置の増加による
入出力インタフェース２の増す口に応じてビット数が増
加される。ビット６はｉＦｆ回ビジーツウフリーυ１込
み報告表示ビットであり、対象となる入出力装置６にお
いて、入出力制御０装置から中央処理装置へのヒジーツ
ウフリー割込み報告をした最後の入出力制御装置？ｆｉ
号に対応したバイトのもののみが１となり他の入出力制
御装置番号に対応したものは０となる。このビット６５
入出力制御装置が３台以上であればそれに対応してビッ
ト数が増大されるもので、この場合には、ビジーツウフ
リー割込み報告をした時間的順序に応じた順番表示とな
る。Bit 1 is used to display each number of the input/output control devices 31 and 32. In the example of FIG. 1, there are two input/output control devices, so two hits, 0 and 1, are displayed. If there are three or more input/output control devices, the pitch i-
All you have to do is increase it. Bits 2.3 are used to display the input/output ink face number, and in this example, 8-tree input/output interface 2 is used, so 2 bits are used, but the input/output control device is 0. The number of bits is increased in accordance with the increase in the input/output interface 2 due to the increase in the number of bits. Bit 6 is the iFf times busy-to-free υ1 included report display bit, and indicates the last input/output control device that reported a busy-to-free interrupt from the input/output control device 0 to the central processing unit in the target input/output device 6? fi
Only the byte corresponding to the number becomes 1, and those corresponding to other input/output control device numbers become 0. this bit 65
If there are three or more input/output control devices, the number of bits will be increased accordingly, and in this case, the order will be displayed in accordance with the chronological order in which busy-to-free interrupt reports were made.

これは、前回（以前）のビジーツウフリー／３１込み報
告のアクしスパス情報を格納しでおくことで、次回のア
クセスパスを前回（以前）とは異なるものとするためぐ
ある。This is done by storing the access path information of the previous (previous) busy-to-free/31-inclusive report so that the next access path will be different from the previous (previous) one.

ビット７は入出力装置占有抑止表示ピッ１へであり、ビ
ジーツウフリー割込み報告が中央処理装置δへなされて
それに応じる命令発行が他の中央ｔｎ　ｒｐ装置からの
命令発行よりもｉＩＹりなったために再び使用予定の入
出力装置が使用状態になることを避けるため、他の中央
処理装置からの命令発行にス４しである一定時間使用中
の状態をｎる目的のしのである。すなわち、ビジーツウ
フリー／３１込み報告をしたアクセスパスはある一定時
間それを受信した中央処理装置に対してオープン状態と
してスムーズな占有制御をなすものである。尚、ビット
４゜５は空きビットであり、入出力制御装置の増大に伴
う各ビットの増大に対応して使用可能である。Bit 7 is to input/output device occupancy inhibition indicator pin 1, because a busy-to-free interrupt report has been made to the central processing unit δ and the corresponding command issuance is iIY faster than the command issuance from other central tnrp devices. This is to prevent an input/output device that is scheduled to be used from being used again from being in use for a certain period of time before issuing a command from another central processing unit. That is, the access path for which the busy-to-free/31-include report has been reported is kept open for a certain period of time for the central processing unit that received it, and smooth occupancy control is performed. Note that bits 4 to 5 are empty bits that can be used to accommodate the increase in each bit as the number of input/output control devices increases.

第４図は入出力装置の占有接続処理のフ［コーを示すも
のである。先ず、中央処理装置からの命令を受理した入
出力制御装置の番号と更には入出力装置番号とによって
共通メ七す６上のアクセスパス履歴テーブルから対応す
るバイトを読出す。そして入出力装置占有抑止ビット７
をチェックし、Ｏであれば占有抑止ではないので次のス
テップに進み使用予定の入出力装置が他の入出力制御装
置から占イｊ接続されていないかをチェックする。占有
されていなければ解放状態であるので、命令実行予定の
入出力装置は命令受理した入出力制御装置からの占有が
可能と判断されることになり、占有接続されるのである
。FIG. 4 shows the flowchart of exclusive connection processing for input/output devices. First, a corresponding byte is read from the access path history table on the common menu 6 based on the number of the input/output control device that received the command from the central processing unit and the input/output device number. And input/output device occupancy suppression bit 7
If it is O, it means that it is not exclusive control, so proceed to the next step and check whether the input/output device to be used is not connected to other input/output control devices. If the input/output device is not occupied, it is in a released state, so it is determined that the input/output device scheduled to execute the command can be occupied by the input/output control device that received the command, and is connected for exclusive use.

ビット７が１で占有抑止でありまた解放状態でなければ
、その入出力装置は使用中であるので、中央処理装置へ
ビジー報告がなされる。そして、ビジー報告した入出力
制御装置番号と入出力装置番号とにより、共通メモリ６
から第３図のアクヒスパス履歴テーブル上の所定のバイ
トのビジーツウフリー割込み報告義務表示ビットＯを１
とする。If bit 7 is 1 and occupancy is inhibited and the input/output device is not in the released state, then the input/output device is in use and a busy report is sent to the central processing unit. Then, the common memory 6
Set the busy-to-free interrupt reporting obligation display bit O of the specified byte on the Akhispass history table in Figure 3 to 1.
shall be.

同時に入出力インタフェースボート番号をビット２．３
に格納する。At the same time, input/output interface port number bits 2.3
Store in.

第５図はビジーツウフリー割込み報告処理のフローであ
る。先ず、ビジーツウフリー割込み報告をなり゛入出力
装置番号にて共通メモリ６のアクセスパス履歴テーブル
から同一の入出力装置番号の領域を探しだす。そして、
ビジーツウフリー割込み報告を行う入出力制御装置以外
の他の入出力制御装置番号に対応するバイトをメモリか
ら読出し、読出されたバイトのビット６をチェックする
。この前回ビジーツウフリー割込み報告表示ごット６が
全てＯであれば、前回のビジーツウフリー割込み報告は
終了していないので、今回のビジーツウフリー割込み報
告はここで保留される。しかし、このビット６が１であ
れば、前回のビジーツウフリー割込み報告は終了してい
るので、今回のビジーツウフリー割込み報告が実行され
るが、チェックしたビット６をＯとしてこの実行がなさ
れる。FIG. 5 is a flowchart of busy-to-free interrupt reporting processing. First, if a busy-to-free interrupt is to be reported, an area with the same input/output device number is searched from the access path history table of the common memory 6 using the input/output device number. and,
A byte corresponding to an input/output controller number other than the input/output controller that reports the busy-to-free interrupt is read from the memory, and bit 6 of the read byte is checked. If all of the previous busy-to-free interrupt report display items 6 are O, then the previous busy-to-free interrupt report has not been completed, so the current busy-to-free interrupt report is put on hold. However, if this bit 6 is 1, the previous busy-to-free interrupt report has finished, so the current busy-to-free interrupt report will be executed, but this will be executed with checked bit 6 set to O. .

しかる後に、ビジーツウフリー割込み報告を行った入出
力制御装置番号に対応したバイトを読出してそのバイト
のビットＯをＯに、ビット６を１に夫々設定する。Thereafter, the byte corresponding to the input/output control device number that reported the busy-to-free interrupt is read out, and bit O and bit 6 of the byte are set to O and 1, respectively.

尚、入出力制御装置が３台以上の場合は、今回以前のビ
ジーツウフリー割込み報告の実行順位がビット６に格納
されていることになるので、このビット６には前回の次
の実行順位すなわら今回情報が格納される。If there are three or more input/output control devices, the execution order of the previous busy-to-free interrupt report is stored in bit 6, so this bit 6 contains the execution order of the previous busy-to-free interrupt report. However, this time the information will be stored.

中央処理装置のソフトウェアがビジーツウフリー割込み
報告を受信して再び対応する入出力装置への命令を発行
し得るに充分な時間が経過した後、入出力装置番号エリ
ア内のビジーツウフリー割込み報告をした以外の入出力
制御装置に対応したバイトが共通メモリから読み出され
、そのごットＯのビジーツウフリー割込み報告表示がチ
ェックされる。このビットがＯであれば、次の入出力制
御装置番号に対応するバイトのビットＯがチェクされ全
てがＯであれば、全ての入出力制御装置番号に対応する
バイトのビット７をＯとする。After sufficient time has elapsed for the central processing unit's software to receive the busy-to-free interrupt report and issue instructions to the corresponding I/O device again, the busy-to-free interrupt report in the I/O device number area is The byte corresponding to the I/O controller other than the input/output controller is read from common memory and the busy-to-free interrupt report indication for that controller is checked. If this bit is O, bit O of the byte corresponding to the next I/O controller number is checked, and if all are O, bit 7 of the byte corresponding to all I/O controller numbers is set to O. .

ビットＯが１であれば、ビジーツウフリー割込み報告義
務があるので、対応する入出力制御装置番号のバイトの
ビット７をＯとして他の入出力制１ｌ（ｌ装置番号に対
応するバイトのビット７を１とするのである。そして、
第４図のフローへ戻ることになる。If bit O is 1, there is a duty to report busy-to-free interrupts, so bit 7 of the byte of the corresponding I/O controller number is set to O and bit 7 of the byte corresponding to the I/O controller number is set to O. is set to 1.And,
The process returns to the flow shown in FIG.

発明の効果 本発明によれば、ビジーツウフリー割込み報告に実行順
位をもたせるようにすることにより、効率の良い入出力
装置の占有制御が可能となる。Effects of the Invention According to the present invention, by assigning an execution order to busy-to-free interrupt reports, efficient occupancy control of input/output devices becomes possible.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は本発明の実施例の概略ブロック図、第２図は第
１図の入出力制御装置のブロック図、第３図は共通メモ
リ内のビジーツウフリー割込み報告届歴テーブルを示す
図、第４図は入出力制御装置中央処理装置からの命令受
理後の動作フローを示す図、第５図はビジーツウフリー
割込み報告処理のフローを示す図である。 主要部分の符号の説明 １・１〜１・４・・・・・・中央処理装置２・・・・・
・入出力インタフェース ３１．３２・・・・・・入出力制御１１装置４１〜４ｎ
・・・・・・入出力装置 ６・・・・・・共通メモリFIG. 1 is a schematic block diagram of an embodiment of the present invention, FIG. 2 is a block diagram of the input/output control device of FIG. 1, and FIG. 3 is a diagram showing a busy-to-free interrupt report history table in the common memory. FIG. 4 is a diagram showing the operation flow after receiving an instruction from the central processing unit of the input/output control device, and FIG. 5 is a diagram showing the flow of busy-to-free interrupt reporting processing. Explanation of symbols of main parts 1.1 to 1.4...Central processing unit 2...
・I/O interface 31.32...I/O control 11 device 41-4n
...Input/output device 6...Common memory

Claims (1)

【特許請求の範囲】[Claims] 複数の中央処理装置と、これ等中央処理装置の各々と入
出力インタフェースにより夫々接続された複数の入出力
制御装置と、これ等入出力制御装置の各々により夫々制
御される複数の入出力装置とを有する情報処理システム
における入出力制御方式であって、前記入出力制御装置
間に共通の記憶手段を設け、前記入出力装置の占有処理
時に発生するビジーツウフリー割込み報告をなすべき入
出力インタフェースにおけるアクセスパスを示すアクセ
スパス情報を、前記ビジーツウフリー割込み報告の実行
順位情報と共に格納し、前記記憶手段の格納情報を用い
て前記ビジーツウフリー割込み報告の実行をなすように
したことを特徴とする入出力制御方式。A plurality of central processing units, a plurality of input/output control devices each connected to each of these central processing units by an input/output interface, and a plurality of input/output devices respectively controlled by each of these input/output control devices. An input/output control method for an information processing system having an input/output control device, in which a common storage means is provided between the input/output control devices, and a busy-to-free interrupt report that occurs during occupancy processing of the input/output device is to be reported. Access path information indicating an access path is stored together with execution order information of the busy-to-free interrupt report, and the information stored in the storage means is used to execute the busy-to-free interrupt report. Input/output control method.
JP59207814A 1984-10-03 1984-10-03 Input/output control system Pending JPS6186857A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59207814A JPS6186857A (en) 1984-10-03 1984-10-03 Input/output control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59207814A JPS6186857A (en) 1984-10-03 1984-10-03 Input/output control system

Publications (1)

Publication Number Publication Date
JPS6186857A true JPS6186857A (en) 1986-05-02

Family

ID=16545944

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59207814A Pending JPS6186857A (en) 1984-10-03 1984-10-03 Input/output control system

Country Status (1)

Country Link
JP (1) JPS6186857A (en)

Similar Documents

Publication Publication Date Title
US4901232A (en) I/O controller for controlling the sequencing of execution of I/O commands and for permitting modification of I/O controller operation by a host processor
US4590555A (en) Apparatus for synchronizing and allocating processes among several processors of a data processing system
US5031091A (en) Channel control system having device control block and corresponding device control word with channel command part and I/O command part
US4939644A (en) Input/output controller for controlling the sequencing of the execution of input/output commands in a data processing system
US4933840A (en) I/O control system using buffer full/empty and zero words signals to control DMA read/write commands
US4447874A (en) Apparatus and method for communication of information between processes in an information system
US4519028A (en) CPU with multi-stage mode register for defining CPU operating environment including charging its communications protocol
JPS62162146A (en) Testing system for multiprocessor system
US4090239A (en) Interval timer for use in an input/output system
US4218739A (en) Data processing interrupt apparatus having selective suppression control
US4041473A (en) Computer input/output control apparatus
EP0106669A2 (en) Operating system supervisor
GB1595438A (en) Computer input/output system with memory selection
US3643229A (en) Interrupt arrangement for data processing systems
EP0446077B1 (en) A control system for multi-processor system
US4042914A (en) Microprogrammed control of foreign processor control functions
US3778780A (en) Operation request block usage
JP2877095B2 (en) Multiprocessor system
JPS6186857A (en) Input/output control system
JPH01214939A (en) Single-chip microcomputer
JPS584365B2 (en) Reset control system
JPH0831077B2 (en) Channel path load factor equalization method for I / O subsystem
JPS59135557A (en) Information processor
SU545983A1 (en) Channel Control Device
JPS59225429A (en) Channel processing unit