JPS6183779A - Clock lock - Google Patents
Clock lockInfo
- Publication number
- JPS6183779A JPS6183779A JP20580084A JP20580084A JPS6183779A JP S6183779 A JPS6183779 A JP S6183779A JP 20580084 A JP20580084 A JP 20580084A JP 20580084 A JP20580084 A JP 20580084A JP S6183779 A JPS6183779 A JP S6183779A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- unlocking
- output
- time
- lock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electric Clocks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、金Haや非常口扉に取付けられ、あらかじめ
設定された時刻に解錠を可能にする時計錠に関し、特に
、電子的なタイマー回路により正確に時刻を計測し、タ
イムロックを精密化した時計錠に関する。[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a clock lock that is attached to a metal door or an emergency exit door and that enables unlocking at a preset time, and in particular, relates to a clock lock that is attached to a metal door or an emergency exit door and that enables unlocking at a preset time. This invention relates to a clock lock that measures time more accurately and has a more precise time lock.
時計機構を内蔵して、所望の時刻にのみ解錠を許可する
タイムロックは、金属扉や非常口扉に欠かせない装(j
Mであるが、従来は、機械式の時計機構が使用されてい
て、施錠する場合、ゼンマイを解錠時間に合わせて捲き
上げていた。このような時計錠では、解錠時刻が1日後
程度ならばわかり易いが、休日を挟んで数十時間後など
は計算し難いうえ、1週間目盛の場合はダイヤルの周囲
に168時間分刻んであるために見難く、また精度も悪
かった。捲き違えると、予定の解錠時間に開かず、とん
でもない時間帯に解錠されてしまうので、捲き上げ時の
心労は大変なもので、その設定し難さや精度の悪さ、セ
ット回数の頻繁さなどの不都合を考慮すると、現在の電
子時計の一刻も早い応用を待たれていた。Time locks, which have a built-in clock mechanism and allow unlocking only at the desired time, are essential equipment for metal doors and emergency exit doors.
Conventionally, a mechanical clock mechanism was used, and when locking the watch, the mainspring was turned up in time with the unlocking time. With such a clock lock, it is easy to tell if the unlock time is about one day later, but it is difficult to calculate when it is several tens of hours later, including a holiday, and in the case of a one-week scale, 168 hours are marked around the dial. Therefore, it was difficult to see and the accuracy was poor. If you turn it wrong, it won't open at the scheduled unlocking time and will unlock at an unexpected time, so it's a lot of stress when you turn it up, and it's difficult to set, inaccurate, and has to be set frequently. Considering these inconveniences, the application of today's electronic clocks has been awaited as soon as possible.
本発明の目的は、上記の問題点に鑑みて、明瞭で容易な
解錠時刻設定手段により、基本スケジュールとして1週
間分の解錠時刻を設定でき、一旦設定したものは繰返し
予定時刻に解錠でき、その設定に対しても一時的に解錠
時刻を変更可能で、祝日など変則的な休日を週間骨で設
定でき、その休日には基本スケジュールに優先して不解
錠を実行でき、しかも、これらの変更や優先は一旦実行
されるとクリアされて次週からは基本スケジュールに戻
って解錠される時計錠を提供することである。In view of the above-mentioned problems, an object of the present invention is to use a clear and easy unlocking time setting means to set unlocking times for one week as a basic schedule, and once set, the unlocking time can be repeatedly set at the scheduled time. You can temporarily change the unlocking time for that setting, and you can set irregular holidays such as holidays on a weekly basis, and on those holidays, you can perform unlocking with priority over the basic schedule. , to provide a clock lock that allows these changes and preferences to be cleared once implemented and unlocked by returning to the basic schedule the following week.
本発明は、上記の目的を達成するために、時計機構とし
て電子タイマ回路を使用し、論理ゲートの組合わせによ
り、解錠時刻基本スケジュールの設定とその変更および
変則的な休日に対する不解錠などを実行することを特徴
とする。In order to achieve the above object, the present invention uses an electronic timer circuit as a clock mechanism, and uses a combination of logic gates to set and change a basic unlocking time schedule, and to prevent unlocking on irregular holidays. It is characterized by carrying out.
以下、本発明を図面と実施例によって詳細に説明する。 Hereinafter, the present invention will be explained in detail with reference to drawings and examples.
第1図は、本発明を実施した時計錠の一例を示す回路構
成図である。同図において、時計錠は、所望期間として
1週間単位の基本スケジュールを想定されていて、時・
分および曜日までカウントするデジタル・クロック1と
、曜日別に解錠時刻を設定する基本スケジュール・メモ
リ2と、同じく曜日別に変更事項を設定する一時設定メ
モリ3とを備え、それらの出力端に論理ゲートの組合わ
せが接続されている。論理ゲートは、第1段が排他オア
・ゲートであり、第2段がアンド・ゲートである。排他
オア・ゲートおよびアンド・ゲートは各曜日毎にそれぞ
れ1対、すなわち14個ずつ配設されていて、排他オア
・ゲートの出力をA〜Nとし、アンドゲートの出力をA
′〜N′として説明する。また、前記一時設定メモリ3
の出力Sとデジタル・クロック1の曜日カウントからの
出力Rとを入力されるフリップフロップ4が、一時設定
の有無を確認するために配設されていて、該フリップフ
ロップ4の出力QおよびPは前記1対のアンド・ゲート
のそれぞれに“1”もしくは“0”で入力される。FIG. 1 is a circuit diagram showing an example of a clock lock embodying the present invention. In the figure, the clock lock is assumed to have a basic schedule of one week as the desired period, and
It is equipped with a digital clock 1 that counts minutes and days of the week, a basic schedule memory 2 that sets the unlocking time for each day of the week, and a temporary setting memory 3 that also sets changes for each day of the week, and has a logic gate at the output terminal. combinations are connected. The first stage of the logic gate is an exclusive OR gate, and the second stage is an AND gate. A pair of exclusive OR gates and 14 AND gates are provided for each day of the week, and the outputs of the exclusive OR gates are A to N, and the outputs of the AND gate are A.
' to N'. In addition, the temporary setting memory 3
A flip-flop 4, which receives the output S of the digital clock 1 and the output R from the day-of-week count of the digital clock 1, is arranged to check whether there is a temporary setting, and the outputs Q and P of the flip-flop 4 are "1" or "0" is input to each of the pair of AND gates.
週間の基本スケジュールは、いうまでもなく基本スケジ
ュール・メモリ2に設定され、前記変更もしくは優先は
、一時設定メモリ3に設定される。Needless to say, the weekly basic schedule is set in the basic schedule memory 2, and the changes or priorities are set in the temporary setting memory 3.
第2図は、上記の実施例を明確に説明するために、1日
分だけを抽出して明示した部分回路図である。以下、本
発明を2つの図面によって更に詳細に説明する。FIG. 2 is a partial circuit diagram showing only one day's worth of data in order to clearly explain the above embodiment. Hereinafter, the present invention will be explained in more detail with reference to two drawings.
さて、デジタル・クロック1から各日毎の時・分が出力
され、その内容が基本スケジュール・メモリ2の内容あ
るいは一時設定メモリ3の内容と一致すれば、第1段の
排他オア・ゲートの出力A〜Nが“0”となる。それに
よって活性化するアンド素子の出力A′〜N′は曜日出
力があるゲートのみ出力可能となる。たとえば、日曜日
であれば、A′またはB′である。従って、基本スケジ
ュール内日曜日メモリの時・分データと、デジタル・ク
ロックlからの時・分データとが一致すれば、Aは“0
”になり、出力A′のアンド素子を活性化し、更にその
時が曜日で、デジタル・クロック1の曜日カウントから
の出力もあれば、A′から出力されることになり、解錠
信号となる。また、一時設定メモリ3に設定があれば(
設定時、S入力を“0”とすれば)、フリップフロップ
4の出力Qが“1′で、Pが0”となり、アンド・ゲー
トA’は出力されず、B′から出力可能となり、変更も
しくは優先の設定が実行される。このフリッフ゛フロッ
プ4は、次の日になると、曜日が異なるのでリセットさ
れ、次期間からは基本スケジュール・メモリ2側からの
出力が有効となる。Now, the hours and minutes of each day are output from the digital clock 1, and if the contents match the contents of the basic schedule memory 2 or the contents of the temporary setting memory 3, the output A of the first stage exclusive OR gate is output. ~N becomes “0”. As a result, the outputs A' to N' of the activated AND elements can be output only from the gate having the day of the week output. For example, if it is Sunday, it is A' or B'. Therefore, if the hour and minute data in the Sunday memory in the basic schedule and the hour and minute data from digital clock l match, A will be "0".
'', which activates the AND element of output A', and furthermore, if that time is the day of the week and there is an output from the day count of digital clock 1, it will be output from A', and becomes an unlock signal. Also, if there are settings in temporary setting memory 3 (
When setting, if the S input is set to "0"), the output Q of flip-flop 4 is "1' and P is 0", and the AND gate A' is not output, but can be output from B', and the change is made. Otherwise, the priority settings are executed. This flip-flop 4 is reset on the next day since the day of the week is different, and the output from the basic schedule memory 2 side becomes valid from the next period.
なお、変則的な休日の時は、一時設定メモリ内にたとと
えば25:00等絶対に一致の起こらないデータを入れ
ておけば、B′の出力が優先になっても、時・分が一致
しないため解錠信号が出力もず、目的を達する。曜日に
なれば、Qからリセット出力が出てフリップフロップは
もとに戻り、次期間から再びきほんスケジュールで実行
できる。In addition, during irregular holidays, if you store data that will never match, such as 25:00, in the temporary setting memory, even if the output of B' takes priority, the hours and minutes will not change. Since they do not match, the unlock signal is not output and the purpose is achieved. When the day of the week arrives, a reset output is output from Q, the flip-flop returns to its original state, and the normal schedule can be executed again from the next period.
従って、本発明による時計錠の慣用的な操作例を示すと
、月曜から土曜までを8二30に基本スケジュール・メ
モリで設定して、月曜〜土曜は8:30に解錠させる。Therefore, to show an example of the conventional operation of the clock lock according to the present invention, the basic schedule memory is set to 8230 from Monday to Saturday, and the clock is unlocked at 8:30 from Monday to Saturday.
この変則的な休日は解錠しないように、あるいは月末等
の解錠時刻を変更したい場合には、前日等に一時設定メ
モリを設定する。そうすれば、通常は8:30に解錠し
、休日または時間変更を設定すれば、その後は後者で実
行され、次週からは再び8:30に解錠される。If you want to avoid unlocking on these irregular holidays, or change the unlocking time at the end of the month, etc., set the temporary setting memory to the previous day, etc. That way, the door will normally be unlocked at 8:30, and if you set a holiday or time change, the latter will be used thereafter, and the door will be unlocked again at 8:30 from the next week.
以上、説明したとおり、本発明によれば、従来の時計錠
のようにいちいちゼンマイを捲き上げることなく、解錠
精度が高く、一時的な設定メモリを持たせたことにより
変則的な休日時も設定でき、これが実行されると基本ス
ケジュールにより解錠時刻が制御できるため操作が飛躍
的になる時計錠を提供するものである。As explained above, according to the present invention, unlike conventional watch locks, there is no need to wind up the mainspring each time, the unlocking accuracy is high, and by having a temporary setting memory, it can be used even during irregular holidays. The present invention provides a clock lock that can be set and when this is executed, the unlocking time can be controlled according to the basic schedule, making the operation dramatically easier.
第1図は本発明による時計錠の実施例を示す回路構成図
、第2図はその部分回路図である。
1・・・デジタル・クロ・ンク
2・・・基本スケジュール・メモリ
3・・・一時設定メモリ 4・・・フリツプフロツプ
5・・・論理ゲートの組合わせFIG. 1 is a circuit configuration diagram showing an embodiment of a watch lock according to the present invention, and FIG. 2 is a partial circuit diagram thereof. 1... Digital clock 2... Basic schedule memory 3... Temporary setting memory 4... Flip-flop 5... Combination of logic gates
Claims (1)
ートの組合わせを経由させることにより、あらかじめ設
定された時計に通過させ、錠機構を解錠側へ起動させる
時計錠であって、論理ゲートの組合わせが、基本スケジ
ュールとして所望期間分の各解錠時刻を設定するもので
あり、該設定は新規設定がなければ反復継続され、かつ
、該設定は一時的な解錠時刻の変更と変則的な休日に対
する不解錠優先とのいずれかもしくは双方が可能であり
、しかも、これらの変更もしくは優先は一旦実行される
とクリアされて次期間からは前記基本スケジュールに戻
るものであることを特徴とする時計錠。A clock lock that allows a clock signal emitted from a digital clock to pass through a preset clock by passing it through a combination of logic gates to activate the lock mechanism to the unlocking side. The setting is to set each unlocking time for a desired period as a basic schedule, and this setting will be repeated and continued unless there is a new setting, and the setting will be changed temporarily and irregularly. Either or both of the above is possible, such as giving priority to non-unlocking for holidays, and furthermore, once these changes or priorities are executed, they are cleared and the schedule returns to the basic schedule from the next period. Clock lock.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59205800A JPH0674686B2 (en) | 1984-10-01 | 1984-10-01 | Clock lock |
US06/765,961 US4655061A (en) | 1984-10-01 | 1985-08-15 | Clock lock |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59205800A JPH0674686B2 (en) | 1984-10-01 | 1984-10-01 | Clock lock |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6183779A true JPS6183779A (en) | 1986-04-28 |
JPH0674686B2 JPH0674686B2 (en) | 1994-09-21 |
Family
ID=16512888
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59205800A Expired - Lifetime JPH0674686B2 (en) | 1984-10-01 | 1984-10-01 | Clock lock |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0674686B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011080278A (en) * | 2009-10-08 | 2011-04-21 | Hitachi Ltd | Door security system |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5729767A (en) * | 1980-07-29 | 1982-02-17 | Kumahira Safe Co | Electronic time lock for one-week program |
JPS58196479A (en) * | 1982-05-11 | 1983-11-15 | Victor Co Of Japan Ltd | Program timer apparatus |
-
1984
- 1984-10-01 JP JP59205800A patent/JPH0674686B2/en not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5729767A (en) * | 1980-07-29 | 1982-02-17 | Kumahira Safe Co | Electronic time lock for one-week program |
JPS58196479A (en) * | 1982-05-11 | 1983-11-15 | Victor Co Of Japan Ltd | Program timer apparatus |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011080278A (en) * | 2009-10-08 | 2011-04-21 | Hitachi Ltd | Door security system |
Also Published As
Publication number | Publication date |
---|---|
JPH0674686B2 (en) | 1994-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4180969A (en) | Electronic timepiece with global time zone display | |
US3994124A (en) | Electronic timepiece | |
JPS6183779A (en) | Clock lock | |
US4775963A (en) | Analog watch having two motors and comprising means for perpetually indicating the day of the month | |
JPS6238672B2 (en) | ||
GB1575580A (en) | Electronic watch or clock | |
US4386857A (en) | Electronic timepiece with automatic correction of the variation of rate | |
US3939641A (en) | Electronic circuit for individually correcting each digit of time displayed | |
US4117657A (en) | Electronic timepiece calendar circuit | |
US4444512A (en) | Method and circuit for comparing the timekeeping state and contents of a register in an electronic reminder giving timepiece | |
JPS5815797B2 (en) | calendar display device | |
US4207731A (en) | Electronic timepiece control circuit | |
US4128991A (en) | Electronic digital watch | |
KR820001628B1 (en) | Electronic timepiece circuit | |
GB1568983A (en) | Electronic alarm timepiece | |
JPS6111673Y2 (en) | ||
WO1999038053A1 (en) | Time measurement device | |
JPS6188178A (en) | Alarm electronic time piece | |
GB1568984A (en) | Multi-alarm electronic timepiece | |
JPS6126954Y2 (en) | ||
JPS6026990B2 (en) | electronic clock | |
JPH0330874Y2 (en) | ||
JPS5822719B2 (en) | Tokeisouchi | |
JPS6015038B2 (en) | Month and day determination method in electronic watches | |
JPS5926312Y2 (en) | digital display electronic clock |