JPS6182508A - Ｆｍ復調回路 - Google Patents
Ｆｍ復調回路Info
- Publication number
- JPS6182508A JPS6182508A JP20448584A JP20448584A JPS6182508A JP S6182508 A JPS6182508 A JP S6182508A JP 20448584 A JP20448584 A JP 20448584A JP 20448584 A JP20448584 A JP 20448584A JP S6182508 A JPS6182508 A JP S6182508A
- Authority
- JP
- Japan
- Prior art keywords
- output
- phase
- adder
- phase detector
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Television Signal Processing For Recording (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の技術分野）
本発明は、ＦＭ変調波信号をＰＬＬ （フェーズ・ロッ
ク・ループ）を用いてＩＩｌ調するＦＭｔ１１！回路の
改良に関する。
ク・ループ）を用いてＩＩｌ調するＦＭｔ１１！回路の
改良に関する。
リミッタ周波数弁別器を用いたＦＭＩＩ！１１回路は、
一般に第５図に示す如く入力搬送波電力と雑音電力との
比（Ｃ／Ｎ）が８ Ｈｚ以下になると復調後の信号対雑
音比（Ｓ／Ｎ）が急激に低下する、いわゆるスレッショ
ルド現象を生じる。このスレッショルド現象は、入力受
信電力の弱い場所で使用するＦＭ受信機において特に問
題であり、このためこの種のＦＭ受信機ではｖ！ｉｍ信
号の歪みを増加せずにスレッショルド特性の伸長を行な
う必要がある。
一般に第５図に示す如く入力搬送波電力と雑音電力との
比（Ｃ／Ｎ）が８ Ｈｚ以下になると復調後の信号対雑
音比（Ｓ／Ｎ）が急激に低下する、いわゆるスレッショ
ルド現象を生じる。このスレッショルド現象は、入力受
信電力の弱い場所で使用するＦＭ受信機において特に問
題であり、このためこの種のＦＭ受信機ではｖ！ｉｍ信
号の歪みを増加せずにスレッショルド特性の伸長を行な
う必要がある。
そこで、従来より種々の復調方式が考えられているが、
その中の一つにＰＬＤ （ＰｈａＳｅＬｏｃｋｅｄ
Ｄｅｔｅｃｔｏｒ＞回路がある。
その中の一つにＰＬＤ （ＰｈａＳｅＬｏｃｋｅｄ
Ｄｅｔｅｃｔｏｒ＞回路がある。
第６図は、そのＰＬＯ回路の基本構成を示すもので、Ｆ
Ｍ変調波信号を位相検波する位相検波器１と、ループフ
ィルタ２と、このループフィルタ２の出力レベルに対応
する周波数の信号を発掘して上記位相検波器１に供給す
る電圧制御発振器（ＶＣＯ）３とから構成される。又、
第７図および第８図はそれぞれ上記第６図の回路の復調
周波数特性および位相検波器１の位相比較特性を示すも
ので、ωＮ８はループ自然周波数、ΔθはＦＭ変調波信
号と電圧制御発振器４の出力との位相差、■は位相検波
器１の検波出力を示している。
Ｍ変調波信号を位相検波する位相検波器１と、ループフ
ィルタ２と、このループフィルタ２の出力レベルに対応
する周波数の信号を発掘して上記位相検波器１に供給す
る電圧制御発振器（ＶＣＯ）３とから構成される。又、
第７図および第８図はそれぞれ上記第６図の回路の復調
周波数特性および位相検波器１の位相比較特性を示すも
ので、ωＮ８はループ自然周波数、ΔθはＦＭ変調波信
号と電圧制御発振器４の出力との位相差、■は位相検波
器１の検波出力を示している。
ところで、ＰＬＤ回路のスレッショルド現象は、入力Ｃ
／Ｎとループ雑音帯域ＢＬとにより決定されるループ内
雑音のピーク値が位相検波器１の出力において瞬時的に
ＰＬＬの同期を外す確率によって起こることが明らかに
されている。したがって、スレッショルド現象を低減す
るにはループ雑音帯ｂＸ Ｂ Ｌを小さくすればよいこ
とになるが、このループ雑音帯域ＢＬは復調信号帯域お
よびＦＭ変調波信号の変調度により定まる上記ループ自
然各局波数ωＮとループ制動計数ことによって規定され
るため、このループ雑音帯域ＢＬを小さくすることによ
り上記スレッショルド現象を低減することは不再能であ
る。
／Ｎとループ雑音帯域ＢＬとにより決定されるループ内
雑音のピーク値が位相検波器１の出力において瞬時的に
ＰＬＬの同期を外す確率によって起こることが明らかに
されている。したがって、スレッショルド現象を低減す
るにはループ雑音帯ｂＸ Ｂ Ｌを小さくすればよいこ
とになるが、このループ雑音帯域ＢＬは復調信号帯域お
よびＦＭ変調波信号の変調度により定まる上記ループ自
然各局波数ωＮとループ制動計数ことによって規定され
るため、このループ雑音帯域ＢＬを小さくすることによ
り上記スレッショルド現象を低減することは不再能であ
る。
このため、従来では上記ループ雑音帯域ＢＬを一定に保
持した条件の下で、ＦＭスレッショルド特性を改善する
方式が考えられており、その一つとして第８図に示す位
相比較特性の±９０°〜１８ｏ°間の負の傾斜区間を減
少させることにより雑音によるＰＬＬの同期外れの確率
を減少させるようにしたものがある。この方式はＥＲＰ
ＬＤ（Ｅｘｔｅｎｄ ｔｈｅ ＲａｎＱｅ ｏｆ
ＰＬＤ）と呼ばれ、この方式を適用した回路としては一
般に雑音振幅分布の変化によるスレッショルド特性の劣
化を避けるためデジタル位相比較器は使用せず、アナロ
グ回路が用いられている。第９図はその構成の一例を示
すもので、この回路は先ず入力ＦＭ変調波信号を二分し
て第１および第２の位相検波器１０ａ、１０ｂに導入し
、これらの位相検波器１０ａ、１０ｂで、移相器１１に
より相互に９０°の位相差をもたせた電圧制御発振器３
の各出力を上記各ＦＭ変調波信号にそれぞれ乗算して位
相検波する。そして、これらの検波出力のうち第２の位
相検波器の出力を引算器１２で定数と引算処理したのち
、割算器１３に導いてここで上記第１の位相検波器１０
ａの検波出力と割算を行ない、その出力をループフィル
タ２を通過させたのち電圧制御発振器３に導入するとと
もに、そのまま復調信号として出力するようにしている
。
持した条件の下で、ＦＭスレッショルド特性を改善する
方式が考えられており、その一つとして第８図に示す位
相比較特性の±９０°〜１８ｏ°間の負の傾斜区間を減
少させることにより雑音によるＰＬＬの同期外れの確率
を減少させるようにしたものがある。この方式はＥＲＰ
ＬＤ（Ｅｘｔｅｎｄ ｔｈｅ ＲａｎＱｅ ｏｆ
ＰＬＤ）と呼ばれ、この方式を適用した回路としては一
般に雑音振幅分布の変化によるスレッショルド特性の劣
化を避けるためデジタル位相比較器は使用せず、アナロ
グ回路が用いられている。第９図はその構成の一例を示
すもので、この回路は先ず入力ＦＭ変調波信号を二分し
て第１および第２の位相検波器１０ａ、１０ｂに導入し
、これらの位相検波器１０ａ、１０ｂで、移相器１１に
より相互に９０°の位相差をもたせた電圧制御発振器３
の各出力を上記各ＦＭ変調波信号にそれぞれ乗算して位
相検波する。そして、これらの検波出力のうち第２の位
相検波器の出力を引算器１２で定数と引算処理したのち
、割算器１３に導いてここで上記第１の位相検波器１０
ａの検波出力と割算を行ない、その出力をループフィル
タ２を通過させたのち電圧制御発振器３に導入するとと
もに、そのまま復調信号として出力するようにしている
。
この様な構成であれば、割算器１３の出力は第１０図（
理論値）に示す如＜ＦＭ変調波信号と電圧制御発振器３
の出力との位相差Δθが±９０゜〜１８０°となる領域
でさらに増加することになり、これによりスレッショル
ド特性を伸長することができる。
理論値）に示す如＜ＦＭ変調波信号と電圧制御発振器３
の出力との位相差Δθが±９０゜〜１８０°となる領域
でさらに増加することになり、これによりスレッショル
ド特性を伸長することができる。
一方、従来考えられている別のＥＲＰＬＤ回路として、
第１１図に示す如く位相変調器１４を用いたものがある
。この回路は、電圧制御発振器３の出力側に位相変調器
１４を設け、この位相変調器１４により、位相検波器１
の検波出力に計数回路１５で所定の係数で重み付けした
信号を電圧制御発振器３の出力で位相変調し、その出力
を位相検波器１に供給してＦＭ変調波信号を位相検波す
るようにしたもので、この回路によっても第１２図の位
相比較特性に示す如くスレッショルド特性を伸長させる
ことができる。
第１１図に示す如く位相変調器１４を用いたものがある
。この回路は、電圧制御発振器３の出力側に位相変調器
１４を設け、この位相変調器１４により、位相検波器１
の検波出力に計数回路１５で所定の係数で重み付けした
信号を電圧制御発振器３の出力で位相変調し、その出力
を位相検波器１に供給してＦＭ変調波信号を位相検波す
るようにしたもので、この回路によっても第１２図の位
相比較特性に示す如くスレッショルド特性を伸長させる
ことができる。
ところが、これらの従来のＥＲＰＬＤ回路は、それぞれ
次のような欠点があった。すなわち、第９図の回路は位
相比較特性の処理用として割算器１３を用いており、こ
の割算器１３は一般にアナログ乗算出力をフィードバッ
クする構成であるため、割算器１３で広帯域の特性が得
られず又理論値（第１０図）のような直線性が得られな
いことから、復調信号に多くの信号歪みが発生し易く、
高品質の復調信号を得ることができなかった。一方策１
１図の回路は、位相変調器１４に搬送波帯において広帯
域で直線性が得られるものが必要であるため、回路構成
が複雑で大規模になる欠点があった。
次のような欠点があった。すなわち、第９図の回路は位
相比較特性の処理用として割算器１３を用いており、こ
の割算器１３は一般にアナログ乗算出力をフィードバッ
クする構成であるため、割算器１３で広帯域の特性が得
られず又理論値（第１０図）のような直線性が得られな
いことから、復調信号に多くの信号歪みが発生し易く、
高品質の復調信号を得ることができなかった。一方策１
１図の回路は、位相変調器１４に搬送波帯において広帯
域で直線性が得られるものが必要であるため、回路構成
が複雑で大規模になる欠点があった。
本発明は、広帯域でかつ直線性に優れたスレッショルド
特性の伸長を行なえるようにして復調信号の歪みを低減
し、しかもこれを簡単な構成で実現し得るＦＭ復調回路
を提供することを目的とする。
特性の伸長を行なえるようにして復調信号の歪みを低減
し、しかもこれを簡単な構成で実現し得るＦＭ復調回路
を提供することを目的とする。
本発明は、上記目的を達成するために、検波出力の位相
比較特性を処理する回路を、反転加算器と自乗演算器と
オフセット電圧を加算する加算器と乗算器とから構成し
、部分したＦＭ変調波信号を第１および第２の位相検波
器で相互に９０”の位相差をもたせた電圧制御発振器の
出力によりそれぞれ位相検波し、第２の位相検波器によ
り得られた位相検波出力を上記反転加算器で反転したの
ち自乗演算器で自乗し、かつその出力に上記加算器でオ
フセット電圧を加算したのち、これにより得られた出力
と上記第１の位相検波器の検波出力−とを乗算器で乗算
し、その出力を復調信号として出力するとともに上記電
圧制御発振器に供給するようにしたものである。
比較特性を処理する回路を、反転加算器と自乗演算器と
オフセット電圧を加算する加算器と乗算器とから構成し
、部分したＦＭ変調波信号を第１および第２の位相検波
器で相互に９０”の位相差をもたせた電圧制御発振器の
出力によりそれぞれ位相検波し、第２の位相検波器によ
り得られた位相検波出力を上記反転加算器で反転したの
ち自乗演算器で自乗し、かつその出力に上記加算器でオ
フセット電圧を加算したのち、これにより得られた出力
と上記第１の位相検波器の検波出力−とを乗算器で乗算
し、その出力を復調信号として出力するとともに上記電
圧制御発振器に供給するようにしたものである。
すなわち、本発明は位相比較特性の処理を加算器および
アナログ乗算器によりベースバンドで行なうようにし、
これにより特性が劣化し易い割算器や構成が複雑になる
位相変調器を使用しないようにしたものである。
アナログ乗算器によりベースバンドで行なうようにし、
これにより特性が劣化し易い割算器や構成が複雑になる
位相変調器を使用しないようにしたものである。
第１図は、本発明の一実施例におけるＦＭｔｌ調回路の
回路構成図で、前記第９図と同一部分には同一符号を付
しである。
回路構成図で、前記第９図と同一部分には同一符号を付
しである。
同図において、第１および第２の位相検波器１０ａ、１
０ｂの出力側にはそれぞれ搬送波除去用の低域通過フィ
ルター６ａ、１６ｂが設けてあり、このうち低域通過フ
ィルター６ｂの後段側には反転加算器２１と、この反転
加算器２１の出力を自乗する自乗演算器２２と、こ′の
自乗演算器２２の出力にオフセット電圧αを加算するオ
フセット電圧加算器２３と、乗算器２４とが直列に設け
ぐ られている。反転加算器２１は、反転増幅器２５と、オ
フセット電圧ａの電源２６と、上記反転増幅器２５の出
力に電源２６のオフセット電圧ｆｌを加算する加算器２
７とからなる。また乗算器２４は、上記オフセット電圧
加算器２３の出力と前記低域通過フィルタ１６ｂを通過
した第１の位相検波器１０ａの検波出力とを乗算するも
ので、その出力をループフィルタ２に供給する。
０ｂの出力側にはそれぞれ搬送波除去用の低域通過フィ
ルター６ａ、１６ｂが設けてあり、このうち低域通過フ
ィルター６ｂの後段側には反転加算器２１と、この反転
加算器２１の出力を自乗する自乗演算器２２と、こ′の
自乗演算器２２の出力にオフセット電圧αを加算するオ
フセット電圧加算器２３と、乗算器２４とが直列に設け
ぐ られている。反転加算器２１は、反転増幅器２５と、オ
フセット電圧ａの電源２６と、上記反転増幅器２５の出
力に電源２６のオフセット電圧ｆｌを加算する加算器２
７とからなる。また乗算器２４は、上記オフセット電圧
加算器２３の出力と前記低域通過フィルタ１６ｂを通過
した第１の位相検波器１０ａの検波出力とを乗算するも
ので、その出力をループフィルタ２に供給する。
この様な構成において、ＦＭ変調波信号をｓｉｎ （
ωｎ ｔ＋θ１（ｔ）） 電圧制御発振器３の出力を ＣＯＳ （ωａｔ＋θ０（ｔ）） とし、かつ両出力の位相差Δθを Δθ−θｉ−θ０ とすると、搬送波除去用の低域通過フィルタ１６ａ、１
６ｂ通過後の第１および第２の位相検波器１０ａ、１．
Ｏｂの検波出力は、それぞれｓｉｎΔθ。
ωｎ ｔ＋θ１（ｔ）） 電圧制御発振器３の出力を ＣＯＳ （ωａｔ＋θ０（ｔ）） とし、かつ両出力の位相差Δθを Δθ−θｉ−θ０ とすると、搬送波除去用の低域通過フィルタ１６ａ、１
６ｂ通過後の第１および第２の位相検波器１０ａ、１．
Ｏｂの検波出力は、それぞれｓｉｎΔθ。
ＣＯ３Δθとなる。尚、第２図は上記第１の位相検波器
の出力の位相比較特性を示す図である。
の出力の位相比較特性を示す図である。
このうち第２の位相検波器１０ｂの検波出力ＣＯ３Δθ
は、先ず反転加算器２１に導かれてここで反転され、か
つ定数ｆｌが加算されて（Ｔ （１−ｃｏｓ ｅ ） となる。その位相特性を第３図のイに示す。そしてこの
反転加算器２１の反転検波出力は、自乗演算器２２に導
かれて自乗され、 β（１−ｃｏｓθ）２ となる。第３図口はその位相特性を示すものである。そ
してこの自乗演算器２２の出力は、オフセット電圧加算
器２３に導入されてここでオフセット電圧αが加算され
、 α＋β（１−ｃｏｓθ）２ となったのち、乗算器２４に導かれてここで前記第１の
位相検波器１０ｂの検波出力ｓｉｎΔθと乗算され、 ｓｉｎΔθ（α＋β（１−ｃｏｓθ）２）となる。この
乗算出力の位相比較特性を第４図に示す。すなわち、本
実施例の回路ではスレッショルド特性の伸長された位相
比較特性が得られる。
は、先ず反転加算器２１に導かれてここで反転され、か
つ定数ｆｌが加算されて（Ｔ （１−ｃｏｓ ｅ ） となる。その位相特性を第３図のイに示す。そしてこの
反転加算器２１の反転検波出力は、自乗演算器２２に導
かれて自乗され、 β（１−ｃｏｓθ）２ となる。第３図口はその位相特性を示すものである。そ
してこの自乗演算器２２の出力は、オフセット電圧加算
器２３に導入されてここでオフセット電圧αが加算され
、 α＋β（１−ｃｏｓθ）２ となったのち、乗算器２４に導かれてここで前記第１の
位相検波器１０ｂの検波出力ｓｉｎΔθと乗算され、 ｓｉｎΔθ（α＋β（１−ｃｏｓθ）２）となる。この
乗算出力の位相比較特性を第４図に示す。すなわち、本
実施例の回路ではスレッショルド特性の伸長された位相
比較特性が得られる。
したがって、仮に受信電力の弱い場所で通信を行なう場
合であっても、本実施例の回路であれば、Ｓ／Ｎのよい
高品質の復調信号が得られる。
合であっても、本実施例の回路であれば、Ｓ／Ｎのよい
高品質の復調信号が得られる。
また、本実施例の回路であれば、位相比較特性の処理回
路を加算器と乗算器とにより構成したので、従来の割算
器を使用した場合に比べて広帯域でかつ直線性の優れた
復調を行なうことができ、しかもアナログ加算器やアナ
ログ乗算器は一般にリニア、バイポーラＩＣで容易に構
成できるので、ディスクリート回路で回路設計を行なっ
てかつ調整を行なう必要がある従来の位相変調器を用い
る場合に比べて、回路構成を大幅に簡単化しかつ小形化
することができる。
路を加算器と乗算器とにより構成したので、従来の割算
器を使用した場合に比べて広帯域でかつ直線性の優れた
復調を行なうことができ、しかもアナログ加算器やアナ
ログ乗算器は一般にリニア、バイポーラＩＣで容易に構
成できるので、ディスクリート回路で回路設計を行なっ
てかつ調整を行なう必要がある従来の位相変調器を用い
る場合に比べて、回路構成を大幅に簡単化しかつ小形化
することができる。
なお、本発明は、上記実施例に限定されるものではなく
、例えば反転加算器、乗算器、加算器の構成等について
も、本発明の要旨を逸脱しない範囲で種々変形して実施
できる。
、例えば反転加算器、乗算器、加算器の構成等について
も、本発明の要旨を逸脱しない範囲で種々変形して実施
できる。
以上詳述したように本発明は、検波出力の位相比較特性
を処理する回路を、反転加算器と自乗演算器とオフセッ
ト電圧を加算する加算器と乗算器とから構成し、部分し
たＦＭ変調波信号を第１および第２の位相検波器で相互
に９０’の位相差をもたせた電圧制御発振器の出力によ
りそれぞれ位相検波し、第２の位相検波器により得られ
た位相検波出力を上記反転加算器で反転したのち自乗演
算器で自乗し、かつその出力に上記加算器でオフセット
電圧を加算したのち、これにより得られた出力と上記第
１の位相検波器の検波出力とを乗算器で乗算し、その出
力を復調信号として出力するとともに上記電圧制御発振
器に供給するようにしたものである。
を処理する回路を、反転加算器と自乗演算器とオフセッ
ト電圧を加算する加算器と乗算器とから構成し、部分し
たＦＭ変調波信号を第１および第２の位相検波器で相互
に９０’の位相差をもたせた電圧制御発振器の出力によ
りそれぞれ位相検波し、第２の位相検波器により得られ
た位相検波出力を上記反転加算器で反転したのち自乗演
算器で自乗し、かつその出力に上記加算器でオフセット
電圧を加算したのち、これにより得られた出力と上記第
１の位相検波器の検波出力とを乗算器で乗算し、その出
力を復調信号として出力するとともに上記電圧制御発振
器に供給するようにしたものである。
したがって、本発明によれば、広帯域でかつ直線性に優
れたスレッショルド特性を得ることができ、これにより
復調信号の歪みを低減して復調信号の品質の向上を図り
得、しかもこれを簡単な構成で実現し得るＦＭ復調回路
を提供することができる。
れたスレッショルド特性を得ることができ、これにより
復調信号の歪みを低減して復調信号の品質の向上を図り
得、しかもこれを簡単な構成で実現し得るＦＭ復調回路
を提供することができる。
第１図乃至第４図は本発明の一実施例におけるＦＭ復調
回路を説明するためのもので、第１図は同回路の回路構
成図、第２図は第１の位相検波器の出力の位相比較特性
図、第３図は反転加算器および自乗演算器の出力の位相
特性を示す図、第４図は乗算器の出力の位相比較特性図
、第５図乃至第１２図は従来説明に用いるためのもので
、第５図はスレッショルド現象を示す特性図、第６図は
ＰＬＤ回路の基本構成を示す図、第７図および第８図は
それぞれ第６図の回路の復調周波数特性図および位相比
較特性図、第９図および第１１図はそれぞれ従来の異な
るＥＲＰＬＤ回路の回路構成図、第１０図および第１２
図はそれぞれ第９図および第１１図の回路の位相比較特
性図である。 １０ａ、１０ｂ・・・位相検波器、２・・・ループフィ
ルタ、３・・・電圧制御発振器、１１・・・移相器、１
６ａ、１６ｂ・・・搬遂波除去用低域通過フィルタ、２
１・・・反転加算器２・・・自乗演算器、２３・・・オ
フセット電圧加算器、２４・・・乗算器。 出願人代理人 弁理士 鈴江武彦 第３図 第５図
回路を説明するためのもので、第１図は同回路の回路構
成図、第２図は第１の位相検波器の出力の位相比較特性
図、第３図は反転加算器および自乗演算器の出力の位相
特性を示す図、第４図は乗算器の出力の位相比較特性図
、第５図乃至第１２図は従来説明に用いるためのもので
、第５図はスレッショルド現象を示す特性図、第６図は
ＰＬＤ回路の基本構成を示す図、第７図および第８図は
それぞれ第６図の回路の復調周波数特性図および位相比
較特性図、第９図および第１１図はそれぞれ従来の異な
るＥＲＰＬＤ回路の回路構成図、第１０図および第１２
図はそれぞれ第９図および第１１図の回路の位相比較特
性図である。 １０ａ、１０ｂ・・・位相検波器、２・・・ループフィ
ルタ、３・・・電圧制御発振器、１１・・・移相器、１
６ａ、１６ｂ・・・搬遂波除去用低域通過フィルタ、２
１・・・反転加算器２・・・自乗演算器、２３・・・オ
フセット電圧加算器、２４・・・乗算器。 出願人代理人 弁理士 鈴江武彦 第３図 第５図
Claims (1)
- ＦＭ変調波信号を位相検波器で電圧制御発振器の出力と
乗算して位相検波し、その検波出力をループフィルタを
通過させたのち上記電圧制御発振器に導入するフェーズ
・ロック・ループを構成し、上記ループフィルタの出力
を復調信号として出力するＦＭ復調回路において、二分
された各ＦＭ変調波信号を相互に９０°の位相差をもた
せた電圧制御発振器の各出力でそれぞれ位相検波する第
１および第２の位相検波器と、第２の位相検波器の検波
出力を反転する反転加算器と、この反転加算器により得
られた反転検波出力を自乗する自乗演算器と、この自乗
演算器により得られた自乗反転検波出力にオフセット電
圧を加算する加算器と、この加算器の出力を前記第１の
位相検波器の検波出力と乗算し前記ループフィルタに供
給する乗算器とを具備したことを特徴とするＦＭ復調回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20448584A JPS6182508A (ja) | 1984-09-29 | 1984-09-29 | Ｆｍ復調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20448584A JPS6182508A (ja) | 1984-09-29 | 1984-09-29 | Ｆｍ復調回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6182508A true JPS6182508A (ja) | 1986-04-26 |
Family
ID=16491301
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20448584A Pending JPS6182508A (ja) | 1984-09-29 | 1984-09-29 | Ｆｍ復調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6182508A (ja) |
-
1984
- 1984-09-29 JP JP20448584A patent/JPS6182508A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4143322A (en) | Carrier wave recovery system apparatus using synchronous detection | |
| US8093943B2 (en) | Phase noise correction device and its method | |
| US6133964A (en) | Digital demodulator and method therefor | |
| US4814715A (en) | Mixer arrangement for suppression of oscillator interference in quadrature demodulators | |
| EP0546088B1 (en) | Frequency modulated synthesizer using low frequency offset mixed vco | |
| CA1151735A (en) | Broadcast signal receiving system for directly recovering the modulating signal from a received modulated high frequency signal | |
| JPH04503738A (ja) | Ｆｍ帯域の多重再使用 | |
| US5539355A (en) | Frequency-shift-keying detector using digital circuits | |
| JPH07506952A (ja) | ホモダイン受信器および直接変換方法 | |
| CA1229407A (en) | Transmission system for tv signals on radio links | |
| US4234852A (en) | Coherent frequency shift key demodulator | |
| US3568078A (en) | Fm demodulators with signal error removal | |
| US4042884A (en) | Phase demodulator with offset frequency reference oscillator | |
| US4970469A (en) | Phase detector and frequency demodulator including such a phase detector | |
| US6947499B2 (en) | Angle demodulation apparatus, local oscillation apparatus, angle demodulation method, local oscillation signal generating method, recording medium and computer data signal | |
| US5371902A (en) | Method and apparatus for recovering baseband signals from in-phase and quadrature-phase signal components having phase error therebetween | |
| CA2065610C (en) | Fsk receiver | |
| JPS6182508A (ja) | Ｆｍ復調回路 | |
| US4455680A (en) | Method and apparatus for receiving and tracking phase modulated signals | |
| JPH07221805A (ja) | 自動周波数制御装置 | |
| JP3399017B2 (ja) | 位相同期装置 | |
| JPH04269041A (ja) | 受信機 | |
| JPS6212288A (ja) | 位相同期ル−プ形ｆｍ復調器 | |
| KR950010625A (ko) | 에이치디티브이(hdtv)의 수신장치 | |
| JPS61177054A (ja) | 位相変調信号の受信回路 |