JPS617750A - Data transmission control system - Google Patents

Data transmission control system

Info

Publication number
JPS617750A
JPS617750A JP12727184A JP12727184A JPS617750A JP S617750 A JPS617750 A JP S617750A JP 12727184 A JP12727184 A JP 12727184A JP 12727184 A JP12727184 A JP 12727184A JP S617750 A JPS617750 A JP S617750A
Authority
JP
Japan
Prior art keywords
transmission
data
output
circuit
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12727184A
Other languages
Japanese (ja)
Inventor
Toshio Ikeda
俊夫 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP12727184A priority Critical patent/JPS617750A/en
Publication of JPS617750A publication Critical patent/JPS617750A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40Bus networks
    • H04L12/407Bus networks with decentralised control
    • H04L12/417Bus networks with decentralised control with deterministic access, e.g. token passing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Small-Scale Networks (AREA)

Abstract

PURPOSE:To improve the utilizing efficiency of a transmission line with simple processing by providing an interruption output circuit and an interruption detection circuit to a transmission line so as to start reconstitution only when the reconstitution at the circuit network system is required. CONSTITUTION:A data is discriminated by a data judging level 13 of a reception circuit for the level of the transmission line 1 and when the frame is addressed to the own node, a data is fetched to a reception data memory 7. When it is judged that the frame is a token frame representing the right of transmission, a CPU9 stores it to a control memory 10 temporarily that the CPU has the token to output a transmission data in a transmission data memory 8 from a transmission circuit 5 to the transmission line 1 and it is finished, a token frame is generated and fed to the next node so as to erase temporarily the storage of the token in the memory 10 temporarily. Further, an interruption level detection circuit 3 informs always the state of the transmission line 1 to the CPU9 depending on the discriminating level 15 and goes to a tentative master when an interruption is detected while the own node has the right of transmission, the circuit 3 goes to a tentative master to attain reconstitution.

Description

【発明の詳細な説明】 [技術分野] 本発明はバス状通信媒体に複数の伝送装置を接続しトー
クンにより通信権を委譲するデータ伝送ネットワークシ
ステムのデータ伝送制御方式に関し、特にネットワーク
システムの再構築を行なうデータ伝送制御方式に関する
ものである。
[Detailed Description of the Invention] [Technical Field] The present invention relates to a data transmission control method for a data transmission network system in which a plurality of transmission devices are connected to a bus-like communication medium and communication rights are delegated using tokens, and in particular, the present invention relates to a data transmission control method for a data transmission network system in which a plurality of transmission devices are connected to a bus-like communication medium and communication rights are delegated using tokens. The present invention relates to a data transmission control system that performs the following.

[従来技術] 一般に、トークンバス方式のネットワークシステムにお
いてはシステムを構成する各伝送装置(以下ノードと称
す)に固有のアドレス(ノードアドレス)順にトークン
を周回させるために必ず次のトークン送付先アドレスを
認識し、記憶し、かつその記憶アドレスに対して毎回ト
ークンを送る必要があり、このためにネットワークシス
テムを構成する各伝送装置を認識することが不可欠であ
り、ネットワークシステムにおけるトークン周回の論理
リング構成を認識していなければならない。
[Prior Art] Generally, in a token bus type network system, in order to circulate the tokens in the order of addresses (node addresses) unique to each transmission device (hereinafter referred to as a node) that makes up the system, the next token destination address must be specified. It is necessary to recognize, memorize, and send a token to the storage address every time, and for this purpose, it is essential to recognize each transmission device that makes up the network system, and the logical ring configuration of the token rotation in the network system. must be aware of.

このため、この論理リング上に新たに加わる装置があっ
た場合や、論理リングを構成していた装置の電源が断た
れた場合等論理リングより離脱する様な時にはこの論理
リングを再構築する必要がある。
Therefore, it is necessary to rebuild this logical ring when a new device is added to this logical ring, or when the devices that made up the logical ring are disconnected from the logical ring, such as when the power is cut off. There is.

このため従来のネットワークの論理リングの再構築方法
としては一定時間ごとに必ず再構築を行なう方法や、あ
るいは論理リングに加入又は離脱するノードが伝送路上
に流れているデータフレームを破壊し、それを認識した
伝送装置が再構成動作に入る方法等が行なわれていたが
、共に通信媒体利用効率からみると多くのロスタイムが
あり、トークンバス方式の重大な欠点となっていた。
For this reason, conventional methods for reconstructing logical rings in networks include methods that always perform reconstruction at regular intervals, or methods in which a node joining or leaving a logical ring destroys the data frame flowing on the transmission path. Methods have been used in which the recognized transmission device enters a reconfiguration operation, but these methods involve a lot of loss time in terms of communication medium usage efficiency, which is a serious drawback of the token bus method.

[目的] 本発明は上述の従来技術の欠点を除去することを目的と
したもので、簡単な構成によりネットワークシステムの
再構築の必要が生じた時のみ、実行中のデータ伝送に悪
影響を及ぼさずにシステムの再構築が行なえるデータ伝
送制御方式を提案する所にある。
[Purpose] The present invention aims to eliminate the above-mentioned drawbacks of the prior art.It is an object of the present invention to eliminate the drawbacks of the above-mentioned prior art.It is a simple configuration that can be used only when it is necessary to reconstruct a network system without adversely affecting ongoing data transmission. The purpose of this study is to propose a data transmission control method that allows system reconstruction.

[実施例] 以下、図面を参照して本発明の一実施例を説明する。[Example] Hereinafter, one embodiment of the present invention will be described with reference to the drawings.

第1図は本発明に係る一実施例のデータ伝送ネットワー
クシステムを構成する伝送装置(以下ノードと称す)の
主要ブロック図であり、第2図は本実施例ネットワーク
システムの伝送路における電圧波形図である。
FIG. 1 is a main block diagram of a transmission device (hereinafter referred to as a node) constituting a data transmission network system according to an embodiment of the present invention, and FIG. 2 is a voltage waveform diagram on a transmission path of the network system of this embodiment. It is.

図中、1は伝送路、2は伝送路lとノードとを接続する
ところのコネクタ、3は他のノードよりの割込み要求出
力を調べるための割込みレベル検出回路、4は伝送路l
の信号よりデータを分離し復調しかつフレームを検出す
る受信回路、5は伝送路1ヘデータを変調し送り出すた
めの送信回路、6は伝送路lヘネットワークシステム再
構築要求のための割込み要求出力を発生させる割込み出
力回路、7は受信回路4により受信された自ノード宛デ
ータを蓄えておく受信データメモリ、8は送信すべきデ
ータを蓄えておく送信データメモリ、9は実施例ノード
の全体制御を司どるマイクロコンピュータ(以下CPU
と称す)部、10はCPU9の制御用メモリであり、読
み書き可能なメモリである。11はノードの電源状態を
監視し、電源断を検出する電源断検出出力回路であり、
この電源断検出出力回路11の電源断出力により割込み
出力回路6を起動する。
In the figure, 1 is a transmission line, 2 is a connector that connects the transmission line l and a node, 3 is an interrupt level detection circuit for checking the interrupt request output from another node, and 4 is a transmission line l
5 is a transmitting circuit for modulating and sending data to transmission line 1, and 6 is an interrupt request output for requesting network system reconstruction to transmission line L. 7 is a reception data memory for storing data addressed to the own node received by the reception circuit 4; 8 is a transmission data memory for storing data to be transmitted; 9 is for overall control of the embodiment node. Controlled microcomputer (hereinafter referred to as CPU)
10 is a control memory for the CPU 9, and is a readable and writable memory. 11 is a power-off detection output circuit that monitors the power state of the node and detects a power-off;
The interrupt output circuit 6 is activated by the power-off output from the power-off detection output circuit 11.

以下、上記構成より成るノードにおけるネットワークシ
ステム参入制御を第2図のフローチャートも参照して説
明する。
Hereinafter, the network system entry control in the node having the above configuration will be explained with reference to the flowchart of FIG. 2.

ノードに電源が投入されるとCPU部9はまず、ステッ
プS1で伝送路l上にデータ伝送フレームが流れてるか
否かを受信回路4を介して一定時間監視する。そして、
データ伝送フレームの検出できない場合にはステップS
2に進み、自ノードがネットワークシステムにおける最
初の参入ノードであると認識して、他のノードがネット
ワークに参入するのを待ちネットワークのトークン周回
の論理リングを構築する。
When the node is powered on, the CPU section 9 first monitors for a certain period of time whether or not a data transmission frame is flowing on the transmission path 1 via the receiving circuit 4 in step S1. and,
If the data transmission frame cannot be detected, step S
Proceeding to step 2, the node recognizes that it is the first entry node in the network system, waits for other nodes to enter the network, and constructs a logical ring around the token of the network.

ステップS1で伝送フレームを検出した場合にはすでに
ネットワークシステムのトークン周回の論理リング構成
が構築されているため、ステップ割込み出力回路6はス
テップS4にて受信回路4のフレーム検出信号20を監
視し、フレーム中でないフレームとフレームの間に一定
時1iJ]ljl込み要求を出力する。この割込み出力
回路6による伝送路1への割込み要求の出力タイミング
及び出力電圧波形を第3図に示す。
When a transmission frame is detected in step S1, the logical ring configuration of token circulation of the network system has already been constructed, so the step interrupt output circuit 6 monitors the frame detection signal 20 of the receiving circuit 4 in step S4, A 1iJ]ljl inclusion request is output at certain times between frames that are not in frames. The output timing and output voltage waveform of the interrupt request to the transmission line 1 by the interrupt output circuit 6 are shown in FIG.

第3図においてal、a2はデータフレームの出力タイ
ミングを示し、送信回路5よりのデーダ“1゛′の出力
レベルは12aであり、データ゛O°“の出力レベルは
12bである。
In FIG. 3, al and a2 indicate the output timing of the data frame, and the output level of data "1" from the transmitting circuit 5 is 12a, and the output level of data "0" is 12b.

受信回路4ではデータの“1″゛、O11の判断をレベ
ル13を基準にして行なっている。
In the receiving circuit 4, the judgment of data "1" and O11 is made based on level 13.

コノフレーム送出より次のフレームが送出されるまでの
間の時間すの間に割込み出力回路6では14に示す電圧
レベルで16に示す時間割込み要求を出力する。
During the time period from when the Cono frame is sent until when the next frame is sent, the interrupt output circuit 6 outputs a time interrupt request shown at 16 at a voltage level shown at 14.

割込みレベル検出回路3ではレベル15を基準として割
込み要求の有無を判断している。
The interrupt level detection circuit 3 uses level 15 as a reference to determine the presence or absence of an interrupt request.

割込み出力回路6はステップS5にて16で示す時間の
間出力電圧レベル14にて割込み要求を出力した後再び
次のフレーム間に割込み要求を出力すべくステップS4
に戻る。
After the interrupt output circuit 6 outputs the interrupt request at the output voltage level 14 for the time indicated by 16 in step S5, the interrupt output circuit 6 outputs the interrupt request again during the next frame in step S4.
Return to

他方ネットワークシステムを構築している他のノードで
は互いに送信権委譲命令であるトークンを周回させ、ト
ークンを獲得したノードが送信権を得てデータの送信処
理を行なっている。
On the other hand, other nodes constructing the network system circulate tokens, which are transmission right delegation commands, to each other, and the node that acquires the token acquires the transmission right and performs data transmission processing.

ノードはこの送信権を獲得している時に伝送路l中に割
込み要求が出力されたか否かを割込みレベル検出回路3
を介して監視しており、この割込み要求を検出すると仮
のマスタノードとしてネットワークシステムのトークン
周回の論理リング構成を再構築する。
When the node has acquired this transmission right, the interrupt level detection circuit 3 detects whether an interrupt request is output on the transmission line l.
When it detects this interrupt request, it acts as a temporary master node and rebuilds the logical ring configuration of the network system's token rotation.

この再構築は例えば現在論理リングを構成している全ソ
ードに対する応答確認及び論理リングを構成しているノ
ードアドレスと次のノードアドレス間にあるアドレスを
宛先とするフレームを送信し、応答のあったアドレス牽
持つノードが論理リングに新規参入し、応答のないアド
レスを持つノードが論理リングより離脱したものと判断
すればよい。
For example, this reconfiguration involves confirming responses to all the swords currently composing the logical ring, sending a frame destined for the address between the node address composing the logical ring and the next node address, and It may be determined that the node holding the address has newly entered the logical ring, and the node having the unresponsive address has left the logical ring.

ステップS5にてネットワークシステムへの新規参入要
求を出力したノードはステップS6にて自ノード宛デー
タフレームが送られて来たか否かを監視し、自ノード宛
のフレームが送られて来るとステップS7にて割込み出
力回路7をリセットし、ステップS8にてネットワーク
参入処理を行ない、その後通常伝送処理を実行する。
The node that outputs the new entry request to the network system in step S5 monitors whether or not a data frame addressed to the own node has been sent in step S6, and if a frame addressed to the own node is sent, step S7 The interrupt output circuit 7 is reset at step S8, and network entry processing is performed at step S8, followed by normal transmission processing.

ネットワークシステムのトークン周回の論理リングに参
入しているノードが電源断状態となると、電源断検出出
力回路11がすみやかに電源断を検出し、割込み出力回
路6を起動する。
When a node participating in the logic ring of the token rotation of the network system is in a power-off state, the power-off detection output circuit 11 promptly detects the power-off and activates the interrupt output circuit 6.

起動された割込み出力回路は上述のステップS4、ステ
ップS5と同様の処理により第3図に示す割込み要求を
伝送路1上に出力し、自メートがネットワークシステム
より離脱することを報知する。
The activated interrupt output circuit outputs the interrupt request shown in FIG. 3 onto the transmission line 1 by processing similar to steps S4 and S5 described above to notify that the own mate is leaving the network system.

本実施例では伝送路1は不平衡伝送であり第3図に示す
如くデータ伝送の出力レベルはマイナス極性の12a、
12b間で送出され、割込み要求はデータとは逆極性の
プラス極性の14であり、データ伝送及び割込み要求の
行なわれていない時には“0゛vである。通常動作は伝
送路1上のレベルを受信回路4のデータ判断レベル13
によりデータの判別を行ないフレームが自ノード宛であ
った場合受信データメモリ7に取込む。このフレームが
送信権を表わすトークンフレームであるとCPU部9が
判断すると制御用メモリ10に自分がトークンを持って
いる事を一時記憶しておき、送信データメモリ8にある
送信データを送信回路5により伝送路1へ出力させ、そ
れが完了するとトークンフレームを作成し、次ノードへ
送付し制御用メモリlOに入っているトークン保持の一
時記憶を消す。以上の動作はCPU部9に蓄えられてい
るマイクロプログラミングに基づいて実行される。割込
みレベル検出回路3は常に判断レベル15で伝送路1の
状態をCPU部9に知らせており、自ノードに送信権が
ある時に割込みを検出した場合のみ仮のマスクとなって
再構築動作に入る。それ意外は再構築をする必要は全く
なくトークンフレームの次ノードへの送信とデータの送
受信処理を行なっていれば良く、再構築の為に特別に時
間をとられるこのもない。
In this embodiment, the transmission line 1 is unbalanced transmission, and as shown in FIG. 3, the output level of the data transmission is negative polarity 12a,
The interrupt request is sent between 12b and 14 with a positive polarity opposite to that of data, and is 0゛v when no data transmission or interrupt request is being made.In normal operation, the level on transmission line 1 is Data judgment level 13 of receiving circuit 4
If the frame is addressed to the own node, it is taken into the received data memory 7. When the CPU unit 9 determines that this frame is a token frame representing the transmission right, it temporarily stores in the control memory 10 that it owns the token, and transmits the transmission data in the transmission data memory 8 to the transmission circuit 9. When this is completed, a token frame is created and sent to the next node, erasing the temporary memory of the token held in the control memory IO. The above operations are executed based on microprogramming stored in the CPU section 9. The interrupt level detection circuit 3 always informs the CPU unit 9 of the state of the transmission line 1 at the judgment level 15, and only when an interrupt is detected when the own node has the transmission right, it becomes a temporary mask and starts the rebuilding operation. . Other than that, there is no need to rebuild at all; all you have to do is send the token frame to the next node and process the data transmission and reception, and there is no need to take extra time for the rebuild.

本実施例では不平衡伝送路における逆極性割込みを示し
たが平衡伝送路においてもデータ伝送時の出力レベルに
対して出力レベルを大きくして割込み要求を行なう事も
可能である。
Although this embodiment shows a reverse polarity interrupt on an unbalanced transmission line, it is also possible to make an interrupt request on a balanced transmission line by increasing the output level compared to the output level during data transmission.

[効果] 以上説明したように本発明によれば伝送路への割込み手
段と割込み検出手段とを具備することによりネットワー
クシステムの再構築の必要が生じた時のみ再構築動作を
開始すれば良いという簡単な処理となり、又再構築開始
までに無駄な時間がなく伝送中のデータが破壊されるこ
ともなく伝送路利用効率も大幅にアップする効果がある
[Effects] As explained above, according to the present invention, by providing means for interrupting the transmission path and means for detecting the interruption, it is only necessary to start the reconfiguration operation when it becomes necessary to reconfigure the network system. It is a simple process, there is no wasted time before starting reconstruction, the data being transmitted is not destroyed, and the efficiency of using the transmission path is greatly increased.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明に係る一実施例の伝送装置のブロック構
成図、 第2図は本実施例のネットワーク参入制御フローチャー
ト、 第3図は本実施例の伝送路への送出電圧波形図である。 図中、1・・・伝送路、3・・・割込みレベル検出回路
、6・・・割込み出力回路、9・・・CPU部、lO・
・・制御用メモリ、11・・・電源断検出出力回路であ
る。 特許出願人    キャノン株式会社 第1図 第3図 第2図
FIG. 1 is a block configuration diagram of a transmission device according to an embodiment of the present invention, FIG. 2 is a network entry control flowchart of this embodiment, and FIG. 3 is a voltage waveform diagram for sending out voltage to a transmission line of this embodiment. . In the figure, 1...Transmission path, 3...Interrupt level detection circuit, 6...Interrupt output circuit, 9...CPU section, lO.
. . . Control memory, 11 . . . Power-off detection output circuit. Patent applicant Canon Co., Ltd. Figure 1 Figure 3 Figure 2

Claims (4)

【特許請求の範囲】[Claims] (1)バス状通信媒体に複数の伝送装置を接続し、宛先
アドレスを有する送信権委譲命令であるトークンを周回
させることにより送信権を委譲するネットワークシステ
ムのデータ伝送制御方式において前記伝送装置に前記通
信媒体への割込みを出力する出力手段と、他の伝送装置
よりの割込みを検出する検出手段とを備え、該検出手段
による割込み検出によりネットワークシステムの再構築
を行なうことを特徴とするデータ伝送制御方式。
(1) In a data transmission control method of a network system in which a plurality of transmission devices are connected to a bus-like communication medium and a transmission right is delegated by circulating a token that is a transmission right delegation command having a destination address, the transmission right is transferred to the transmission device. A data transmission control comprising an output means for outputting an interrupt to a communication medium and a detection means for detecting an interrupt from another transmission device, and a network system is reconstructed by detecting the interrupt by the detection means. method.
(2)出力手段による割込み出力はデータ伝送出力の逆
極性の電圧による出力とすることを特徴とする特許請求
の範囲第1項記載のデータ伝送制御方式。
(2) The data transmission control system according to claim 1, wherein the interrupt output by the output means is an output with a voltage having a polarity opposite to that of the data transmission output.
(3)出力手段による割込み出力はデータ伝送出力より
振幅の大きな電圧による出力とすることを特徴とする特
許請求の範囲第1項記載のデータ伝送制御方式。
(3) The data transmission control system according to claim 1, wherein the interrupt output by the output means is an output with a voltage having a larger amplitude than the data transmission output.
(4)検出手段による割込み検出時に送信権を獲得して
いる伝送装置が主導権をとりネットワークシステムを再
構築することを特徴とする特許請求の範囲第1項記載の
データ伝送制御方式。
(4) The data transmission control method according to claim 1, wherein the transmission device that has acquired the transmission right when the detection means detects the interruption takes the initiative and rebuilds the network system.
JP12727184A 1984-06-22 1984-06-22 Data transmission control system Pending JPS617750A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12727184A JPS617750A (en) 1984-06-22 1984-06-22 Data transmission control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12727184A JPS617750A (en) 1984-06-22 1984-06-22 Data transmission control system

Publications (1)

Publication Number Publication Date
JPS617750A true JPS617750A (en) 1986-01-14

Family

ID=14955869

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12727184A Pending JPS617750A (en) 1984-06-22 1984-06-22 Data transmission control system

Country Status (1)

Country Link
JP (1) JPS617750A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61253948A (en) * 1985-05-07 1986-11-11 Canon Inc Network control system
JPH0436346U (en) * 1990-07-23 1992-03-26
JPH0686862A (en) * 1992-09-09 1994-03-29 Max:Kk Large winning display unit for pachinko game machine

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61253948A (en) * 1985-05-07 1986-11-11 Canon Inc Network control system
JPH0436346U (en) * 1990-07-23 1992-03-26
JPH0735469Y2 (en) * 1990-07-23 1995-08-09 横河電機株式会社 Baton pass communication bus controller
JPH0686862A (en) * 1992-09-09 1994-03-29 Max:Kk Large winning display unit for pachinko game machine

Similar Documents

Publication Publication Date Title
US4709365A (en) Data transmission system and method
JPH03292029A (en) Communication communicating through circuit net and station thereof
JPS6215950A (en) Data transmission control system
JPS617750A (en) Data transmission control system
JPS60246147A (en) Data transmission control system
JPS60246146A (en) Data transmission control system
JPS61256846A (en) Network system
TWI396089B (en) System for using multi-channels to transmit serial data according to arguments and method thereof
JPS60246148A (en) Data transmission control system
JPS6278931A (en) Transmitter-receiver for packet switched multicast transmission
JP2001339417A (en) Device for ieee1394 standard and configuration method for the device
JPS6021651A (en) Network system
JPS61253950A (en) Network control system
JPS58171150A (en) Communication system equivalent to loop
JPS633538A (en) Double loop transmission system
JPS61285849A (en) Priority communication control system
JPS6211341A (en) Data transmission control system
JPH04144332A (en) Token passing type local area network
JPS6215953A (en) Data transmission control system
JPS6130834A (en) Data transmission control system
JPH10150455A (en) Data transmission control method and its device
JPS61285844A (en) Priority communication control system
JPS59200552A (en) Data transferring method on token system
JPS61253949A (en) Network control system
JPS6211339A (en) Data transmission control system