JPS6172485A - Video signal recording regeneration device - Google Patents

Video signal recording regeneration device

Info

Publication number
JPS6172485A
JPS6172485A JP59194021A JP19402184A JPS6172485A JP S6172485 A JPS6172485 A JP S6172485A JP 59194021 A JP59194021 A JP 59194021A JP 19402184 A JP19402184 A JP 19402184A JP S6172485 A JPS6172485 A JP S6172485A
Authority
JP
Japan
Prior art keywords
signal
circuit
emphasis
output
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59194021A
Other languages
Japanese (ja)
Other versions
JPH0326951B2 (en
Inventor
Nobuyoshi Suzuki
信義 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Original Assignee
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd filed Critical Victor Company of Japan Ltd
Priority to JP59194021A priority Critical patent/JPS6172485A/en
Publication of JPS6172485A publication Critical patent/JPS6172485A/en
Publication of JPH0326951B2 publication Critical patent/JPH0326951B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Television Signal Processing For Recording (AREA)

Abstract

PURPOSE:To compensate an information included in a lost signal part when the signal level of a signal to be recorded exceeds a predetermined white clip level and a predetermined dark clip level by providing a compensating circuit 26. CONSTITUTION:The output signal of an LPF21 is fed to a first deemphasis circuit 22 and a second de-emphasis circuit 27 of a compensating circuit 26, by a subtractor 28, an output signal of the circuit 22 is subtracted by an output of the circuit 27 and fed to the 1st and 2nd limiters 29, 30. The output of a limiter 29 is fed to the 1st LPF31 to obtain a signal component substantially similar to a lost signal component exceeding a predetermined while clip level. The output of the limiter 30 is fed to a LDP32 to obtain a signal component substantially similar to a lost signal portion exceeding a predetermined dark clip level. The output signal of the circuit 22 and the respective output signals of the LPF 31, 32 are added by an adder 33 and outputted to a clip-spinning 23.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、映像信号記録再生装置に関する。[Detailed description of the invention] (Industrial application field) The present invention relates to a video signal recording and reproducing device.

(従来の技術) 第5図は映像信号記録再生装置、の従来の輝度信号系の
ブロック構成図である。
(Prior Art) FIG. 5 is a block diagram of a conventional luminance signal system of a video signal recording and reproducing apparatus.

図示するように、輝度信号系の記録側においては、入力
端子1から入来したビデオ信号は低域フィルタ(LPF
−1)2に供給され、ここで輝度信号が取り出され、A
GC回路3で所定の信号レベルに自動的に合わされ、プ
リエンファシス回路4で信号の高域強調がなされる。こ
の後、この信号はホワイトクリップ回路・ダーククリッ
プ回路5に印加され、ここで信号の立ち上り、立ち下り
部にできるスパイク先端をクリップされてから、クラン
プ回路6にて同期信号の先端を一定の電圧にクランプさ
れ、FM変調器7でFM’[され、高域フィルタ(1−
IPF−1)8で信号の高域部分が取り出された後、記
録増幅器9で最適な記録電流の調整が行なわれ、そして
、この記録電流は回転トランス10を経て2佃のビデオ
ヘッド11゜12に供給され、ここで磁気記録媒体(例
えば、磁気テープ)13に記録される。
As shown in the figure, on the recording side of the luminance signal system, the video signal input from input terminal 1 is filtered through a low-pass filter (LPF).
-1) 2, where the luminance signal is taken out and A
A GC circuit 3 automatically adjusts the signal level to a predetermined signal level, and a pre-emphasis circuit 4 emphasizes the high frequency range of the signal. After that, this signal is applied to the white clip circuit/dark clip circuit 5, where the tips of spikes that occur at the rising and falling parts of the signal are clipped, and then the tip of the synchronization signal is fixed to a certain voltage in the clamp circuit 6. It is clamped to FM'[ by FM modulator 7,
After the high-frequency part of the signal is extracted by the IPF-1) 8, the recording amplifier 9 adjusts the optimal recording current, and this recording current is passed through the rotary transformer 10 to the two video heads 11 and 12. The signal is supplied to the magnetic recording medium 13, and is recorded on a magnetic recording medium (eg, magnetic tape) 13 here.

輝度信号°系の再生側においては、2個のビデオヘッド
11.12によって磁気記録媒体13から再生された再
生信号は、回転トランス10を介して、2系統の再生前
置増幅器14.15に供給され、ここで増幅され、スイ
ッチャ16で連続した再生信号にされた後、高域フイー
ルタ(HPF−2)・づ    17に供給され、ここ
で再生信号から低域変Mk邑信号が除去され、ドロップ
アウト補償口M (D。
On the reproduction side of the luminance signal system, reproduction signals reproduced from the magnetic recording medium 13 by two video heads 11.12 are supplied to two systems of reproduction preamplifiers 14.15 via a rotary transformer 10. After being amplified here and converted into a continuous reproduction signal by a switcher 16, it is supplied to a high-pass filter (HPF-2) 17, where the low-frequency variable Mk signal is removed from the reproduction signal and a drop signal is generated. Out compensation port M (D.

C)18にて、ドロップアウトが生じたときの補償がな
され、リミッタ19で信号変動分が除去され、FM復調
器20でFM復調され、低域フィルタ(LPF−2>2
1で信号のキャリア成分が除去され、ディエンファシス
回路22で信号の高域減衰がなされ、クリスピニング2
3でノイズリダクションが行なわれ、出力増幅器24で
増幅された後、出力端子25から再生信号が出力される
C) 18, compensation is made when dropout occurs, the limiter 19 removes the signal fluctuation, the FM demodulator 20 demodulates the FM, and the low-pass filter (LPF-2>2
1, the carrier component of the signal is removed, the de-emphasis circuit 22 attenuates the high frequency range of the signal, and the crisp-spinning 2
After noise reduction is performed in step 3 and amplified by an output amplifier 24, a reproduced signal is outputted from an output terminal 25.

上記したプリエン7戸シス回路4のエンファシスff1
Xは、VH3方式のビデオテープレコーダ(VTR)の
規格において、x−4と決められている。
Emphasis ff1 of the above-mentioned preen 7-door sys circuit 4
X is determined to be x-4 in the VH3 video tape recorder (VTR) standard.

また、ホワイトクリップ回路・ダーククリップ回路(以
下、WDツク9フ回路と記す)5のホワイトクリップレ
ベル(以下、Wクリップレベルと記す)およびダークク
リップレベル(以下、=Dクリップレベルと記す)は、
VH8方式のVTRにおいて、 Wクリップレベルは、 同期先端から自縛に160%、 Dクリップレベルは、 同期先端から黒側に一40% (ただし、同期先端から白レベルまでを100%とする
。) と、それぞれ決められている。
In addition, the white clip level (hereinafter referred to as W clip level) and dark clip level (hereinafter referred to as D clip level) of the white clip circuit/dark clip circuit (hereinafter referred to as WD Tsuk9f circuit) 5 is as follows.
In a VH8 system VTR, the W clip level is 160% from the sync tip to the self-locking, and the D clip level is -40% from the sync tip to the black side (however, from the sync tip to the white level is 100%). , each determined.

このため、上記したW(D)クリップレベルを越えるレ
ベルを有Tるプリエンファシス回路4からの信号がWD
クリップ回路5に供給された場合、W(D)クリップレ
ベルを越えた信号部分がここでカットされてしまい、カ
ットされた信号部分に存在していた情報も欠落してしま
う。
Therefore, the signal from the pre-emphasis circuit 4 having a level exceeding the above-mentioned W(D) clip level is
When the signal is supplied to the clipping circuit 5, the signal portion exceeding the W(D) clip level is cut off, and the information present in the cut signal portion is also lost.

そして、ディエンファシス回路21のディ1ンフ1シス
量がX=4であると、ブリエンファシス回ff14のエ
ンファシス最と同じであるが、WDクリップ回路5で、
W(D)クリップレベルを越えた信号部分が既に除去さ
れているから、この部分にあった情報を再現できず、し
たがって、プリエンファシス回路4の出力信号を忠実に
再現できなくなり、スミレが発生する。
If the de-emphasis circuit 21's de-emphasis amount is X=4, it is the same as the emphasis of the de-emphasis circuit ff14, but in the WD clip circuit 5,
Since the signal portion exceeding the W(D) clip level has already been removed, the information in this portion cannot be reproduced, and therefore the output signal of the pre-emphasis circuit 4 cannot be faithfully reproduced, resulting in violets. .

このスミャが発生すると、例えば、黒のストライプと白
のストライプとが隣接している再生画像のとき、両者の
間に灰色のストライプが発生してしまうから、再生画像
の輪郭がシャープでなくなる欠陥が生じてしまう。
When this smear occurs, for example, when a reproduced image has a black stripe and a white stripe adjacent to each other, a gray stripe will appear between the two, resulting in a defect in which the outline of the reproduced image will not be sharp. It will happen.

このため、ディエンファシス回路22のXの値を、ブリ
エンファシス回路4のXの値4より、小(0<X<4)
にして、WDツク9フ回路、5に印加される信号が大振
幅(白(黒)レベルの信号)であるときでも、スミャが
発生しないようにしている。
Therefore, the value of X of the de-emphasis circuit 22 is set to be smaller than the value of X of the de-emphasis circuit 4 (0<X<4).
This prevents smear from occurring even when the signal applied to the WD check circuit 5 has a large amplitude (white (black) level signal).

しかし、ディエンフアシス回路22のXの値がプリエン
ファシス回路4のXの値より小であるから、再生された
信号のSNが悪くなり、また、WDクリップ回路5に印
加される信号が小振幅(白(黒・)レベルに達しない信
号)であるときには、ディ1ンフ1シス量が小となるた
め、忠実に波形を再現することができず、再生された信
号はオーバーシュート気味な波形となる欠点がある。
However, since the value of X of the de-emphasis circuit 22 is smaller than the value of (a signal that does not reach the white (black) level), the amount of damping is small, so the waveform cannot be faithfully reproduced, and the reproduced signal has a waveform with a slight overshoot. There is a drawback.

(発明が解決しようとする問題点) 上記した、映像記録再生装置における輝度信号系におい
ては、記録すべき信号を忠実に再現できない欠点がある
(Problems to be Solved by the Invention) The luminance signal system in the video recording and reproducing apparatus described above has the drawback that it cannot faithfully reproduce the signal to be recorded.

とくに、記録すべき信号のレベルがホワイト(ダーク)
クリップレベルを越えるレベルであったとき、ホワイト
(ダーク)クリップレベルを越えた信号部分がここでカ
ットされてしまうから、そこにある情報が欠落してしま
い、この信号を記録し再生したとき、スミャが生じ、良
好な再生画像を得ることができない欠点がある。
Especially when the signal level to be recorded is white (dark).
If the level exceeds the white (dark) clip level, the part of the signal that exceeds the white (dark) clip level will be cut off, so the information there will be lost, and when this signal is recorded and played back, it will not appear as a smear. This has the disadvantage that good reproduced images cannot be obtained.

(問題点を解決するための手段) プリエンファシス回路のプリエンファシスmとほぼ同様
であるディエンファシス量を有する第1のディエンフア
シス回路に並列接続され、そして、第1の141271
92回路のディエンファシス量よりも小であるディエン
ファシス量の第2のディエンファシス回路と、第2のデ
ィエンファシス回路の出力信号から第1のディエンファ
シス回路の出力信号を減伜する減算器と、所定のホワイ
トクリップレベルを越えて欠落した信号部分とほぼ′1
   同様な信号成分を減算器の出力信号から得るため
の第1のリミッタおよび第1の低域フィルタと、所定の
ダーククリップレベルを越えて欠落した信号部分とほぼ
同様な信号成分を減算器の出力信号から得るための第2
のリミッタおよび第2の低域フィルタと、第1の141
27192回路の出力信号に第1および第2の低域フィ
ルタの各出力信号を加算するための加算器とからなる補
償回路を有する映像記録再生装置。
(Means for Solving the Problem) The first de-emphasis circuit is connected in parallel to a first de-emphasis circuit having a de-emphasis amount that is almost the same as the pre-emphasis m of the pre-emphasis circuit, and the first 141271
a second de-emphasis circuit with a de-emphasis amount smaller than the de-emphasis amount of the 92 circuit, and a subtracter that subtracts the output signal of the first de-emphasis circuit from the output signal of the second de-emphasis circuit; The signal portion that is missing beyond the predetermined white clip level and approximately '1
a first limiter and a first low-pass filter for obtaining similar signal components from the output signal of the subtractor; and a first limiter and a first low-pass filter for obtaining similar signal components from the subtracter output signal; The second to get from the signal
a limiter and a second low pass filter, and a first 141
27. A video recording and reproducing apparatus having a compensation circuit including an adder for adding each output signal of the first and second low-pass filters to the output signal of the 27192 circuit.

(作用) 第1図に示すように、補償回路によって、記録すべき信
号の信号レベルが所定のホワイトクリップレベルおよび
所定のダーククリップレベルを越えるものであったとき
、これらのレベルを越えて欠落した信号部分に含まれて
いた情報を補償する。
(Function) As shown in Figure 1, when the signal level of the signal to be recorded exceeds a predetermined white clip level and a predetermined dark clip level, the compensation circuit detects the signal that is missing beyond these levels. Compensate for the information contained in the signal portion.

(実施例) 第1図は本発明の特徴を最も良く表わす図である。(Example) FIG. 1 is a diagram that best represents the features of the present invention.

第2図は本発明装置の要部である補償回路の一実施例の
ものおよびその周辺部分を示すブロック構成図である。
FIG. 2 is a block diagram showing one embodiment of the compensation circuit which is a main part of the device of the present invention and its peripheral parts.

第3図は補償回路26の各部の入出力波形を示すタイミ
ングチャート図である。
FIG. 3 is a timing chart showing input and output waveforms of each part of the compensation circuit 26.

眞述したものと同一構成のものには、同一符号を付し、
その説明を省略する。
Items with the same configuration as those described above are given the same reference numerals.
The explanation will be omitted.

本発明の要部である補償回路26は、後述するように、
記録すべき信号のレベルがW(D)クリップレベルを越
えるレベルであったときに、このクリップレベルを越え
てカットされた信号部分に含まれていた情報を、ディエ
ンファシスする際に、補償するためのものである。
The compensation circuit 26, which is the main part of the present invention, is as described below.
When the level of the signal to be recorded exceeds the W(D) clip level, this function is used to compensate for the information contained in the signal portion that was cut beyond the clip level when de-emphasizing it. belongs to.

補償回路26は前述したディエンフアシス回路(第1の
ディエンファシス回路)22に並列接続されている。
The compensation circuit 26 is connected in parallel to the de-emphasis circuit (first de-emphasis circuit) 22 described above.

補償回路26は、ディエンファシス回路(第2の141
27192回路)27、減算器28、第1および第2の
リミッタ29.30、第1および第2の低域フィルタ(
LPF)31.32、加算器33から構成されている。
The compensation circuit 26 includes a de-emphasis circuit (second 141
27192 circuit) 27, subtracter 28, first and second limiters 29.30, first and second low-pass filters (
(LPF) 31, 32, and an adder 33.

補償回路26(ディエンファシス回路27)の入力端子
は、低域フィルタ(LPF−2>21の出力端子および
ディエンファシス回路22の入力端子に接続されている
。補償回路26(加算器33)の出力端子は、クリスピ
ニング23の入力端子に接続されている。ディエンファ
シス回路22の出力端子は加算PJ33の加算入力端子
および減算器28の減算入力端子に、それぞれ接続され
ている。
The input terminal of the compensation circuit 26 (de-emphasis circuit 27) is connected to the output terminal of the low-pass filter (LPF-2>21) and the input terminal of the de-emphasis circuit 22.The output of the compensation circuit 26 (adder 33) The terminal is connected to the input terminal of the crisp-spinning 23. The output terminal of the de-emphasis circuit 22 is connected to the addition input terminal of the addition PJ 33 and the subtraction input terminal of the subtracter 28, respectively.

ディエンファシス回−路27の出力端子は減R器28の
入力端子に接続されている。減算器28の出力端子は第
1J5よび第2のリミッタ29.30の入力端子にそれ
ぞれ接続されている。
The output terminal of the de-emphasis circuit 27 is connected to the input terminal of the R reducer 28. The output terminal of the subtracter 28 is connected to the input terminals of the first J5 and the second limiter 29, 30, respectively.

第1および第2のリミッタ29.30の出力端子は第1
および第2の低域フィルタ31.32の入力端子にそれ
ぞれ接続されている。
The output terminals of the first and second limiters 29.30 are connected to the first
and the input terminals of the second low-pass filters 31 and 32, respectively.

第1および第2の低域フィルタ31.32の出力端子は
加算器33の2つの加算入力端子にそれぞれ接続されて
いる。
The output terminals of the first and second low-pass filters 31 , 32 are respectively connected to two summing input terminals of the adder 33 .

補償回路26に並列接続されている14127192回
路22のディエンファシス量は、X−4である。
The de-emphasis amount of the 14127192 circuit 22 connected in parallel to the compensation circuit 26 is X-4.

補償回路26内にある、ディエンファシス回路27のデ
ィエンファシス吊は、O≦X<4(R適値は2)であり
、適宜、その1nを可変できる。
The de-emphasis ratio of the de-emphasis circuit 27 in the compensation circuit 26 satisfies O≦X<4 (the appropriate value of R is 2), and its value 1n can be varied as appropriate.

つぎに、上記した構成になる補償回路26の動作を説明
する。
Next, the operation of the compensation circuit 26 having the above configuration will be explained.

低域フィルタ21の出力信号(第3図(A)に示す波形
)はディエンファシス回路22.27に供給される。
The output signal of the low-pass filter 21 (waveform shown in FIG. 3(A)) is supplied to a de-emphasis circuit 22.27.

ディエンファシス回路22の出力信号(同図(B)に示
す波形)は、その立上り部分が破線で示ず理想的な形状
aのようではなく、実線で示す形状すのように、その先
端が欠落している波形である。したがって、この欠落部
分にある情報が失われでいる。
The output signal of the de-emphasis circuit 22 (the waveform shown in FIG. 2B) does not have the ideal shape a, as the rising part is shown by the broken line, but the tip is missing, as shown by the solid line. This is the waveform. Therefore, the information in this missing part is lost.

つまり、ディエンファシス回路22の出力信号は加停器
33、クリスピニング23、出力増幅器24を介して出
力端子25から出力されると、スミヤが生じていたり、
SN比が悪いという前述し、シ た欠点のある、従来の信号となる(このとき、加算器3
3にはこれ以外の信号が印加されていないとする)。
In other words, when the output signal of the de-emphasis circuit 22 is outputted from the output terminal 25 via the adder/stopper 33, crispening 23, and output amplifier 24, smear may occur.
The result is a conventional signal with the aforementioned drawback of poor S/N ratio (at this time, the adder 3
It is assumed that no other signal is applied to 3).

しかし、本発明のものは、ディエンファシス回路22の
出力信号だけを出力端子25から外部に出力するもので
はなく、ディエンファシス回路22の出力信号に第1お
よび第2の低域フィルタ31.32の出力信号を加拝し
た信号を出力端子25から外部に出力するための構成を
有している。
However, the present invention does not output only the output signal of the de-emphasis circuit 22 to the outside from the output terminal 25; It has a configuration for outputting a signal obtained by modifying the output signal to the outside from the output terminal 25.

したがって、本発明のものは14127122回路22
の出力信号に加粋する信号レベルを、後述するように、
適宜可変することによって、ディエンファシス回路22
の出力信号の欠落部分を補償できるものである。
Therefore, the present invention has 14127122 circuits 22
As described later, the signal level added to the output signal of
By appropriately varying the de-emphasis circuit 22
It is possible to compensate for the missing portion of the output signal.

減算器28は、14127122回路27の出力信号(
同図(C)に示す波形)から、ディエンファシス回路2
2の出力信号(同図(B)に′示す波形)を減算し、第
1および第2のリミッタ2930に出力信号(同1!I
(D)に示す波形)を出力する。
The subtracter 28 receives the output signal of the 14127122 circuit 27 (
From the waveform shown in the same figure (C), de-emphasis circuit 2
2 output signal (waveform shown in FIG.
The waveform shown in (D)) is output.

第4図はディエンファシス回1B27のディエンファシ
ス量Xを可変(X−1,2,3,4)した時の、減算器
28におけるプリエンファシス特性を示すものである。
FIG. 4 shows the pre-emphasis characteristics in the subtracter 28 when the de-emphasis amount X of the de-emphasis cycle 1B27 is varied (X-1, 2, 3, 4).

つまり、ディエンファシス回路27と減算器28とによ
って高域フィルタの特性が形成されるのである。
In other words, the de-emphasis circuit 27 and the subtracter 28 form the characteristics of a high-pass filter.

図示するように、ディエンファシス回路27のXを小さ
くしてゆくと、減算器28出力では、その出力信号の高
域周波数成分をより多く通過させることになり、プリエ
ンファシス邑を上げたときと同じ状態になる。
As shown in the figure, as X of the de-emphasis circuit 27 is decreased, more of the high frequency components of the output signal are passed through the subtracter 28 output, which is the same as when the pre-emphasis value is increased. become a state.

しかし、ディエンファシス回路27から減n器28に供
給される信号の高域の信号部分をより多く減算器28か
ら取出すことができるが、これと同時にノイズも取出さ
れるので、その出力にノイズが増加する。
However, although more of the high-frequency signal portion of the signal supplied from the de-emphasis circuit 27 to the subtracter 28 can be extracted from the subtracter 28, noise is also extracted at the same time, so the output is noisy. To increase.

したがって、アイエンファシス回路27のディエンファ
シス量の最適値を選択する必要がある。
Therefore, it is necessary to select the optimum value for the de-emphasis amount of the eye emphasis circuit 27.

実験によると、ディエンフアシス回路27のXは2ない
し3が適当であることが分かった。
According to experiments, it has been found that a suitable value for X in the de-emphasis circuit 27 is 2 to 3.

第1のリミッタ29からの出力信号(同図(E)に示す
波形)は第1の低域フィルタ31に印加され、第1の低
域フィルタ31の出力信号(同図(F)に示す波形)は
加算器33に印加される。
The output signal from the first limiter 29 (waveform shown in (E) in the same figure) is applied to the first low-pass filter 31, ) is applied to the adder 33.

第2のリミッタ30からの出力信号(同図(G)に示す
波形)は第2の低域フィルタ32に印加され、第2の低
域フィルタ32の出力信号(同図(H)に示す波形)は
加算器33に印加される。
The output signal from the second limiter 30 (the waveform shown in (G) in the figure) is applied to the second low-pass filter 32, and the output signal from the second low-pass filter 32 (the waveform shown in ) is applied to the adder 33.

第1のリミッタ29は減算器28の出力信号の白側にあ
る信号部分をリミッタするためのものであり、同期先端
から白側に100%の白レベルの信号が印加されたとき
、減算器28の出力信号である。微分波形の上限の最尖
端にあるノイズ(同図(C)内にある、C部分)をカッ
トできる程度のリミッタレベルを有する。
The first limiter 29 is for limiting the signal portion on the white side of the output signal of the subtracter 28, and when a 100% white level signal is applied from the synchronization tip to the white side, the subtracter 28 is the output signal of It has a limiter level that can cut out the noise at the tip of the upper limit of the differential waveform (portion C in FIG. 3(C)).

例えば、減算器28の最大出力信号レベルのP−P 1
ullの90%8!度が上限のリミッタレベルであり、
P−P値の10%程度の幅をもって下限のリミッタレベ
ルが決められている(同図(E)に示寸、リミッタレベ
ル幅A)。
For example, P−P 1 of the maximum output signal level of the subtracter 28
90% of ull8! degree is the upper limiter level,
The lower limiter level is determined to have a width of about 10% of the P-P value (limiter level width A shown in FIG. 3(E)).

第2のリミッタ30は減算器28の出力信号の黒側にあ
る4n号部分をリミッタするためのものであり、減算器
28の出力信号である、微分波形の下限の最尖端にある
ノイズ(同図(C)の波形のD部分)をカッ1〜できる
程度のリミッタレベルである。
The second limiter 30 is for limiting the 4n part on the black side of the output signal of the subtracter 28, and is for limiting the noise (similar to The limiter level is such that it can cut the D part of the waveform in Figure (C).

例えば、減算器28の最大出力信号レベルのP−P値の
50%F1度が上限のリミッタレベルであり、P−P値
の10%程度の幅をもって、下限のリミッタレベルが決
められている(同図(G)に示すリミッタレベル幅B)
For example, the upper limiter level is 50% F1 degree of the P-P value of the maximum output signal level of the subtracter 28, and the lower limiter level is determined with a width of about 10% of the P-P value ( Limiter level width B) shown in the same figure (G)
.

要するに、第1および第2のリミッタ29.30の出力
からは、ディエンファシス回路22の出力信号中で欠落
していた情信号部分を補償できる周波数成分を取り出せ
ばよい。
In short, it is sufficient to extract frequency components from the outputs of the first and second limiters 29 and 30 that can compensate for the missing information signal portion in the output signal of the de-emphasis circuit 22.

すなわら、同図(B)に示す波形の信号の立上がり部分
すから、この先端の欠落がない立−ヒがり部分aになる
ように、この欠落部分にありうべき信号の高調波成分を
同図(B)に示す波形に補え、4    ば良いのであ
る。
In other words, since it is the rising part of the signal with the waveform shown in the same figure (B), we need to calculate the harmonic components of the signal that should be present in this missing part so that it becomes the rising edge part a without missing the tip. It is sufficient to supplement the waveform shown in FIG.

第1の低域フィルタ31(第2の低域フィルタ32)は
、第1のリミッタ29(第2のリミッタ30)からの出
力信号中から不要のノイズを除去するものである。
The first low-pass filter 31 (second low-pass filter 32) removes unnecessary noise from the output signal from the first limiter 29 (second limiter 30).

加算器33はディエンファシス回路22からの出力信号
に、第1および第2の低域フィルタ31゜32からの出
力信号を加算し、クリスピニング23にその出力信号(
同図(1)に示す波形)を出力するものである。
The adder 33 adds the output signals from the first and second low-pass filters 31 and 32 to the output signal from the de-emphasis circuit 22, and adds the output signal (
The waveform shown in (1) of the same figure) is output.

同図(I)に示す波形はその先端の立上がり部分eには
欠落がない信号であるから、スミャが発生することがな
い良好な再生信号を後段のクリスピニング23に供給す
ることができる。
Since the waveform shown in FIG. 3(I) is a signal without any omission in the rising portion e at the leading end, a good reproduced signal free from smear can be supplied to the subsequent crispening 23.

また、再生側にあるディエンファシス回路22のXの値
が記録側にあるプリエンファシス回路4のXの値とほぼ
同じであるから、前述したWDクリップ回路5に印加さ
れる信号が小振幅(白く黒)レベルに達しない信号)で
あるときにも、忠実に波形を再現することができる。
Furthermore, since the value of X of the de-emphasis circuit 22 on the reproduction side is almost the same as the value of The waveform can be faithfully reproduced even when the signal does not reach the black (black) level.

(発明の効果) 上記したように、本発明になる映像記録再生装置におい
ては、記録されるべき信号の信号レベルの大小にかかわ
らず、常に、その信号を忠実に再現することができる。
(Effects of the Invention) As described above, in the video recording and reproducing apparatus according to the present invention, the signal to be recorded can always be faithfully reproduced, regardless of the signal level of the signal.

すなわち、記録すべき信号の信号レベルがホワイト(ダ
ーク)クリップレベルを越えるレベルであったときでも
、ここで欠落した信号部分を良好に補償することができ
るので、スミャが全く生じることはなく、そして、記録
すべき信号の信号レベルがホワイト(ダーク)クリップ
レベルを越えないレベルであったときでも、再生側にあ
る第1のディエンファシス回路のディエンファシス聞が
記録側にあるプリエンファシス回路のブリエンファシス
吊とほぼ同じであるから、この小信号をもSN比良く再
生することができる。
In other words, even when the signal level of the signal to be recorded exceeds the white (dark) clip level, the missing signal portion can be well compensated for, so no smear will occur, and Even when the signal level of the signal to be recorded does not exceed the white (dark) clip level, the de-emphasis level of the first de-emphasis circuit on the playback side is the de-emphasis level of the pre-emphasis circuit on the recording side. Since it is almost the same as a suspension, even this small signal can be reproduced with a good S/N ratio.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の特徴を最も良く表わす図、第2図は本
発明装置の要部である補償回路の一実施例のものおよび
その周辺部分を示すブロック構成図、第3図は補償回路
26の各部の入出力波形を示すタイミノグチ11−ト図
、第4図は減算器28の出力特性図、第5図は映像信号
記録再生装置の従来の輝度信号系のブロック構成゛図で
ある。 22.27・・・ディエンファシス回路、26・・・補
償回路、28・・・減算器、29.30・・・第1およ
び第2のリミッタ、31.32・・・第1J5よび第2
の低域フィルタ、33・・・加算器。 特 許 出願人 日本ビクター株式会社代表者 人道 
−一 ”− CF)−り一一一 (H)−一二f
FIG. 1 is a diagram that best represents the features of the present invention, FIG. 2 is a block diagram showing an embodiment of the compensation circuit which is the main part of the device of the present invention, and its peripheral parts, and FIG. 3 is a diagram showing the compensation circuit. 4 is a diagram showing the output characteristics of the subtracter 28, and FIG. 5 is a block diagram of a conventional luminance signal system of a video signal recording/reproducing apparatus. 22.27... De-emphasis circuit, 26... Compensation circuit, 28... Subtractor, 29.30... First and second limiter, 31.32... First J5 and second
low-pass filter, 33...adder. Patent Applicant: Japan Victor Co., Ltd. Representative: Humanity
-1”-CF)-ri111(H)-12f

Claims (1)

【特許請求の範囲】[Claims] 記録すべき信号の信号レベルが所定のホワイトクリップ
レベルおよび所定のダーククリップレベルを越えたとき
、これらのレベルを越えて欠落した信号部分に含まれて
いた情報を補償するための回路であって、プリエンファ
シス回路のプリエンファシス量とほぼ同様であるディエ
ンファシス量を有する第1のディエンファシス回路に並
列接続され、そして、この第1のディエンファシス回路
のディエンファシス量よりも小であるディエンファシス
量を有する第2のディエンファシス回路と、この第2の
ディエンファシス回路の出力信号から前記第1のディエ
ンファシス回路の出力信号を減算する減算器と、ホワイ
トクリップレベルを越えて欠落した信号部分とほぼ同様
な信号成分を前記減算器の出力信号から得るための第1
のリミッタおよび第1の低域フィルタと、ダーククリッ
プレベルを越えて欠落した信号部分とほぼ同様な信号成
分を前記減算器の出力信号から得るための第2のリミッ
タおよび第2の低域フィルタと、前記第1のディエンフ
ァシス回路の出力信号に前記第1および前記第2の低域
フィルタの各出力信号を加算するための加算器とからな
る補償回路を有する映像記録再生装置。
When the signal level of a signal to be recorded exceeds a predetermined white clip level and a predetermined dark clip level, a circuit for compensating for information contained in a signal portion missing beyond these levels, connected in parallel to a first de-emphasis circuit having a de-emphasis amount that is substantially the same as the pre-emphasis amount of the pre-emphasis circuit, and having a de-emphasis amount that is smaller than the de-emphasis amount of the first de-emphasis circuit. a second de-emphasis circuit having a subtracter that subtracts the output signal of the first de-emphasis circuit from the output signal of the second de-emphasis circuit; a first signal component for obtaining a signal component from the output signal of the subtracter;
a limiter and a first low-pass filter, and a second limiter and a second low-pass filter for obtaining from the output signal of the subtracter a signal component substantially similar to the signal portion missing beyond the dark clip level. , and an adder for adding each output signal of the first and second low-pass filters to the output signal of the first de-emphasis circuit.
JP59194021A 1984-09-18 1984-09-18 Video signal recording regeneration device Granted JPS6172485A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59194021A JPS6172485A (en) 1984-09-18 1984-09-18 Video signal recording regeneration device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59194021A JPS6172485A (en) 1984-09-18 1984-09-18 Video signal recording regeneration device

Publications (2)

Publication Number Publication Date
JPS6172485A true JPS6172485A (en) 1986-04-14
JPH0326951B2 JPH0326951B2 (en) 1991-04-12

Family

ID=16317620

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59194021A Granted JPS6172485A (en) 1984-09-18 1984-09-18 Video signal recording regeneration device

Country Status (1)

Country Link
JP (1) JPS6172485A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04372771A (en) * 1991-06-21 1992-12-25 Sharp Corp Emphasis correcting circuit

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5417618A (en) * 1977-07-08 1979-02-09 Mitsubishi Electric Corp Correction circuit for inversion phenomenon

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5417618A (en) * 1977-07-08 1979-02-09 Mitsubishi Electric Corp Correction circuit for inversion phenomenon

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04372771A (en) * 1991-06-21 1992-12-25 Sharp Corp Emphasis correcting circuit

Also Published As

Publication number Publication date
JPH0326951B2 (en) 1991-04-12

Similar Documents

Publication Publication Date Title
JPH0476191B2 (en)
JPH0498602A (en) Reproducing device
US5220427A (en) Magnetic reproducing apparatus having circuit for preventing reversal of white peak
JPH02301277A (en) Recording processing circuit for video signal
JPS6172485A (en) Video signal recording regeneration device
JPS6141285A (en) Magnetic recording and reproducing device
US4897608A (en) Circuit arrangement for frequency-modulated picture signals
US5179476A (en) Signal processor
JPS59101009A (en) Magnetic recording and reproducing device
JPH0526868Y2 (en)
JPS5946046B2 (en) Recording/playback device
JPS6224783A (en) Circuit device with improved clearness of reproduced image in video recorder
JP2533107B2 (en) Limiter processing circuit for playback FM signal
JP2987891B2 (en) Color video signal playback device
JPS61212985A (en) Magnetic recording and reproducing device
JPS611183A (en) Video recording device
JPH01321735A (en) Deemphasis circuit
JPS61204866A (en) Video signal processing circuit
JPH0478236B2 (en)
JPH05325406A (en) Recording and reproducing device for information signal
JPH05292455A (en) Video signal recording and reproducing device
JPH01179583A (en) Reproducing circuit for magnetic recording and reproducing device
JPH03283781A (en) Magnetic recording and reproducing device
JPH0685574B2 (en) Signal processing circuit
JPS61237208A (en) Magnetic recording and reproducing device